JPS5947474B2 - ハンドウタイソウチ - Google Patents
ハンドウタイソウチInfo
- Publication number
- JPS5947474B2 JPS5947474B2 JP50130369A JP13036975A JPS5947474B2 JP S5947474 B2 JPS5947474 B2 JP S5947474B2 JP 50130369 A JP50130369 A JP 50130369A JP 13036975 A JP13036975 A JP 13036975A JP S5947474 B2 JPS5947474 B2 JP S5947474B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- source
- contact
- wiring
- drain regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は改良された半導体装置に関するものである。
半導体装置、例えばシリコン基板を用いたＭＯＳＬＳＩ
で第１図の様なソース、ドレイン領域の細長いＭＯＳト
ランジスタに於て、例えばソース領域１（例えば１０μ
×６０μ）にコンタクトホール２を設ける場合、拡散層
の抵抗が高いこと、（よシソース領域の抵抗が高くなる
のを防ぐ為にコンタクトホールを細長く（例えば４μ×
５２μ）設けてソース領域全面で配線とコンタクトをと
る必要が生ずることがある。
で第１図の様なソース、ドレイン領域の細長いＭＯＳト
ランジスタに於て、例えばソース領域１（例えば１０μ
×６０μ）にコンタクトホール２を設ける場合、拡散層
の抵抗が高いこと、（よシソース領域の抵抗が高くなる
のを防ぐ為にコンタクトホールを細長く（例えば４μ×
５２μ）設けてソース領域全面で配線とコンタクトをと
る必要が生ずることがある。
（この場合マスク合わせズレや、エッチング時のコンタ
クトホールの広がクを考えてコンタクトホールとゲート
、フィールドとの余裕をとつてコンタクトホールの巾を
例えば４μとしてある。３はドレイン、４はＡｌ配線で
ある。
クトホールの広がクを考えてコンタクトホールとゲート
、フィールドとの余裕をとつてコンタクトホールの巾を
例えば４μとしてある。３はドレイン、４はＡｌ配線で
ある。
しかしながら、このような細長いコンタクトホールは、
露光時の光の回わク込み量が多くなつたシ、現像時或い
はベーキング時のレジストのダレが長辺と短辺で異なる
ことにより、正方形のものとは巾が異なシ易〈コンタク
トホール巾が不揃いになるという問題がある。
露光時の光の回わク込み量が多くなつたシ、現像時或い
はベーキング時のレジストのダレが長辺と短辺で異なる
ことにより、正方形のものとは巾が異なシ易〈コンタク
トホール巾が不揃いになるという問題がある。
高集積化を図るにはコンタクトホールと他のパターンと
の間隔を最小限にしなければならないが、ポジレジスト
を用いた場合、細長いコンタクトホールの中央部がふく
れてしまうので予めマスク上のコンタクトホールの位置
をゲートから遠ざける必要が生じ高集積化が図れない。
さらに、ネガレジストを用いて例えば二酸化硅素に微細
なパターンを写真蝕刻する場合、蝕刻すべきパターンが
細長い場合（例えば４μ×５２μ：第２Ａ１図）現像後
レジストが第２Ａ２図の様に鋸歯状に残留し、所望のパ
ターンが抜けない事がある。
の間隔を最小限にしなければならないが、ポジレジスト
を用いた場合、細長いコンタクトホールの中央部がふく
れてしまうので予めマスク上のコンタクトホールの位置
をゲートから遠ざける必要が生じ高集積化が図れない。
さらに、ネガレジストを用いて例えば二酸化硅素に微細
なパターンを写真蝕刻する場合、蝕刻すべきパターンが
細長い場合（例えば４μ×５２μ：第２Ａ１図）現像後
レジストが第２Ａ２図の様に鋸歯状に残留し、所望のパ
ターンが抜けない事がある。
また極端な場合にはコンタクトホール部全面にレジスト
が残留する。コンタクトホール部全面にレジストが残留
した場合、二酸化硅素はエッチングされずソース領域と
配線の間で電気的接触はとれないことは勿論である。一
般に例えばＡｌ配線を設けた後良好な電気的接触を得る
ため熱処理を行うと、第２図ｄ図に示す様にＡｌ５とシ
リコン６が二酸化硅素Ｔ周辺部で局部的に反応し拡散層
８を合金層９が突き抜けｐ−ｎ接合不良が生ずる。
が残留する。コンタクトホール部全面にレジストが残留
した場合、二酸化硅素はエッチングされずソース領域と
配線の間で電気的接触はとれないことは勿論である。一
般に例えばＡｌ配線を設けた後良好な電気的接触を得る
ため熱処理を行うと、第２図ｄ図に示す様にＡｌ５とシ
リコン６が二酸化硅素Ｔ周辺部で局部的に反応し拡散層
８を合金層９が突き抜けｐ−ｎ接合不良が生ずる。
したがつて鋸歯状にレジストが残留し、細かいまたら模
様が形成された場合Ａ２は正常に蝕刻が行われた場合Ａ
，に比ベ[ヮ_化硅素膜周辺長が極度に増加しＡｌ −Ｓ
ｉ合金層の拡散層突き抜けによるｐ−ｎ接合不良が生ず
る確率が増加する。これは第３図の様にＳｉＯ２３Ｏが
Ｓｉ３ｌ上に設けられたウエフア一３２に段差があり、
マスク３３とウエフア一３２との密着性がよくない時に
生じやすいが、これの生ずる原因は露光時の微妙な光の
干渉によるもので第２Ｂ，図の様な長方形（例えば４μ
×８μ）のパターンを抜く場合、現像後のレジストの状
態を示すと第２Ｂ２図の如く辺の中央部がパターンの内
側にせク出して残Ｄ、これは長い辺の中央部の方がより
強調される傾向にある。
様が形成された場合Ａ２は正常に蝕刻が行われた場合Ａ
，に比ベ[ヮ_化硅素膜周辺長が極度に増加しＡｌ −Ｓ
ｉ合金層の拡散層突き抜けによるｐ−ｎ接合不良が生ず
る確率が増加する。これは第３図の様にＳｉＯ２３Ｏが
Ｓｉ３ｌ上に設けられたウエフア一３２に段差があり、
マスク３３とウエフア一３２との密着性がよくない時に
生じやすいが、これの生ずる原因は露光時の微妙な光の
干渉によるもので第２Ｂ，図の様な長方形（例えば４μ
×８μ）のパターンを抜く場合、現像後のレジストの状
態を示すと第２Ｂ２図の如く辺の中央部がパターンの内
側にせク出して残Ｄ、これは長い辺の中央部の方がより
強調される傾向にある。
第２Ｃ１図の様に正方形のパターン（例えば４μＸ４μ
）を抜く場合も第２Ｂ２図に示す様にすべての辺に同様
の効果が生ずるが、これは第２Ｂ２図の長方形の場合の
短い辺に生じた効果とほぼ同一であり長い辺に生じた効
果よりもはるかに小さい。この様な観点から微細なパタ
ーンを写真蝕刻する場合、細長い長方形よシも細長くな
い長方形、長方形よりも正方形、（正方形よりも正多角
形（辺数５以上）、正多角形よりも円）が好ましいこと
がわかつた。
）を抜く場合も第２Ｂ２図に示す様にすべての辺に同様
の効果が生ずるが、これは第２Ｂ２図の長方形の場合の
短い辺に生じた効果とほぼ同一であり長い辺に生じた効
果よりもはるかに小さい。この様な観点から微細なパタ
ーンを写真蝕刻する場合、細長い長方形よシも細長くな
い長方形、長方形よりも正方形、（正方形よりも正多角
形（辺数５以上）、正多角形よりも円）が好ましいこと
がわかつた。
本発明はこの様な点に鑑み為されたものでありＮその目
的はコンタクトホールの改良された構造を提供するにあ
る。
的はコンタクトホールの改良された構造を提供するにあ
る。
次にこの発明の一実施例を説明する。
例えば前述の第１図の例の場合において、細長いコンタ
クトホール（例えば４μ×５２μ）を設ける必要がある
場合本実施例では細長いコンタクトホールをあけるかわ
シにこのコンタクトホールを複数個のたとえば正方形（
４μ×４μ）Ｖｃ例えば間隔を４μ以上設け（間隔は必
ずしも一定でな〈て良い）分割し（第４図）、これら複
数のコンタクトホール４１が並べられたコンタクト領域
を通して配線アルミニウム４２とソース領域４３全域を
コンタクトさせる。
クトホール（例えば４μ×５２μ）を設ける必要がある
場合本実施例では細長いコンタクトホールをあけるかわ
シにこのコンタクトホールを複数個のたとえば正方形（
４μ×４μ）Ｖｃ例えば間隔を４μ以上設け（間隔は必
ずしも一定でな〈て良い）分割し（第４図）、これら複
数のコンタクトホール４１が並べられたコンタクト領域
を通して配線アルミニウム４２とソース領域４３全域を
コンタクトさせる。
第４図で、４４はドレイン、４２はゲートを示す。この
コノタクトホール４１は、これらの何個かを拡張して隣
同士のコンタクトホールを連結し、拡張する前のコンタ
クトホールよシ小さな幅を有しない一個又は複数個のコ
ンタクトホールにまとめることが幾何学的に可能である
。この様にコンタクトホールを分割することにより、寸
法のばらつきもなく、確実にパターン形成が可能となυ
、かつソース領域ほぼ全面で配線アルミニウムとコンタ
クトをとることができさらに周辺長も増加せずしたがつ
て接合不良も防止でき、ソース領域の抵抗も細長い一つ
のコンタクトホールをけた場合とほぼ同様低くすること
が可能となつた。
コノタクトホール４１は、これらの何個かを拡張して隣
同士のコンタクトホールを連結し、拡張する前のコンタ
クトホールよシ小さな幅を有しない一個又は複数個のコ
ンタクトホールにまとめることが幾何学的に可能である
。この様にコンタクトホールを分割することにより、寸
法のばらつきもなく、確実にパターン形成が可能となυ
、かつソース領域ほぼ全面で配線アルミニウムとコンタ
クトをとることができさらに周辺長も増加せずしたがつ
て接合不良も防止でき、ソース領域の抵抗も細長い一つ
のコンタクトホールをけた場合とほぼ同様低くすること
が可能となつた。
本実施例ではコンタクトホールの形状として正方形の場
合について述べたが短辺１に対して長辺２以下の比の長
方形とした時にはパターン変形を抑止する上で特ＶＣ７
！，きな効果が見られた。
合について述べたが短辺１に対して長辺２以下の比の長
方形とした時にはパターン変形を抑止する上で特ＶＣ７
！，きな効果が見られた。
またコンタクトホールの短辺として４μの場合について
述べたが短辺が８μ以下である限ク同様な効果が得られ
た。本実施例ではソース領域と配線とをコンタクトさせ
る例を説明したが、ソ・−ス領域のかわクにドレイン領
域口の拡散層、多結晶シリコンまたは金属層例えばタン
グステン、モリプデン、アルミニウム等の導電領域であ
れば本発明の範囲に含まれる。
述べたが短辺が８μ以下である限ク同様な効果が得られ
た。本実施例ではソース領域と配線とをコンタクトさせ
る例を説明したが、ソ・−ス領域のかわクにドレイン領
域口の拡散層、多結晶シリコンまたは金属層例えばタン
グステン、モリプデン、アルミニウム等の導電領域であ
れば本発明の範囲に含まれる。
また配線として実施例ではアルミニウムを用いたが、ア
ルミニウム以外の金属、多結晶シリコン、あるいは半導
体等配線材料となク得るすべての材料を配線として用い
た例についても本発明の適用は可能であることは勿論で
ある。
ルミニウム以外の金属、多結晶シリコン、あるいは半導
体等配線材料となク得るすべての材料を配線として用い
た例についても本発明の適用は可能であることは勿論で
ある。
第１図はＭＯＳトランジスタの平面図、第２図Ａ−Ｃは
写真蝕刻すべき所望のパターンと、現像後にレジストが
パターン内に残つた代表的な例を示し、第２図Ｄは接合
不良を示した図、第３図はウエフア一に段差がある場合
のマスクとの密着性を示す図、第４図は改良されたコン
タクトホールを設けた場合のＭＯＳトランジスタの平面
図である。 図において、４１・・・コンタクトホール、４２・・・
Ａｌ配線、４３・・・ソース、４４・・・ドレイン、４
５ゲート。
写真蝕刻すべき所望のパターンと、現像後にレジストが
パターン内に残つた代表的な例を示し、第２図Ｄは接合
不良を示した図、第３図はウエフア一に段差がある場合
のマスクとの密着性を示す図、第４図は改良されたコン
タクトホールを設けた場合のＭＯＳトランジスタの平面
図である。 図において、４１・・・コンタクトホール、４２・・・
Ａｌ配線、４３・・・ソース、４４・・・ドレイン、４
５ゲート。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板に相互に離間して形成されるソース及
びドレイン領域と、これらソース及びドレイン領域間上
に設けられるゲート電極と、前記ソース及びドレイン領
域上に形成されるコンタクトホールを有する絶縁膜と、
この絶縁膜上から前記コンタクトホールに形成され前記
ソース及びドレイン領域に接触する配線とを具備したＭ
ＯＳトランジスタを含む半導体装置に於いて、前記ソー
スあるいはドレイン領域上のコンタクトホールは互いに
間隔をおいて、前記ゲート電極の延在する方向に配置さ
れる複数のコンタクトホールにより構成されて成ること
を特徴とする半導体装置。 ２ コンタクトホールの形状は、短辺１に対して長辺２
以下の比の長方形又は正方形であり、その短辺が８μｍ
以下であることを特徴とする特許請求の範囲第１項に記
載した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50130369A JPS5947474B2 (ja) | 1975-10-31 | 1975-10-31 | ハンドウタイソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50130369A JPS5947474B2 (ja) | 1975-10-31 | 1975-10-31 | ハンドウタイソウチ |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19575685A Division JPS61166048A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置 |
| JP61094695A Division JPS6263473A (ja) | 1986-04-25 | 1986-04-25 | 半導体装置 |
| JP61094696A Division JPS6263474A (ja) | 1986-04-25 | 1986-04-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5255379A JPS5255379A (en) | 1977-05-06 |
| JPS5947474B2 true JPS5947474B2 (ja) | 1984-11-19 |
Family
ID=15032718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50130369A Expired JPS5947474B2 (ja) | 1975-10-31 | 1975-10-31 | ハンドウタイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947474B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113376A (en) * | 1979-02-22 | 1980-09-01 | Nec Corp | Manufacturing method of semiconductor device |
| JPS5664467A (en) * | 1979-10-31 | 1981-06-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Mos type semiconductor device |
| JPS57132341A (en) * | 1981-02-09 | 1982-08-16 | Pioneer Electronic Corp | Multilayer wiring structure in semiconductor device |
| JPS57176760A (en) * | 1981-04-14 | 1982-10-30 | Fujitsu Ltd | Semiconductor device |
| JPS57172752A (en) * | 1981-04-16 | 1982-10-23 | Fujitsu Ltd | Semiconductor device |
| JPS58213450A (ja) * | 1982-06-04 | 1983-12-12 | Toshiba Corp | 半導体装置の多層配線構造 |
| JPS59121857A (ja) * | 1982-12-28 | 1984-07-14 | Fujitsu Ltd | 半導体装置 |
| JPS6076160A (ja) * | 1983-10-03 | 1985-04-30 | Seiko Epson Corp | 半導体集積回路 |
| JPS60192350A (ja) * | 1984-12-12 | 1985-09-30 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
| JPH0783054B2 (ja) * | 1993-09-27 | 1995-09-06 | 株式会社東芝 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4424427Y1 (ja) * | 1967-01-31 | 1969-10-15 |
-
1975
- 1975-10-31 JP JP50130369A patent/JPS5947474B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5255379A (en) | 1977-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136569B1 (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
| US3945347A (en) | Method of making integrated circuits | |
| JPS5947474B2 (ja) | ハンドウタイソウチ | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| US5237199A (en) | Semiconductor device with interlayer insulating film covering the chip scribe lines | |
| US6339251B2 (en) | Wafer grooves for reducing semiconductor wafer warping | |
| JPS6175544A (ja) | 半導体装置の製法 | |
| JPS5847852B2 (ja) | 半導体装置における埋込みコンタクトの形成方法 | |
| JPS6263474A (ja) | 半導体装置 | |
| JPS6263473A (ja) | 半導体装置 | |
| US3703667A (en) | Shaped riser on substrate step for promoting metal film continuity | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPS58184764A (ja) | 集積回路装置 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JP3065022B2 (ja) | エッチングモニタパターン及びモニタ方法 | |
| JPS6233746B2 (ja) | ||
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| KR19990005824A (ko) | 폴리사이드게이트구조를 갖는 더블 폴리 커페시터 형성방법 | |
| KR0156101B1 (ko) | Psg 콘택트 마스크를 이용한 콘택트부위 식각방법 | |
| JPS6194346A (ja) | 半導体装置の製造方法 | |
| JPS63313866A (ja) | 半導体装置の製造方法 | |
| JPS62143052A (ja) | マスク | |
| KR100231851B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS58202555A (ja) | 半導体装置の製造方法 |