JP3065022B2 - エッチングモニタパターン及びモニタ方法 - Google Patents

エッチングモニタパターン及びモニタ方法

Info

Publication number
JP3065022B2
JP3065022B2 JP10109196A JP10919698A JP3065022B2 JP 3065022 B2 JP3065022 B2 JP 3065022B2 JP 10109196 A JP10109196 A JP 10109196A JP 10919698 A JP10919698 A JP 10919698A JP 3065022 B2 JP3065022 B2 JP 3065022B2
Authority
JP
Japan
Prior art keywords
etching
monitor
semiconductor substrate
opening
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10109196A
Other languages
English (en)
Other versions
JPH11307511A (ja
Inventor
景太 熊本
智之 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10109196A priority Critical patent/JP3065022B2/ja
Publication of JPH11307511A publication Critical patent/JPH11307511A/ja
Application granted granted Critical
Publication of JP3065022B2 publication Critical patent/JP3065022B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】
【0002】本発明は、エッチングモニタパターン及び
モニタ方法に関し、特にトランジスタなどを形成した半
導体基板にコンタクトホールをエッチングによって開口
する際の半導体基板に対するエッチング量を算出するた
めのエッチングモニタパターン及びモニタ方法に関する
ものである。
【0003】
【従来の技術】コンタクトホールは、半導体基板上に形
成したトランジスタなどの電子素子に導電性配線を接続
させる目的で、半導体基板表面に形成する層間絶縁膜を
エッチングすることによって開口させている。
【0004】コンタクトホールを半導体基板に形成させ
るためには、半導体基板上の絶縁膜だけでなく、半導体
基板にもある程度エッチングするオーバーエッチングを
施すことが必要がある。
【0005】しかしながら、半導体基板に対するエッチ
ング量が大きすぎると、エッチング後に開口されるコン
タクトホールが半導体基板中のアクティブ領域を突き抜
け、その下地基板まで到達してしまうため、アクティブ
領域と下地基板とのショートなどによる電子素子の不良
をまねく。
【0006】従って、半導体基板に対するオーバーエッ
チング量は、最適な量にするように制御しなければなら
ない。
【0007】従来、エッチングモニタパターンは、たと
えば特開昭64−68932公報に開示されるように、
半導体基板のオーバーエッチング量を最適な量に制御す
ることを目的として用いられている。
【0008】図7は、従来例に係る半導体基板に対する
オーバーエッチング量を算出する手順を示すフローチャ
ート、図8は、従来例におけるエッチングモニタパター
ンを示す断面図である。
【0009】図8に示されていないが、半導体基板とし
てのシリコン基板1上には、ゲート電極が形成され、シ
リコン基板1にソース領域とドレイン領域が形成されて
MOSトランジスタが形成されている。2は素子分離用
シリコン酸化膜であり、素子分離用シリコン酸化膜2の
膜厚は、膜形成後、予め測定しておく。
【0010】図7及び図8に示すように、絶縁膜形成工
程S1において、シリコン基板1の表面に絶縁膜として
のPSG膜3を形成し、フォトレジスト膜塗布工程S2
において、PSG膜3上にフォトレジスト膜4を塗布
し、パターン化工程S3において、フォトレジスト膜4
にパターン化を施す。
【0011】パターン化工程S3において、コンタクト
ホールを形成するための開口5の他に膜厚測定に可能な
大きさのモニタ用開口6を形成する。モニタ用開口6
は、素子分離用シリコン酸化膜2上に設け、スクライブ
ラインに接する素子分離領域に設けることにより、後の
工程で配線を形成する際の悪影響を防ぐ。
【0012】その後、ドライエッチング工程S4におい
て、コンタクトホール用開口5及びモニタ用開口6が形
成されたフォトレジスト膜4をマスクにして、プラズマ
エッチングなどのドライエッチングを行う。
【0013】次に、図7及び図8を用いて、半導体基板
に対するオーバーエッチング量をモニターする方法につ
いて説明する。
【0014】ドライエッチング工程S4でのエッチング
終了後、酸化膜測定工程S5において、モニタ用開口6
に臨む素子分離用シリコン酸化膜2の膜厚を測定する。
次に、エッチング量算出工程S6及びS7において、前記
測定値と、エッチング前に予め測定していたシリコン酸
化膜2の膜厚値とから、シリコン酸化膜2のエッチング
量を算出する。
【0015】シリコン酸化膜2のエッチング量とシリコ
ン基板1のエッチング量との間にはエッチング条件によ
り決まる図9に示されるエッチング速度比の関係がある
ため、この関係からシリコン基板1に対するエッチング
量を算出することができる。
【0016】例えば図9において、シリコン基板1に対
する最適なオーバーエッチング量をT0とすると、この
ときのシリコン酸化膜2のエッチング量はt0である
が、測定されたシリコン酸化膜2のエッチング量がtで
あれば、そのときのシリコン基板1のエッチング量はT
と推定されるため、エッチング条件を適切に設定するこ
とによって、シリコン基板に対する最適なエッチング量
T0にさせることができる。
【0017】
【発明が解決しようとする課題】しかしながら、図8に
示す従来例に係るエッチングモニタパターンは、大きさ
の点において小面積のパターンにすることが困難であ
り、そのため、高集積化が困難になり、チップサイズの
縮小化を実現することが困難になるという問題がある。
【0018】その理由は、シリコン酸化膜2の膜厚を測
定するためには、測定装置が測定用光線を照射するため
の領域として、モニタ用開口6は、少なくとも直径数十
μm以上を必要とし、この直径を縮小することができな
いためである。
【0019】本発明の目的は、大面積を必要としない高
集積化に最適なエッチングモニタパターン及びモニタ方
法を提供することにある。
【0020】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るエッチングモニタパターンは、半導体
基板と、モニタ用開口とを有するエッチングモニタパタ
ーンであって、前記半導体基板は、その表面の一部に素
子分離用フィールド絶縁膜が形成され、前記フィールド
絶縁膜と基板全面を覆うように層間絶縁膜が形成され、
前記層間絶縁膜に複数のコンタクトホール用開口が開口
されており、前記モニタ用開口は、前記コンタクトホー
ル用開口の少なくとも1つを用いたものであり、前記モ
ニタ用開口の底部は、前記フィールド絶縁膜と半導体基
板の両方に臨んで形成されたものである。
【0021】また、前記モニタ用開口の底部は、前記フ
ィールド絶縁膜と半導体基板の境界位置付近に形成され
たものである。
【0022】また、前記モニタ用開口の底部は、前記半
導体基板を挟んで設けられたフィールド絶縁膜との境界
位置付近に形成されたものである。
【0023】また、本発明に係るエッチングモニタパタ
ーンによるモニタ方法は、半導体基板上の絶縁膜に形成
されたコンタクトホール用開口の一部をモニタ用開口と
して利用してエッチングを行ない、前記モニタ用開口内
に臨むフィールド絶縁膜と半導体基板との境界位置の変
化をモニタし、半導体基板に対するエッチング量をモニ
タするものである。
【0024】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【0025】(実施形態1)図1は、本発明の実施形態
1に係る半導体基板に対するオーバーエッチング量を算
出する手順を示すフローチャート、図2は、本発明の実
施形態1におけるエッチング後のエッチングモニタパタ
ーンを示す平面図、図3は図2のA−A線断面図であ
る。
【0026】図において本発明の実施形態1に係るエッ
チングモニタパターンは、半導体基板1と、モニタ用開
口6とを有している。
【0027】図2及び図3に示すように、半導体基板1
は、その表面の一部に素子分離用フィールド絶縁膜2が
形成され、フィールド絶縁膜2と基板全面を覆うように
層間絶縁膜3が形成されており、層間絶縁膜3に複数の
コンタクトホール用開口5,6が開口されている。図2
及び図3においては、半導体基板としてシリコン基板を
用いている。
【0028】モニタ用開口6は、コンタクトホール用開
口5,6の少なくとも1つを用いたものであり、モニタ
用開口6の底部は、フィールド絶縁膜2と半導体基板1
の両方に臨んで形成されている。
【0029】本発明の実施形態1に係るモニタ方法は、
モニタ用開口6内に露出する基板寸法に基づいて、半導
体基板のエッチング量を算出することを特徴とするもの
である。
【0030】次に、本発明の実施形態1に係るモニタ方
法を具体的に説明する。
【0031】図1,図2及び図3に示すように、絶縁膜
形成工程S1において、シリコン基板1上に膜厚が30
0〜400nmの素子分離用フィールド酸化膜2を形成
し、基板全面及び素子分離用フィールド酸化膜2上に、
膜厚が350〜1000nmのBoron−Phosp
horous−Silicate−Glass(BPS
G)などの層間絶縁膜3を形成する。
【0032】次に、フォトレジスト塗布工程S2におい
て、層間絶縁膜3上にフォトレジスト膜4を塗布し、パ
ターン化工程S3において、フォトレジスト膜4にパタ
ーン化を施し、次に、エッチング工程S8において、層
間絶縁膜3に複数のコンタクトホール用開口5,6とを
設ける。
【0033】そして、複数のコンタクトホール用開口
5,6のうち、1つのコンタクトホール用開口をモニタ
用開口6として用いる。
【0034】モニタ用開口6は図3に示すように、シリ
コン基板1と素子分離用フィールド酸化膜2との境界7
上に設けられ、その大きさは、直径が200〜1000
nmの走査電子顕微鏡(SEM)を用いて観察可能な大
きさとする。
【0035】エッチング工程S8において、パターン化
が施されたフォトレジスト膜4をマスクにしてエッチン
グを行うことにより、コンタクトホール5とモニタ用開
口6は、開口される。
【0036】図3に示すように、エッチング後、エッチ
ングモニタ用開口6の底部は、シリコン基板1と素子分
離用フィールド酸化膜2との境界7が露出するように形
成される。
【0037】エッチングモニタパターンにおいては、エ
ッチングモニタ用開口6を開口する際に、シリコン基板
1がエッチングされれば、エッチングモニタ用開口6内
の素子分離用フィールド酸化膜2も同時にエッチングさ
れるため、シリコン基板1のエッチング量により、エッ
チングモニタ用開口6内の境界7の位置は変位すること
となる。
【0038】シリコン基板1のエッチング量によりエッ
チングモニタ用開口6内での境界7の位置が変われば、
エッチングモニタ用開口6内に露出する基板寸法tも変
わる。このため、シリコン基板1に対するエッチング量
とエッチングモニタ用開口6内に露出する基板寸法との
関係は図4に示すように、最初の基板寸法aから徐々に
基板寸法tに拡大される関係にある。
【0039】従って、エッチング後、測定工程S9にお
いて、モニタ用開口6内に露出する基板寸法をSEMな
どを用いて測定することにより、シリコン基板1のエッ
チング量は図4を用いて求めることができる。
【0040】このことを図4を用いて詳細に説明する。
図4において、シリコン基板1の最適なエッチング量を
T0とすると、このときのエッチングモニタ用開口6内
の基板寸法はt0であるが、測定された基板寸法がtで
あれば、シリコン基板1のエッチング量はTと推定され
るため、基板寸法がt0とするようにエッチング条件を
調節することにより、最適なシリコン基板エッチング量
T0に設定することができる。
【0041】(実施形態2)実施形態1において、エッ
チングモニタ用開口6内に露出するシリコン基板1が2
つのフィールド絶縁膜2で挟まれる構成とすることもで
きる。そのための構成を、本発明の実施形態2として図
5及び図6に示す。図5は、本発明の実施形態2におけ
るエッチング後のエッチングモニタ用開口6を示す平面
図、図6は、図5のB−B線断面図である。
【0042】図5及び図6に示すように、シリコン基板
1上に膜厚が300〜400nmの素子分離用フィール
ド酸化膜2を形成し、素子分離用フィールド酸化膜2か
ら離れて膜厚が300〜400nmの別の素子分離用フ
ィールド酸化膜3をシリコン基板1上に形成する。
【0043】シリコン基板1の表面及び素子分離用フィ
ールド酸化膜2,3上には、膜厚が350〜1000n
mのBPSGなどの層間絶縁膜4を形成し、層間絶縁膜
4上にフォトレジスト膜5を塗布し、パターン化を施
す。
【0044】上述したパターン化において、フォトレジ
スト膜5にエッチングモニタ用開口6と、図示略したコ
ンタクトホール用開口5とを設ける。
【0045】エッチングモニタ用開口6は、シリコン基
板1を挟んで設けられた素子分離用フィールド酸化膜2
との境界7、及び素子分離用フィールド酸化膜3との境
界8上に設け、その大きさは、直径が200〜1000
nmのSEMで観察可能な大きさとする。
【0046】エッチングモニタ用開口6は、パターン化
が施されたフォトレジスト膜4をマスクにしてエッチン
グを行うことによって開口する。
【0047】図5及び図6に示すように、エッチング
後、エッチングモニタ用開口6の底部は、シリコン基板
1と素子分離用フィールド酸化膜2aとの境界7、及び
シリコン基板1と素子分離用フィールド酸化膜2bとの
境界8とがそれおぞれ露出するように形成する。
【0048】本発明の実施形態2に係るエッチングモニ
タパターンにおいても、シリコン基板1のエッチング量
とエッチングモニタ用開口6内に露出する基板寸法との
関係は、実施形態2における図4と同じような関係とな
る。
【0049】従って、エッチング後のモニタ用開口6内
に露出する基板寸法をSEMなどを用いて測定すること
により、シリコン基板1のエッチング量を求めることが
できる。
【0050】本発明の実施形態2では、フォトレジスト
膜4にパターン化を施す工程において、エッチングモニ
タ用開口6が本来の位置よりずれた位置にパターン化さ
れたとしても、エッチング後、SEMにより測定される
基板寸法に誤差が生じる心配がなく、実施形態1より正
確に基板寸法を測定することができるという利点があ
る。
【0051】その理由は、フォトレジスト膜4にパター
ン化を施す工程において、本来よりずれた位置にエッチ
ングモニタがパターン化され、その後にエッチングされ
たとしても、エッチング後、エッチングモニタ用開口6
内に露出するシリコン基板1は、素子分離用フィールド
酸化膜2aと素子分離用フィールド酸化膜2bとによっ
て挟まれて露出し、SEMにより測定される基板寸法
は、半導体基板1と2つのフィールド酸化膜2a,2b
との境界の位置によってのみ決定されるため、フォトレ
ジスト膜4にパターン化を施す工程におけるエッチング
モニタの位置のずれは、基板寸法の測定結果に影響する
ことがないためである。
【0052】なお、上記各実施形態に限定されず、本発
明の技術思想の範囲内において、各実施形態は、適宜変
更され得ることは明らかである。
【発明の効果】以上説明したように本発明によれば、S
EMにより観察され得る大きさのコンタクトホールの一
部を利用して、半導体基板と、半導体基板上に形成され
るフィールド絶縁膜との境界を露出するようにモニタ用
開口を形成するため、モニタ用開口を必要以上に拡大す
ることがなく、大面積を必要としない高集積度の半導体
装置に適用して好適なエッチングモニタを提供すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施形態1に係る半導体基板に対する
オーバーエッチング量を算出する手順を示すフローチャ
ートである。
【図2】本発明の実施形態1におけるエッチング後のエ
ッチングモニタパターンを示す平面図である。
【図3】図2のA−A線断面図である。
【図4】本発明の実施形態において、シリコン基板に対
するエッチング量とエッチングモニタ用開口内に露出す
る基板寸法との関係を示す図である。
【図5】本発明の実施形態2におけるエッチング後のエ
ッチングモニタ用開口を示す平面図である。
【図6】図5のB−B線断面図である。
【図7】従来例においてシリコン基板に対するエッチン
グ量算出法を示すフローチャートである。
【図8】従来例に係るエッチングモニタ製造工程におい
てエッチング前を示す断面図である。
【図9】従来例においてシリコン基板のエッチング量算
出時に用いられる酸化膜とシリコン基板のエッチング速
度の関係を示す図である。
【符号の説明】
1 シリコン基板 2,2a,2b 素子分離用酸化膜 3 BPSG膜 4 フォトレジスト膜 5 コンタクトホール用開口 6 モニタ用開口 7,8 境界
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板と、モニタ用開口とを有する
    エッチングモニタパターンであって、 前記半導体基板は、その表面の一部に素子分離用フィー
    ルド絶縁膜が形成され、前記フィールド絶縁膜と基板全
    面を覆うように層間絶縁膜が形成され、前記層間絶縁膜
    に複数のコンタクトホール用開口が開口されており、 前記モニタ用開口は、前記コンタクトホール用開口の少
    なくとも1つを用いたものであり、 前記モニタ用開口の底部は、前記フィールド絶縁膜と半
    導体基板の両方に臨んで形成されたものであることを特
    徴とするエッチングモニタパターン。
  2. 【請求項2】 前記モニタ用開口の底部は、前記フィー
    ルド絶縁膜と半導体基板の境界位置付近に形成されたも
    のであることを特徴とする請求項1に記載のエッチング
    モニタパターン。
  3. 【請求項3】 前記モニタ用開口の底部は、前記半導体
    基板を挟んで設けられたフィールド絶縁膜との境界位置
    付近に形成されたものであることを特徴とする請求項1
    に記載のエッチングモニタパターン。
  4. 【請求項4】 半導体基板上の絶縁膜に形成されたコン
    タクトホール用開口の一部をモニタ用開口として利用し
    てエッチングを行ない、 前記モニタ用開口内に臨むフィールド絶縁膜と半導体基
    板との境界位置の変化をモニタし、半導体基板に対する
    エッチング量をモニタすることを特徴とするエッチング
    モニタパターンによるモニタ方法。
JP10109196A 1998-04-20 1998-04-20 エッチングモニタパターン及びモニタ方法 Expired - Lifetime JP3065022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10109196A JP3065022B2 (ja) 1998-04-20 1998-04-20 エッチングモニタパターン及びモニタ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10109196A JP3065022B2 (ja) 1998-04-20 1998-04-20 エッチングモニタパターン及びモニタ方法

Publications (2)

Publication Number Publication Date
JPH11307511A JPH11307511A (ja) 1999-11-05
JP3065022B2 true JP3065022B2 (ja) 2000-07-12

Family

ID=14504064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10109196A Expired - Lifetime JP3065022B2 (ja) 1998-04-20 1998-04-20 エッチングモニタパターン及びモニタ方法

Country Status (1)

Country Link
JP (1) JP3065022B2 (ja)

Also Published As

Publication number Publication date
JPH11307511A (ja) 1999-11-05

Similar Documents

Publication Publication Date Title
JP4046436B2 (ja) 半導体装置のコンタクト形成方法
JP2773729B2 (ja) 半導体装置の製造方法
JPH0415938A (ja) コンタクトホールの形成方法
JP3065022B2 (ja) エッチングモニタパターン及びモニタ方法
JP3151791B2 (ja) 限界寸法制御装置のモニタパターン及びその使用方法
KR0172047B1 (ko) 반도체 소자의 제조방법
US5858874A (en) Method of fabricating semiconductor device having step of forming plug in contact hole
JPS6214095B2 (ja)
JPH1012868A (ja) 半導体装置及びその製造方法
KR100244794B1 (ko) 반도체 소자의 제조방법
JPH0481323B2 (ja)
KR940011731B1 (ko) 개구부의 형성방법
KR0155787B1 (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR920010124B1 (ko) 다층배선시 콘택트부 형성방법
JPH10340951A (ja) 半導体装置及びその製造方法
KR100286347B1 (ko) 반도체 장치의 금속배선 형성방법
US5821165A (en) Method of fabricating semiconductor devices
KR0172553B1 (ko) 반도체 소자 제조방법
JPH05251383A (ja) 半導体装置の製造方法
JPH05114713A (ja) 半導体装置およびその製造方法
JPH0355973B2 (ja)
JPH046109B2 (ja)
JP2002359285A (ja) 半導体装置の製造方法
JPH02231719A (ja) 半導体集積回路の製造方法
JPH0414851A (ja) 半導体装置の製造方法