CN111146084A - 带金属膜的半导体器件的制造方法 - Google Patents

带金属膜的半导体器件的制造方法 Download PDF

Info

Publication number
CN111146084A
CN111146084A CN201911059193.7A CN201911059193A CN111146084A CN 111146084 A CN111146084 A CN 111146084A CN 201911059193 A CN201911059193 A CN 201911059193A CN 111146084 A CN111146084 A CN 111146084A
Authority
CN
China
Prior art keywords
protective member
metal film
protective
protective film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911059193.7A
Other languages
English (en)
Inventor
铃木克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN111146084A publication Critical patent/CN111146084A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

本发明提供一种带金属膜的半导体器件的制造方法，降低安装电磁波屏蔽件所需的空间。带金属膜的半导体器件的制造方法具备：切削槽形成步骤，使切削刀具切入至被加工物的第1面，沿着分割预定线形成深度超过被加工物的完工厚度的切削槽；保护部件粘贴步骤，在切削槽形成步骤后，在被加工物的第1面上粘贴保护部件；磨削步骤，隔着保护部件利用卡盘工作台保持被加工物，对第2面侧进行磨削直至被加工物达到完工厚度为止，由此将被加工物分割成多个半导体器件；金属膜被覆步骤，在磨削步骤后，在第1面侧粘贴有保护部件的多个半导体器件的各侧面和磨削后的第2面侧被覆金属膜；以及保护部件除去步骤，在金属膜被覆步骤后，从第1面侧除去保护部件。

Description

带金属膜的半导体器件的制造方法
技术领域
本发明涉及至少一部分被金属膜被覆的半导体器件的制造方法。
背景技术
近年来，在移动电话、智能手机等移动无线通信设备中，为了实现高功能化、高性能化等，使移动无线通信设备的构成无线系统的SAW(表面声波，Surface Acoustic Wave)器件或天线元件等电子部件的数量增加。
另外，为了实现移动无线通信设备的高功能化、高性能化等，还进行了搭载在移动无线通信设备中的DRAM(动态随机存取存储器，Dynamic Random Access Memory)或闪存等各种半导体器件的数据传送速度的进一步高速化。随着数据传送速度的高速化，各种半导体器件所产生的电磁波相对于无线系统成为噪声，具有对无线系统带来不良影响的问题。
因此，已知有为了降低电磁波噪声的影响而利用作为电磁波屏蔽件发挥功能的金属来覆盖半导体器件。例如，通过利用具有金属的热塑性树脂的成型品的壳体(例如参见专利文献1)或者金属板的盖体和导电性弹性体的壁部(例如参见专利文献2)覆盖半导体器件，能够降低电磁波噪声。
现有技术文献
专利文献
专利文献1：日本特开2001-44680号公报
专利文献2：日本特开2004-72051号公报
发明内容
发明所要解决的课题
但是，在采用金属的壳体或金属板的盖体等的情况下，安装电磁波屏蔽件所需要的空间比较大，因此会妨碍移动无线通信设备的小型化、薄型化。本发明是鉴于该问题而完成的，其目的在于降低安装电磁波屏蔽件所需要的空间。
用于解决课题的手段
根据本发明的一个方式，提供一种带金属膜的半导体器件的制造方法，其具备下述步骤：切削槽形成步骤，使切削刀具切入至被加工物的第1面，该被加工物具有在由呈格子状配置的多条分割预定线划分出的各区域设置有半导体元件的电极的该第1面以及与该第1面相反的一侧的第2面，沿着该分割预定线形成深度超过被加工物的完工厚度的切削槽；保护部件粘贴步骤，在该切削槽形成步骤后，在该被加工物的该第1面上粘贴保护部件；磨削步骤，隔着该保护部件利用卡盘工作台保持该被加工物，对该第2面侧进行磨削直至该被加工物达到完工厚度为止，由此将该被加工物分割成多个半导体器件；金属膜被覆步骤，在该磨削步骤后，在该第1面侧粘贴有该保护部件的该多个半导体器件的各侧面和磨削后的该第2面侧被覆金属膜；以及保护部件除去步骤，在该金属膜被覆步骤后，从该第1面侧除去该保护部件。
优选的是，带金属膜的半导体器件的制造方法进一步具备下述步骤：保护膜被覆步骤，在该切削槽形成步骤前利用保护膜被覆该第1面侧；以及保护膜除去步骤，在该保护部件除去步骤后除去该保护膜，在该保护部件粘贴步骤中使该保护部件与该保护膜密合。
另外，优选的是，带金属膜的半导体器件的制造方法进一步具备激光加工槽形成步骤，在该保护膜被覆步骤后且在该切削槽形成步骤前，对形成有该保护膜的该被加工物的该第1面侧照射激光束，沿着该分割预定线形成宽度比该切削槽更宽的激光加工槽。
另外，优选的是，带金属膜的半导体器件的制造方法进一步具备保护膜除去线形成步骤，在该保护膜被覆步骤后且在该激光加工槽形成步骤前，沿着该分割预定线对该保护膜照射具有对于该保护膜来说为吸收性的波长的激光束，由此形成沿着该分割预定线以比该切削槽和该激光加工槽中的任一者更宽的宽度除去该保护膜而得到的保护膜除去线。
另外，优选的是，带金属膜的半导体器件的制造方法进一步具备碎片除去步骤，在该激光加工槽形成步骤或该切削槽形成步骤后且在该保护部件粘贴步骤前，利用蚀刻气体对该被加工物进行处理，除去附着于该激光加工槽和该切削槽中的至少任一者上的碎片。
另外，优选的是，带金属膜的半导体器件的制造方法进一步具备粘接带粘贴步骤，在该金属膜被覆步骤后且在该保护部件除去步骤前，在该多个半导体器件中的被覆有该金属膜的该第2面侧粘贴粘接带。
另外，优选的是，该保护部件粘贴步骤中粘贴的该保护部件是具有扩展性的粘接带，带金属膜的半导体器件的制造方法进一步具备扩展步骤，在该磨削步骤后且在该金属膜被覆步骤前，扩展该保护部件而使各半导体器件之间的间隔变宽。
发明效果
在本发明的一个方式的带金属膜的半导体器件的制造方法中，在半导体器件的各侧面和被磨削至完工厚度的第2面被覆金属膜，因此与采用金属制造的壳体或金属板的盖体等的情况相比，能够降低安装电磁波屏蔽件所需要的空间。
附图说明
图1是示出被加工物的例子的立体图。
图2的(A)是示出切削槽形成步骤(S10)的图，图2的(B)是示出保护部件粘贴步骤(S20)的图，图2的(C)是示出磨削步骤(S30)的图。
图3的(A)是示出金属膜被覆步骤(S40)的图，图3的(B)是示出粘接带粘贴步骤(S50)的图，图3的(C)是示出保护部件除去步骤(S60)的图。
图4是第1实施方式的带金属膜的半导体器件的制造方法的流程图。
图5的(A)是示出保护膜被覆步骤(S5)的图，图5的(B)是示出在正面侧形成有保护膜的晶片的截面图，图5的(C)是示出切削槽形成步骤(S10)的图。
图6的(A)是示出保护部件粘贴步骤(S20)的图，图6的(B)是示出磨削步骤(S30)的图，图6的(C)是示出金属膜被覆步骤(S40)的图。
图7的(A)是示出粘接带粘贴步骤(S50)的图，图7的(B)是示出保护部件除去步骤(S60)的图，图7的(C)是示出保护膜除去步骤(S65)的图。
图8是第2实施方式的带金属膜的半导体器件的制造方法的流程图。
图9的(A)是示出保护膜被覆步骤(S5)的图，图9的(B)是示出利用激光束对晶片的正面侧进行加工的状态的局部截面侧视图。
图10的(A)是示出激光加工槽的放大图，图10的(B)是示出保护膜除去线的放大图，图10的(C)是在保护膜除去线形成步骤(S7)后的激光加工槽形成步骤(S8)中形成的激光加工槽的放大图。
图11的(A)是示出碎片除去步骤(S9)的图，图11的(B)是示出切削槽形成步骤(S10)的图。
图12的(A)是示出保护部件粘贴步骤(S20)的图，图12的(B)是示出磨削步骤(S30)的图。
图13的(A)是示出金属膜被覆步骤(S40)的图，图13的(B)是示出粘接带粘贴步骤(S50)的图。
图14是第3实施方式的带金属膜的半导体器件的制造方法的流程图。
图15的(A)是示出切削槽形成步骤(S10)的图，图15的(B)是示出第2变形例的碎片除去步骤(S9)的图。
图16的(A)是示出保护部件粘贴步骤(S20)的图，图16的(B)是示出磨削步骤(S30)的图。
图17的(A)是示出扩展步骤(S35)的图，图17的(B)是示出金属膜被覆步骤(S40)的图。
图18是第4实施方式的带金属膜的半导体器件的制造方法的流程图。
具体实施方式
参照附图对本发明一个方式的实施方式进行说明。图1是示出被加工物的例子的立体图。本实施方式的被加工物为圆盘状的晶片11。晶片11具有半导体基板11c，该半导体基板11c主要由硅(Si)构成，形成为厚度500μm至1000μm的程度的圆盘状(参照图2的(A))。
需要说明的是，对于半导体基板11c的材质、形状、结构、尺寸等没有限制。例如，也可以使用由砷化镓(GaAs)、碳化硅(SiC)等构成的硅以外的半导体材料等作为半导体基板11c。
在半导体基板11c上设置有比半导体基板11c薄的圆盘状的功能层15c(参照图2的(A))。由半导体基板11c的功能层15c侧的区域和功能层15c构成IC(集成电路，IntegratedCircuit)、LSI(大规模集成，Large Scale Integration)等半导体元件(未图示)。
在功能层15c设置有与构成上述半导体元件的半导体基板11c的活性区域电连接的半导体元件的电极15d。另外，功能层15c具有作为多个电极15d间的层间绝缘层发挥功能的低介电常数绝缘体层(所谓的Low-k材料层)15e。需要说明的是，各电极15d的上端从低介电常数绝缘体层15e露出。
另外，本实施方式中，将功能层15c侧的晶片11的面称为正面(第1面)11a。并且将半导体基板11c的与功能层15c相反的一侧的面称为晶片11的背面(第2面)11b。这样，正面11a与背面11b相互位于晶片11的相反侧。
在晶片11的正面11a侧，在由呈格子状配置的多条分割预定线(间隔道)13划分出的各区域形成有包含构成上述半导体元件的半导体基板11c的活性区域和功能层15c的器件区域15a。
电极15d在器件区域15a的正面11a露出，在该电极15d上配置有由焊料等金属材料形成为球状的多个凸块(突起电极)15b。需要说明的是，对于器件区域15a和凸块15b的种类、数量、形状、结构、尺寸、配置等没有限制。
本实施方式中，在晶片11的正面11a侧设置有凸块15b，但也可以不设置凸块15b。另外，被加工物可以为所谓的WL-CSP(晶片级芯片尺寸封装，Wafer Level Chip SizePackage)晶片，其正面11a侧利用密封树脂进行模制并按照凸块15b从密封树脂突出的方式进行配置。另外，被加工物也可以为多个器件芯片被模制树脂密封的状态的树脂封装基板。
晶片11在正面11a侧具有配置有多个器件区域15a的器件部以及包围该器件部的外周剩余部。在晶片11的外周剩余部的外周端部设置有表示晶体取向的凹口11d。需要说明的是，也可以设置定向平面等来代替凹口11d。
接着使用图2、图3和图4对第1实施方式的带金属膜的半导体器件21的制造方法进行说明。第1实施方式中，首先在晶片11上形成切削槽(切削槽形成步骤(S10))。图2的(A)是示出切削槽形成步骤(S10)的图。
第1实施方式中，使用切削装置(未图示)形成切削槽。切削装置具备对晶片11的背面11b侧进行吸引并保持的卡盘工作台(未图示)。卡盘工作台与电动机等旋转机构(未图示)连结，能够绕着与Z轴方向大致平行的旋转轴旋转。
另外，在卡盘工作台的下方设置有工作台移动机构(未图示)，卡盘工作台能够通过该工作台移动机构沿X轴方向(加工进给方向)移动。需要说明的是，X轴、Y轴(后述)和Z轴构成正交坐标系。
卡盘工作台的保持面藉由形成在卡盘工作台的内部的吸引路(未图示)等而与吸引源(未图示)连接。通过使吸引源的负压作用于保持面，晶片11的背面11b侧被卡盘工作台吸引保持。
切削装置进一步具备用于切削晶片11的切削单元(未图示)。切削单元具有作为与Y轴方向(分度进给方向)大致平行的旋转轴的主轴(未图示)。
主轴通过与其一端侧连结的电动机等旋转驱动源(未图示)而进行旋转。另外，在主轴的位于与旋转驱动源相反的一侧的另一端侧以可旋转的方式一体地固定有圆环状的刀具座(未图示)。
藉由刀具座在主轴上安装有所谓的轮毂型的切削刀具20。本实施方式的切削刀具20具有圆环状的基台(未图示)以及设置于该基台的外周的圆环状的切刃22。切刃22例如通过在金属或树脂等结合材料中混合金刚石、cBN(立方氮化硼，cubic boron nitride)等磨粒而形成。
切削槽形成步骤(S10)中，首先在晶片11的背面11b侧粘贴划片带(未图示)，隔着该划片带而将晶片11的背面11b侧载置于卡盘工作台的保持面。接着，使吸引源的负压起作用，在晶片11的正面11a侧朝上方露出的状态下，利用卡盘工作台吸引保持晶片11。
之后，一边使切削刀具20高速旋转一边使切削单元朝向卡盘工作台降低，使切削刀具20切入至晶片11的正面11a侧。但是，在切削槽形成步骤(S10)中，晶片11未被完全切断。
切削槽形成步骤(S10)中，为了形成大于晶片11的完工厚度T1且未达到晶片11的背面11b的规定深度的切削槽17(参照图2的(B))，调节切削刀具20的切入深度。
接着，在维持切削刀具20的切入深度的状态下，使切削刀具20和卡盘工作台沿着X轴方向相对移动。由此，在晶片11上沿着X轴方向从1条分割预定线13的一端到另一端形成切削槽17(即，将晶片11半切割)。
在沿着1条分割预定线13形成切削槽17后，使切削单元沿Y轴方向移动。之后同样地从沿Y轴方向与上述1条分割预定线13相邻的其他分割预定线13的一端到另一端形成切削槽17。
在沿着在一个方向延伸的全部分割预定线13形成切削槽17后，利用旋转机构使卡盘工作台旋转90度，再次同样地沿着在与一个方向正交的其他方向延伸的全部分割预定线13形成切削槽17。由此，在晶片11的正面11a侧呈格子状配置的全部分割预定线13形成规定深度的切削槽17。
在切削槽形成步骤(S10)后，在晶片11的正面11a粘贴保护部件19(保护部件粘贴步骤(S20))。图2的(B)是示出保护部件粘贴步骤(S20)的图。
保护部件19例如具有与晶片11具有大致相同直径的树脂制造的基材层。基材层例如具有5μm以上200μm以下的厚度，由聚烯烃(PO)、聚氯乙烯(PVC)、聚苯乙烯(PS)、乙烯乙酸乙烯酯(EVA)等高分子材料形成。
另外，保护部件19在基材层的正面侧具有粘接层。粘接层例如是由在照射热或紫外线时发生固化而使粘接力降低的树脂制的粘接剂构成的层。粘接层可以呈环状设置在基材层的圆形的端部区域，也可以设置在基材层的整个面。需要说明的是，也可以不在保护部件19设置粘接层。
保护部件19利用粘接层以可剥离的方式粘接在晶片11的正面11a侧。另外，保护部件19按照模仿晶片11的器件区域15a中的凸块15b等凹凸结构的方式发生变形。例如，保护部件19的一个面与晶片11的正面11a和凸块15b的表面粘接。需要说明的是，在保护部件19不具有粘接层的情况下，基材层以可剥离的方式与正面11a侧密合。
保护部件粘贴步骤(S20)中，使用保护部件粘贴装置(未图示)在晶片11的正面11a粘贴保护部件19。保护部件粘贴装置具备腔室(未图示)，用于对腔室内部进行减压的吸引源(未图示)与该腔室连接。
另外，在腔室内设置有用于支承晶片11的支承工作台(未图示)。该支承工作台通过例如滚珠丝杠式的移动机构在规定方向(例如X轴方向)上移动。
保护部件粘贴装置具有将卷成卷状的带体(未图示)向支承工作台的上方送出的送出机构。带体由保护部件19和防粘片构成。
另外，保护部件粘贴装置具有在将带体向支承工作台的上方送出时将保护部件19从防粘片剥离的剥离单元(未图示)。利用剥离单元从防粘片剥离的保护部件19利用送出机构按照保护部件19的粘接层与支承工作台对置的方式向支承工作台的上方送出。
保护部件粘贴装置进一步具有对送出至支承工作台的上方的保护部件19的基材层侧进行按压的按压辊。通过按压辊对保护部件19的基材层侧进行按压，将保护部件19的粘接层侧按压至支承工作台。
保护部件粘贴步骤(S20)中，首先将晶片11的背面11b侧载置在支承工作台上。接着利用吸引源降低腔室内的压力。通过对腔室内进行减压，能够防止空气、尘埃、其他异物等进入到晶片11的正面11a与保护部件19之间。
之后，一边将卷状的带体向支承工作台上送出，一边利用剥离单元从带体剥离防粘片，并且利用按压辊将保护部件19粘贴在配置于支承工作台上的晶片11的正面11a。通过在晶片11的正面11a设置保护部件19，能够防止后续的加工工序中的晶片11的正面11a侧的损伤。
需要说明的是，与吸引源连接而使内部减压的腔室的使用并非必须的，保护部件粘贴装置也可以在大气压下将保护部件19粘贴在晶片11的正面11a。这种情况下，保护部件粘贴装置由上述的支承工作台、送出机构、剥离单元、按压辊等构成。
需要说明的是，在保护部件19未设置粘接层的情况下，可以在保护部件粘贴步骤(S20)中对支承工作台进行加热，由此在使保护部件19软化和变形的同时将保护部件19粘贴于晶片11。
软化后的保护部件19模仿晶片11的正面11a侧的凹凸结构而发生变形，因此能够与晶片11的正面11a侧密合。需要说明的是，加热温度可以根据保护部件19的材料按照成为各材料的软化点的方式适当地进行调节。
另外，也可以对保护部件19喷吹热风来代替支承工作台的加热，由此使保护部件19发生软化和变形。在喷吹热风的情况下，利用风压将保护部件19按压在晶片11的正面11a侧，因此可以在不使用按压辊的情况下将保护部件19密合粘贴在晶片11的正面11a侧。
在保护部件粘贴步骤(S20)后，将晶片11的背面11b侧磨削至晶片11达到完工厚度为止，由此将晶片11分割成多个半导体器件21(磨削步骤(S30))。图2的(C)是示出磨削步骤(S30)的图。
磨削步骤(S30)中，使用磨削装置30对晶片11进行磨削。磨削装置30具备隔着保护部件19对晶片11的正面11a侧进行吸引保持的卡盘工作台32。该卡盘工作台32与电动机等旋转机构(未图示)连结，绕着与Z轴方向大致平行的旋转轴旋转。
在卡盘工作台32的正面侧设置有圆盘状的多孔质部件，该多孔质部件的正面成为卡盘工作台32的保持面32a。来自吸引源(未图示)的负压通过形成在卡盘工作台32的内部的流路而作用于保持面32a，产生对晶片11的正面11a侧进行吸引的吸引力。
在卡盘工作台32的上方按照与保持面32a对置的方式配置有磨削机构34。磨削机构34具备绕着与Z轴方向大致平行的旋转轴旋转的主轴(未图示)。该主轴利用升降机构(未图示)沿Z轴方向升降。圆盘状的磨轮安装座(未图示)固定于主轴的下端侧。
在磨轮安装座的下表面安装有与磨轮安装座大致相同直径的磨削磨轮36。磨削磨轮36具备由铝或不锈钢等金属材料形成的环状的磨轮基台38a。
通过将磨轮基台38a的上表面侧安装于磨轮安装座而将磨轮基台38a固定于主轴。另外，在磨轮基台38a的下表面设置有多个磨削磨具(磨具片)38b。
各磨削磨具38b为大致长方体形状，在磨轮基台38a的环状下表面的整周上以相邻的磨削磨具38b彼此之间设置有间隙的方式排列成环状。
磨削磨具38b例如在金属、陶瓷、树脂等结合材料中混合金刚石、cBN(立方氮化硼，cubic boron nitride)等磨粒而形成。其中，对于结合材料和磨粒没有限制，根据磨削磨具38b的规格对它们进行适当选择。
本实施方式的磨削步骤(S30)中，首先将配设有保护部件19的晶片11从保护部件粘贴装置移动至磨削装置30的卡盘工作台32。之后，使吸引源(未图示)的负压作用于保持面32a，隔着保护部件19利用保持面32a吸引保持晶片11的正面11a侧。
之后，一边使卡盘工作台32和磨削机构34的主轴分别沿规定的方向旋转一边使磨削机构34的主轴降低，将磨削磨具38b推抵在晶片11的背面11b侧。
晶片11的背面11b侧被除去与厚度T2相当的量，晶片11的厚度成为完工厚度T1。切削槽17按照比完工厚度T1更深的方式形成，因此将晶片11减薄至完工厚度T1时，半导体基板11c以切削槽17为界进行分割，晶片11被分割成多个半导体器件21。
在磨削步骤(S30)后，在磨削至完工厚度后的晶片11的背面(即半导体器件21的背面11e)侧和半导体器件21的各侧面11f(即半导体基板11c和功能层15c的各侧面)被覆金属膜(金属膜被覆步骤(S40))。金属膜23为铜(Cu)、铝(Al)、镍(Ni)或不锈钢等金属的薄膜。图3的(A)是示出金属膜被覆步骤(S40)的图。
金属膜被覆步骤(S40)中，使用物理蒸镀(PVD：physical vapor deposition)装置或化学蒸镀(CVD：chemical vapor deposition)装置在晶片11上形成金属膜23。作为PVD，使用真空蒸镀法、溅射法、离子镀法等。另外，作为CVD，使用等离子体CVD等。
本实施方式中，使用高频磁控管溅射装置(未图示，以下简称为溅射装置)形成金属膜23。溅射装置具备处理腔室(未图示)，在该处理腔室的内部设置有通过静电式或其他方法保持晶片11的保持工作台(未图示)。另外，作为金属膜23的材料的靶材(未图示)以被励磁部件(未图示)支承的状态设置在保持工作台的上方。
在该靶材连接有高频电源(未图示)。另外，在处理腔室中设置有导入氩气(Ar)等溅射气体的导入口(未图示)以及与减压源(未图示)连接的排气口(未图示)。
金属膜被覆步骤(S40)中，首先将在正面11a侧粘贴有保护部件19的晶片11隔着保护部件19载置于处理腔室内的保持工作台，通过静电式或其他方法保持晶片11。即，磨削后的半导体器件21的背面11e与靶材对置。接着，将处理腔室密封，将处理腔室的内部从排气口排气而进行减压。
接着，由高频电源对通过励磁部件磁化后的靶材施加高频电力，从导入口导入溅射气体而产生等离子体。等离子体中的溅射气体的离子与靶材碰撞时，金属粒子从靶材中弹出，金属堆积在半导体器件21的背面11e和侧面11f。
金属膜23的厚度例如为2μm以上10μm以下、更优选为3μm以上8μm以下。金属膜23作为屏蔽从半导体器件21放出的电磁波噪声的电磁波屏蔽件发挥功能。
这样，本实施方式中，在半导体器件21的背面11e和侧面11f直接形成作为电磁波屏蔽件的微米数量级的金属膜23，因此与现有技术那样采用金属制造的壳体或金属板的盖体等的情况相比，能够降低安装电磁波屏蔽件所需要的空间。
另外，金属膜被覆步骤(S40)中，可以对粘贴在保护部件19上的多个半导体器件21同时形成金属膜23。因此，与现有技术那样将各半导体器件分别用金属的壳体等覆盖的情况相比，能够更有效地用电磁波屏蔽件覆盖半导体器件21。
金属膜被覆步骤(S40)后，在多个半导体器件21和金属制的环状的框架25上粘贴粘接带27，形成框架单元29(粘接带粘贴步骤(S50))。图3的(B)是粘接带粘贴步骤(S50)中的框架单元29的截面图。
粘接带粘贴步骤(S50)中，首先按照金属膜23位于上侧的方式将多个半导体器件21和保护部件19配置在框架25的开口。接着，在框架25、多个半导体器件21和保护部件19上粘贴具有比框架25的开口更大的直径的圆形的树脂制造的粘接带27。需要说明的是，在图3的(B)中，将上下颠倒而示出。
由此，在被覆有金属膜23的半导体器件21的背面11e侧粘贴粘接带27，将保护部件19、多个半导体器件21以及框架25藉由粘接带27一体化而形成框架单元29。
粘接带粘贴步骤(S50)后，从晶片11的正面11a侧除去保护部件19(保护部件除去步骤(S60))。图3的(C)是保护部件除去步骤(S60)中的框架单元29的截面图。
在保护部件19具有粘接层的情况下，保护部件除去步骤(S60)中，使用紫外线照射装置或加热装置降低保护部件19的粘接层的粘接力，之后将保护部件19从晶片11的正面11a侧剥离。
需要说明的是，在保护部件19不具有粘接层的情况下，不利用紫外线等处理保护部件19即能够从正面11a侧剥离保护部件19。保护部件19除去后，使用拾取装置(未图示)等从粘接带27取出各半导体器件21。
图4是第1实施方式的带金属膜23的半导体器件21的制造方法的流程图。如上所述，本实施方式中，能够在半导体器件21的背面11e和侧面11f直接形成金属膜23，因此能够降低安装电磁波屏蔽件所需要的空间。另外，对全部半导体器件21同时形成金属膜23，因此能够更为有效地利用电磁波屏蔽件覆盖半导体器件21。
接着使用图5至图8对第2实施方式进行说明。第2实施方式中，在切削槽形成步骤(S10)前进一步具备利用保护膜被覆晶片11的正面11a侧的保护膜被覆步骤(S5)。
图5的(A)是示出保护膜被覆步骤(S5)的图，图5的(B)是在正面11a侧形成有保护膜45的晶片11的截面图。
保护膜被覆步骤(S5)中，使用保护膜形成装置40在晶片11的正面11a侧形成保护膜45。保护膜形成装置40例如具备旋转工作台机构(未图示)以及包围旋转工作台机构的周围和底部而设置的液体承接机构(未图示)。
旋转工作台机构包含：圆形的旋转工作台(未图示)、支承旋转工作台的圆柱状的支承部件(未图示)、以及藉由支承部件旋转驱动旋转工作台的电动机(未图示)。在旋转驱动电动机时，旋转工作台沿图5的(A)的箭头方向旋转。
旋转工作台具有由多孔质材料形成的吸引保持部，该吸引保持部与吸引源(未图示)连接。载置在旋转工作台的吸引保持部上的晶片11利用来自吸引源的负压而吸引保持在吸引保持部上。
需要说明的是，上述液体承接机构包含包围旋转工作台机构的周围和底部的液体承接容器(未图示)以及安装于支承部件的罩部件(未图示)。
保护膜形成装置40进一步具备对保持于旋转工作台的晶片11的正面11a侧喷出液态树脂的液态树脂喷出单元(未图示)。液态树脂喷出单元具有：大致L形状的臂、设置于该臂的前端的喷出液态树脂的液态树脂喷出喷嘴42、以及使臂摆动的电动机。液态树脂喷出喷嘴42藉由臂而与液态树脂供给源(未图示)连接。
需要说明的是，保护膜形成装置40兼用作对晶片11进行清洗的清洗装置。保护膜形成装置40在与液态树脂喷出单元不同的位置具备用于对保持于旋转工作台的晶片11进行清洗的清洗液喷出单元(未图示)。
清洗液喷出单元与液态树脂喷出单元同样地具备大致L形状的臂、设置于该臂的前端的喷出清洗液48的清洗液喷出喷嘴46(参照图7的(C))、以及使臂摆动的电动机。清洗液喷出喷嘴46藉由臂而与清洗液供给源(未图示)连接。
对保护膜被覆步骤(S5)的过程进行说明，首先按照晶片11的正面11a侧与液态树脂喷出喷嘴42对置的方式将晶片11载置于旋转工作台的吸引保持部上。
之后，通过来自吸引源的负压而利用旋转工作台吸引保持晶片11的背面11b侧。接着驱动电动机，使晶片11与旋转工作台一体地旋转。需要说明的是，此时，清洗液喷出喷嘴46从旋转工作台的上方退避。
之后，如图5的(A)所示，一边使旋转工作台沿箭头方向低速(例如30rpm至50rpm)旋转，一边使液态树脂喷出喷嘴42在旋转工作台上按照横穿旋转工作台的旋转中心的方式呈圆弧状摆动，同时从液态树脂喷出喷嘴42向晶片11上滴加液态树脂44。
液态树脂在离心力的作用下在晶片11的正面11a上和凸块15b的表面上均匀地扩展。保护膜45按照反映凸块15b等凹凸的方式模仿晶片11的正面11a侧的凹凸而形成为例如约1μm至20μm的厚度(参照图5的(B))。
保护膜45为具有耐热性和耐化学药品性的树脂膜，例如为氯乙烯膜。需要说明的是，本实施方式中，使用旋转工作台机构形成了保护膜45，但也可以代替该方式而在晶片11的正面11a侧粘贴片状的保护膜45。
在正面11a侧粘贴片状的保护膜45的情况下，在粘贴至正面11a侧之前可以对保护膜45的厚度预先进行调整。因此，与使用旋转工作台机构形成保护膜45的情况相比，能够容易地调整保护膜45的厚度。例如，与使用旋转工作台机构形成保护膜45的情况相比，能够使保护膜45的厚度更厚，达到约5μm至200μm。
在保护膜被覆步骤(S5)后进行切削槽形成步骤(S10)。图5的(C)是示出切削槽形成步骤(S10)的图。第2实施方式的切削槽形成步骤(S10)中，使用上述切削装置切断保护膜45，并且与第1实施方式同样地在晶片11上形成切削槽17(参照图6)。
在切削槽形成步骤(S10)后进行保护部件粘贴步骤(S20)。图6的(A)是示出保护部件粘贴步骤(S20)的图。第2实施方式的保护部件粘贴步骤(S20)中，也使用上述的保护部件粘贴装置，在晶片11的正面11a侧粘贴保护部件19，使保护部件19与保护膜45密合。
这样，在第2实施方式中，隔着保护膜45在晶片11的正面11a侧设置保护部件19。因此，在将保护部件19从晶片11剥离后，即使在晶片11的正面11a和凸块15b残留有保护部件19的粘接层，在除去保护膜45时该粘接层也能够一起被除去。因此，能够防止保护部件19的粘接层残留在半导体器件21的正面11a。
在保护部件粘贴步骤(S20)后进行磨削步骤(S30)。图6的(B)是示出磨削步骤(S30)的图。第2实施方式的磨削步骤(S30)中，也将晶片11的背面11b侧除去与厚度T2相当的量，将晶片11加工成完工厚度T1。由此，半导体基板11c以切削槽17为界进行分割，晶片11形成多个半导体器件21。
在磨削步骤(S30)后进行金属膜被覆步骤(S40)。图6的(C)是示出金属膜被覆步骤(S40)的图。第2实施方式的金属膜被覆步骤(S40)中，也通过PVD或CVD在半导体器件21的背面11e和侧面11f形成金属膜23。
在金属膜被覆步骤(S40)后进行粘接带粘贴步骤(S50)。图7的(A)是示出粘接带粘贴步骤(S50)的图。粘接带粘贴步骤(S50)中，与第1实施方式同样地形成框架单元29。
粘接带粘贴步骤(S50)后，从晶片11的正面11a侧除去保护部件19(保护部件除去步骤(S60))。图7的(B)是示出保护部件除去步骤(S60)的图。需要说明的是，保护膜45与晶片11的正面11a侧密合，在保护部件除去步骤(S60)中保护膜45的全部未从正面11a侧剥离。
因此，在第2实施方式的带金属膜23的半导体器件21的制造方法中，在保护部件除去步骤(S60)后进行除去保护膜45的保护膜除去步骤(S65)。在保护膜除去步骤(S65)中，使用兼作清洗装置的保护膜形成装置40除去保护膜45。图7的(C)是示出保护膜除去步骤(S65)的图。
对除去保护膜45的过程进行说明，首先按照将正面11a侧定位在上方的方式将粘接带27的与半导体器件21相反的一侧(即背面27b侧)载置在旋转工作台的吸引保持部上。
之后，通过来自吸引源的负压而利用旋转工作台吸引保持粘接带27的背面27b侧。接着驱动电动机使框架单元29与旋转工作台一体地旋转。需要说明的是，此时液态树脂喷出喷嘴42从旋转工作台的上方退避。
之后，一边使旋转工作台以例如800rpm旋转，一边使清洗液喷出喷嘴46在旋转工作台上呈圆弧状摆动，同时在晶片11上滴加清洗液48(例如异丙醇(IPA))。
如图7的(C)所示，保护膜45溶解在清洗液48中而成为使用后溶液A，在离心力的作用下被吹到半导体器件21外，被液体承接容器接收。这样，通过清洗液48而将保护膜45从晶片11的正面11a侧除去。需要说明的是，在将片状的保护膜45粘贴至正面11a的情况下，在保护部件除去步骤(S60)中可以按照剥离保护部件19的方式剥离保护膜45。
图8是第2实施方式的带金属膜23的半导体器件21的制造方法的流程图。第2实施方式中，隔着保护膜45将保护部件19设置在晶片11的正面11a侧，因此能够防止保护部件19的粘接层残留在半导体器件21的正面11a。
另外，在第2实施方式中，也与第1实施方式同样地能够在半导体器件21的背面11e和侧面11f直接形成金属膜23，能够降低安装电磁波屏蔽件所需要的空间。另外，对全部半导体器件21同时形成金属膜23，因而能够有效地利用电磁波屏蔽件覆盖半导体器件21。
接着，使用图9至图14对第3实施方式进行说明。第3实施方式中，首先与第2实施方式同样地使用保护膜形成装置40在晶片11的正面11a侧形成保护膜45(保护膜被覆步骤(S5))。图9的(A)是示出保护膜被覆步骤(S5)的图。
第3实施方式中，在保护膜被覆步骤(S5)后且在切削槽形成步骤(S10)前对于形成有保护膜45的晶片11的正面11a侧照射激光束L，沿着分割预定线13形成激光加工槽51等。
图9的(B)是示出利用激光束L对晶片11的正面11a侧进行加工的状态的局部截面侧视图。例如，通过激光束L的照射对保护膜45和功能层15c进行烧蚀，形成激光加工槽51(激光加工槽形成步骤(S8))。图10的(A)是示出激光加工槽51的放大图。需要说明的是，图10的(A)表示图9的(B)的区域B。
激光加工槽形成步骤(S8)使用激光加工装置50来执行。激光加工装置50具有对晶片11的背面11b侧进行吸引保持的卡盘工作台(未图示)。
另外，在与卡盘工作台对置的位置设置有对卡盘工作台所保持的晶片11的正面11a侧照射脉冲状的激光束L的加工头52。激光束L具有对于保护膜45和晶片11来说具有吸收性(即被保护膜45和晶片11吸收)的波长、例如具有355nm的波长。
卡盘工作台的保持面藉由形成在卡盘工作台的内部的吸引路(未图示)等与吸引源(未图示)连接。通过使吸引源的负压作用于保持面，而利用卡盘工作台吸引保持晶片11的背面11b侧。
另外，在卡盘工作台的下方设置有支承工作台(未图示)，该支承工作台通过滚珠丝杠式的移动机构沿着规定方向(例如X轴方向)移动。
在利用激光束L对保护膜45和晶片11进行加工时，例如使1条分割预定线13与卡盘工作台所移动的X轴方向平行。并且，一边对晶片11的正面11a侧照射激光束L，一边使加工头52和卡盘工作台沿X轴方向相对移动。尽管也取决于激光束L的宽度，但激光束L可以沿着1条分割预定线13进行1次或多次照射。
由此，将保护膜45和功能层15c沿着分割预定线13进行烧蚀加工而除去，沿着分割预定线13形成达到半导体基板11c的激光加工槽51。
另外，通过使卡盘工作台沿Y轴方向移动、旋转，沿着全部的分割预定线13形成激光加工槽51。需要说明的是，激光加工槽51具有比由后续的切削槽形成步骤(S10)形成的切削槽17的宽度W4(参照图11的(B))更宽的宽度W1(即，W4<W1)。
本实施方式中，利用激光束L形成宽度W1的激光加工槽51，在后续的切削槽形成步骤(S10)中，将切削刀具20定位在该宽度W1内，利用切削刀具20对半导体基板11c进行切削。由此，与利用切削刀具20切削功能层15c和保护膜45的情况相比，能够防止功能层15c的膜剥落等，因此能够进行更高品位的切削加工。另外，利用保护膜45能够防止在烧蚀加工时产生的碎片(Debris)附着在器件区域15a。
另外，在后续的金属膜被覆步骤(S40)中，在激光加工槽51形成金属膜23，此时，在暴露于激光加工槽51的内侧的保护膜45的侧部57也形成金属膜23。
但是，保护膜45最终在保护膜除去步骤(S65)被除去，因此设置在保护膜45的侧部57的金属膜23成为在空间中突出的状态，设置在暴露于激光加工槽51的内侧的功能层15c的侧面的金属膜23被轻微触发即容易被剥离。因此，由金属膜23带来的电磁波屏蔽件的效果可能会降低。
因此，在第3实施方式的第1变形例中，通过使功能层15c的一部分从保护膜45露出而形成阶梯部。在该第1变形例中，在保护膜被覆步骤(S5)后且在激光加工槽形成步骤(S8)前，沿着分割预定线13对保护膜45照射激光束L。保护膜45沿着分割预定线13经烧蚀而被除去，形成保护膜除去线53(保护膜除去线形成步骤(S7))。
该保护膜除去线53具有比激光加工槽形成步骤(S8)中形成的激光加工槽55的宽度W3以及切削槽形成步骤(S10)中形成的切削槽17的宽度W4中的任一者更宽的宽度W2。图10的(B)是保护膜除去线53的放大图。需要说明的是，图10的(B)示出了
图9的(B)的区域B。
例如，在将保护膜45中的激光束L的光斑精整成与宽度W2对应的宽幅形状，之后沿着分割预定线13将激光束L照射至晶片11的正面11a侧。由此能够形成保护膜除去线53。
另外，也可以使保护膜45中的激光束L的光斑成为圆形状来代替将光斑精整成宽幅形状。这种情况下，按照激光束L的轨迹在宽度W2的宽度方向(即，与分割预定线13正交的方向)部分重叠的方式向晶片11的正面11a侧照射激光束L。
在保护膜除去线形成步骤(S7)后，从晶片11的正面11a侧向位于宽度W2的内侧的功能层15c照射激光束L，形成激光加工槽55(激光加工槽形成步骤(S8))。激光加工槽55具有比切削槽17的宽度W4宽、比保护膜除去线53的宽度W2窄的宽度W3(即，W4<W3<W2)。
例如，在第1变形例的激光加工槽形成步骤(S8)中，与保护膜除去线形成步骤(S7)相比，使激光束L缩小，由此提高功率密度(W/cm2)，对位于宽度W2的内侧的功能层15c进行烧蚀。由此，能够形成具有比保护膜除去线53窄的宽度W3且达到半导体基板11c的激光加工槽55。
图10的(C)是示出在保护膜除去线形成步骤(S7)后利用第1变形例的激光加工槽形成步骤(S8)形成的激光加工槽55的放大图。需要说明的是，图10的(C)示出了图9的(B)的区域B。如图10的(C)所示，在第1变形例中，形成了由在激光加工槽55的内侧露出的功能层15c的侧部59a以及除去了保护膜45的区域的功能层15c的上表面构成的阶梯部59b。
在后续的金属膜被覆步骤(S40)中，与功能层15c的阶梯部59b相接地形成金属膜23。特别是金属膜23形成在功能层15c的上表面，因此与图10的(A)所示的在激光加工槽51形成金属膜23的情况相比，金属膜23能够更牢固地与功能层15c密合。因此，与图10的(A)所示的示例相比，金属膜23不容易从功能层15c的侧部59a剥离。
第3实施方式中，在激光加工槽形成步骤(S8)后、或者在保护膜除去线形成步骤(S7)和激光加工槽形成步骤(S8)后且在保护部件粘贴步骤(S20)前进行碎片除去步骤(S9)。由此除去附着于激光加工槽55的功能层15c的碎片。
图11的(A)是示出碎片除去步骤(S9)的图。需要说明的是，在下文中，图示出了作为第3实施方式的第1变形例记载的经历了保护膜除去线形成步骤(S7)和激光加工槽形成步骤(S8)的晶片11。
碎片除去步骤(S9)使用等离子体蚀刻装置60进行。本实施方式的等离子体蚀刻装置60是在使蚀刻气体成为等离子体状态后向真空腔室内导入该等离子体状态的蚀刻气体的远程等离子体蚀刻装置。
等离子体蚀刻装置60具备在内部具有处理空间的真空腔室(未图示)。另外，处理空间中设置有用于支承晶片11的工作台基座(未图示)。
在工作台基座的圆盘部的上表面配置有直径小于圆盘部的圆盘状的静电卡盘工作台(未图示)。静电卡盘工作台具备由绝缘材料形成的工作台主体以及埋入到工作台主体中的多个电极，利用各电极所产生的静电吸附保持晶片11。各电极与例如能够产生5kV左右的高电压的直流电源连接。
在真空腔室的上壁设置有对于利用静电卡盘工作台保持的晶片11供给等离子体状态的原料气体的供给喷嘴(未图示)，1个以上的气体供给源(未图示)分别藉由阀(未图示)、流量控制器(未图示)等并列连接在与供给喷嘴连接的流路的上游侧。
从1个以上的气体供给源供给的气体的种类数可以根据要除去的碎片进行改变。碎片主要来自功能层15c，例如在功能层15c中的低介电常数绝缘体层15e为含碳氧化硅系(SiOCH系)的氧化物的情况下，从气体供给源供给含有全氟环丁烷(C4F8)或六氟化硫(SF6)的气体。
另外，例如在功能层15c中的低介电常数绝缘体层15e为与含碳氧化硅系不同的有机物的情况下，从第1气体供给源供给含有氢气(H2)的气体，进一步从第2气体供给源供给含有氮气(N2)的气体。
在形成在供给喷嘴的下游端的供给口与气体供给源之间设置有用于向流经供给喷嘴的混合气体施加高频电压的电极。高频电源与该电极连接。高频电源以450kHz至2.45GHz的程度(例如13.56MHz)的高频电压对电极供给0.5kW至5kW的程度的电力。
通过使用高频电源等使高频电压作用于流经供给喷嘴的混合气体，能够将混合气体等离子体化(代表性地为自由基化或离子化)。等离子体状态的混合气体从供给喷嘴的供给口供给至处理空间。
本实施方式的碎片除去步骤(S9)中，首先将晶片11搬入上述远程等离子体蚀刻装置的真空腔室的处理空间中，按照晶片11的正面11a侧朝上方露出的方式将晶片11的背面11b侧载置在静电卡盘工作台的上表面。
之后对静电卡盘工作台的电极施加直流电压，通过静电将晶片11利用静电卡盘工作台吸附并保持。另外，对处理空间进行排气，将处理空间减压至例如200Pa左右。
之后，从各气体供给源以规定的流量供给原料气体和惰性气体等。另外，从高频电源向电极供给高频电压，对原料气体和惰性气体的混合气体进行等离子体化(自由基化、离子化等)。由此，能够将等离子体状态的蚀刻气体P从供给喷嘴的供给口供给至处理空间。
从供给口供给的等离子体状态的蚀刻气体P被供给至配置在供给口的下方的晶片11的正面11a侧，将存在于激光加工槽55中的碎片除去。由此，与未利用蚀刻气体P除去碎片的情况相比，能够使在后续的金属膜被覆步骤(S40)中形成的金属膜23与功能层15c更牢固地密合。
需要说明的是，在碎片除去步骤(S9)中，也可以通过将未经等离子体化的反应性气体供给至激光加工槽55而除去碎片。作为反应性气体，例如使用三氟化氯(ClF3)、二氟化氙(XeF2)等。另外，也可以通过供给反应性气体与氮气(N2)、氩气(Ar)、氦气(He)等惰性气体的混合气体来除去碎片。
在碎片除去步骤(S9)后进行切削槽形成步骤(S10)。图11的(B)是示出切削槽形成步骤(S10)的图。在切削槽形成步骤(S10)中，使用上述切削装置在激光加工槽55的内侧形成宽度W4的切削槽17。
在切削槽形成步骤(S10)后进行保护部件粘贴步骤(S20)。图12的(A)是示出保护部件粘贴步骤(S20)的图。在保护部件粘贴步骤(S20)中，使用上述保护部件粘贴装置在晶片11的正面11a侧设置保护部件19。需要说明的是，保护部件19与保护膜45密合但不与晶片11的正面11a相接，因此在阶梯部59b的功能层15c的上表面与保护部件19的晶片11侧的正面之间形成空间。
在保护部件粘贴步骤(S20)后进行磨削步骤(S30)。图12的(B)是示出磨削步骤(S30)的图。例如，使用上述磨削装置30将晶片11加工成完工厚度T1。由此将晶片11分割成半导体器件21。
在磨削步骤(S30)后进行金属膜被覆步骤(S40)。图13的(A)是示出金属膜被覆步骤(S40)的图。例如，使用上述的溅射装置，利用高频磁控管溅射法在半导体器件21的背面11e、侧面11f、阶梯部59b的上表面形成金属膜23。
如上所述，在阶梯部59b的功能层15c的上表面形成金属膜23，因此即使除去保护膜45，金属膜23也不容易从功能层15c的侧面(即侧部59a的表面)剥离。由此，即使经历保护膜除去步骤(S65)，金属膜23也不容易从半导体器件21的侧面11f剥离。
在金属膜被覆步骤(S40)后且在保护部件除去步骤(S60)前进行粘接带粘贴步骤(S50)。图13的(B)是示出粘接带粘贴步骤(S50)的图。
在粘接带粘贴步骤(S50)中，如上所述，将保护部件19和多个半导体器件21与环状的框架25以及圆形的粘接带27一起进行一体化，形成框架单元29。通过形成框架单元29，与未形成框架单元29的情况相比，更容易在以后的各步骤中进行多个半导体器件21的处理。
在粘接带粘贴步骤(S50)后进行保护部件除去步骤(S60)。如上所述，在保护部件除去步骤(S60)中，使用紫外线照射装置或加热装置降低保护部件19的粘接层的粘接力后，将保护部件19从晶片11的正面11a侧剥离。需要说明的是，保护部件19不具有粘接层的情况下，也可以在不利用紫外线等对保护部件19进行处理的情况下从正面11a侧剥离保护部件19。
在保护部件除去步骤(S60)后进行保护膜除去步骤(S65)。如上所述，在保护膜除去步骤(S65)中，使用兼作清洗装置的保护膜形成装置40除去保护膜45。
另外，在保护膜除去步骤(S65)后，可以使用上述的拾取装置(未图示)等将各半导体器件21从粘接带27取出。由此能够得到具有μm数量级的金属膜23作为电磁波屏蔽件的半导体器件21。
图14是第3实施方式的带金属膜23的半导体器件21的制造方法的流程图。第3实施方式中，在形成保护膜除去线53的情况下(在S6中为是)，依次进行保护膜除去线形成步骤(S7)和激光加工槽形成步骤(S8)，进行到碎片除去步骤(S9)。与之相对，在未形成保护膜除去线53的情况下(在S6中为否)，仅进行激光加工槽形成步骤(S8)，进行到碎片除去步骤(S9)。
接着对第3实施方式的第2变形例进行说明。第2变形例中，在激光加工槽形成步骤(S8)后依序进行切削槽形成步骤(S10)和碎片除去步骤(S9)。这一点与第1变形例不同。
第3实施方式的第2变形例中，在激光加工槽形成步骤(S8)后，使用上述切削装置进行切削槽形成步骤(S10)。图15的(A)是示出切削槽形成步骤(S10)的图。
并且，在切削槽形成步骤(S10)后且在后续的保护部件粘贴步骤(S20)前，利用经等离子体化的蚀刻气体P对晶片11进行处理，除去附着于激光加工槽55和切削槽17的碎片(碎片除去步骤(S9))。图15的(B)是示出第2变形例的碎片除去步骤(S9)的图。
在第3实施方式的第2变形例中，除了通过激光烧蚀产生的功能层15c的碎片以外，还利用蚀刻气体P除去在切削槽17内产生的碎片。由此，与未利用蚀刻气体P进行处理的情况相比，能够使例如由后续的金属膜被覆步骤(S40)形成的金属膜23与半导体基板11c和功能层15c更牢固地密合。在碎片除去步骤(S9)后进行保护部件粘贴步骤(S20)。之后的步骤与第3实施方式相同。
需要说明的是，如上所述，碎片除去步骤(S9)中，可以将未经等离子体化的反应性气体供给至激光加工槽55来除去碎片，也可以利用反应性气体与惰性气体的混合气体除去碎片。
接着使用图16至图18对第4实施方式进行说明。下文主要对第3实施方式与第4实施方式的差异进行说明。第4实施方式中，也与第3实施方式同样地，首先进行保护膜被覆步骤(S5)至切削槽形成步骤(S10)。
在切削槽形成步骤(S10)后进行保护部件粘贴步骤(S20)。但是，在第4实施方式的保护部件粘贴步骤(S20)中，粘贴在晶片11的正面11a侧的保护部件19是在外力的作用下沿径向扩展(即具有扩展性)的粘接带。
保护部件粘贴步骤(S20)中，将在正面11a侧形成有保护膜45的晶片11配置在金属制造的环状的框架25的开口部，在该状态下使用上述保护部件粘贴装置(未图示)在框架25和晶片11的正面11a侧粘贴保护部件19。由此形成晶片11、框架25和保护部件19等一体化而成的框架单元29。图16的(A)是示出保护部件粘贴步骤(S20)的图。
在保护部件粘贴步骤(S20)后，使用上述磨削装置30进行磨削步骤(S30)，将晶片11分割成多个半导体器件21。图16的(B)是示出磨削步骤(S30)的图。
在磨削步骤(S30)后且在金属膜被覆步骤(S40)前，扩展保护部件19，使各半导体器件21之间的间隔变宽(扩展步骤(S35))。在扩展步骤(S35)中，例如使用扩展装置70沿径向扩展保护部件19。图17的(A)是示出扩展步骤(S35)的图。
扩展装置70具备圆筒状的鼓72，该圆筒状的鼓72具有比晶片11的直径更大的直径。在该鼓72的顶部沿周向设置有多个辊74。按照位于与半导体器件21相反的一侧的保护部件19的背面19b与辊74相接的方式将框架单元29载置在鼓72上。
另外，扩展装置70具有圆环状的金属制造的内侧环76，该内侧环76配置在保护部件19的背面19b侧。对于内侧环76，按照其径向水平的方式对下端部进行支承，且构成为其上端部与保护部件19的背面19b相接。
扩展装置70进一步具有圆环状的金属制造的外侧环78，该外侧环78配置在保护部件19的半导体器件21侧(即正面19a侧)，该外侧环78的内径比内侧环76的外径大。外侧环78构成为其下端部与保护部件19的正面19a相接、其上端部被按压。
圆环状的内侧环76和外侧环78呈同轴状配置，构成为能够在相互接近的方向上相对移动。另外，内侧环76的外径与外侧环78的内径之差小于保护部件19的厚度。在内侧环76和外侧环78相对移动并到达相互相同的高度位置时，保护部件19被夹在内侧环76的外周与外侧环78的内周之间而被固定。
扩展装置70进一步具备框架保持单元(未图示)。框架保持单元包含按照从外周侧包围鼓72的上端部的方式设置的框架支承台(未图示)。框架支承台具有比鼓72的直径更大的直径的开口，配置在与鼓72的上端部同样的高度。另外，在框架支承台的外周侧的多个位置设置有夹具(未图示)。
在按照将框架25配置在框架支承台上的方式将框架单元29载置于鼓72上并利用夹具固定框架25时，框架单元29利用框架支承台进行固定。
框架支承台利用沿铅直方向伸长的多个杆(未图示)进行支承。在各杆的下端部设置有利用圆盘状的基座(未图示)支承、用于使杆升降的气缸(未图示)。在各气缸为收缩状态时，将框架支承台相对于鼓72下拉。
扩展步骤(S35)中，首先，按照使鼓72的上端的高度与框架支承台的上表面的高度一致的方式使气缸工作来调节框架支承台的高度。接着，将框架单元29载置在鼓72和框架支承台上。之后，利用夹具将框架25固定在框架支承台上。
接着使气缸工作，将框架保持单元的框架支承台相对于鼓72下拉。由此，如图17的(A)所示，使保护部件19沿径向扩展。
在使保护部件19沿径向扩展时，保护部件19所支承的半导体器件21彼此的间隔变宽。由此，与未进行扩展步骤(S35)的情况相比，在后续的金属膜被覆步骤(S40)中，金属容易堆积于半导体器件21。
更具体地说，在半导体器件21的侧面11f(即半导体基板11c和功能层15c的侧面)以及阶梯部59b的上表面(参照图10的(C)。需要说明的是，图17的(A)中，阶梯部59b的上表面朝向下方)容易堆积金属。
在使保护部件19扩展后，使内侧环76和外侧环78按照接近的方式相对移动，将保护部件19夹入内侧环76的外周与外侧环78的内周之间。由此，保护部件19以扩展的状态利用内侧环76和外侧环78进行固定。
之后，在外侧环78与辊74之间的位置将保护部件19沿着外侧环78的外周呈圆状切断，形成环单元80(参照图17的(B))。由此结束扩展步骤(S35)。
在扩展步骤(S35)后使用上述溅射装置等进行金属膜被覆步骤(S40)。在金属膜被覆步骤(S40)中，例如按照保护部件19的背面19b与溅射装置的保持工作台的正面相接的方式将环单元80配置在保持工作台上。
之后使用溅射装置，在半导体器件21的背面11e和侧面11f等形成金属膜23。图17的(B)是示出金属膜被覆步骤(S40)的图。需要说明的是，将第4实施方式的带金属膜23的半导体器件21的制造方法的流程图示于图18。第4实施方式中，与第3实施方式同样地在金属膜被覆步骤(S40)后依次进行粘接带粘贴步骤(S50)及其以后的步骤。
除此以外，上述实施方式的结构、方法等只要不脱离本发明的目的的范围，即可适当地变更来实施。例如，可将第4实施方式中的扩展步骤(S35)应用于第1和第2实施方式中。
另外，在第1实施方式至第4实施方式以及第3实施方式的第1和第2变形例中，由具有半导体基板11c和功能层15c的被加工物制造了带金属膜23的半导体器件21，但在被加工物为WL-CSP晶片或树脂封装基板的情况下，也可以由被加工物制造带金属膜23的半导体封装器件。
符号说明
11 晶片(被加工物)
11a 正面(第1面)
11b 背面(第2面)
11c 半导体基板
11d 凹口
11e 背面
11f 侧面
13 分割预定线(间隔道)
15a 器件区域
15b 凸块(突起电极)
15c 功能层
15d 电极
15e 低介电常数绝缘体层
17 切削槽
19 保护部件
19a 正面
19b 背面
20 切削刀具
21 半导体器件
22 切刃
23 金属膜
25 框架
27 粘接带
27b 背面
29 框架单元
30 磨削装置
32 卡盘工作台
32a 保持面
34 磨削机构
36 磨削磨轮
38a 磨轮基台
38b 磨削磨具
40 保护膜形成装置(清洗装置)
42 液态树脂喷出喷嘴
44 液态树脂
45 保护膜
46 清洗液喷出喷嘴
48 清洗液(IPA)
50 激光加工装置
52 加工头
51 激光加工槽
53 保护膜除去线
55 激光加工槽
57 侧部
59a 侧部
59b 阶梯部
60 等离子体蚀刻装置
70 扩展装置
72 鼓
74 辊
76 内侧环
78 外侧环
80 环单元
A 使用后溶液
B 区域
L 激光束
P 蚀刻气体
T1 完工厚度
T2 厚度
W1,W2,W3,W4 宽度

Claims (7)

1.一种带金属膜的半导体器件的制造方法，其特征在于，其具备下述步骤：
切削槽形成步骤，使切削刀具切入至被加工物的第1面，该被加工物具有在由呈格子状配置的多条分割预定线划分出的各区域设置有半导体元件的电极的该第1面以及与该第1面相反的一侧的第2面，沿着该分割预定线形成深度超过被加工物的完工厚度的切削槽；
保护部件粘贴步骤，在该切削槽形成步骤后，在该被加工物的该第1面上粘贴保护部件；
磨削步骤，隔着该保护部件利用卡盘工作台保持该被加工物，对该第2面侧进行磨削直至该被加工物达到完工厚度为止，由此将该被加工物分割成多个半导体器件；
金属膜被覆步骤，在该磨削步骤后，在该第1面侧粘贴有该保护部件的该多个半导体器件的各侧面和磨削后的该第2面侧被覆金属膜；以及
保护部件除去步骤，在该金属膜被覆步骤后，从该第1面侧除去该保护部件。
2.如权利要求1所述的带金属膜的半导体器件的制造方法，其特征在于，其进一步具备下述步骤：
保护膜被覆步骤，在该切削槽形成步骤前利用保护膜被覆该第1面侧；以及
保护膜除去步骤，在该保护部件除去步骤后除去该保护膜，
在该保护部件粘贴步骤中使该保护部件与该保护膜密合。
3.如权利要求2所述的带金属膜的半导体器件的制造方法，其特征在于，其进一步具备激光加工槽形成步骤，在该保护膜被覆步骤后且在该切削槽形成步骤前，对形成有该保护膜的该被加工物的该第1面侧照射激光束，沿着该分割预定线形成宽度比该切削槽更宽的激光加工槽。
4.如权利要求3所述的带金属膜的半导体器件的制造方法，其特征在于，其进一步具备保护膜除去线形成步骤，在该保护膜被覆步骤后且在该激光加工槽形成步骤前，沿着该分割预定线对该保护膜照射具有对于该保护膜来说为吸收性的波长的激光束，由此形成沿着该分割预定线以比该切削槽和该激光加工槽中的任一者更宽的宽度除去该保护膜而得到的保护膜除去线。
5.如权利要求3或4所述的带金属膜的半导体器件的制造方法，其特征在于，其进一步具备碎片除去步骤，在该激光加工槽形成步骤或该切削槽形成步骤后且在该保护部件粘贴步骤前，利用蚀刻气体对该被加工物进行处理，除去附着于该激光加工槽和该切削槽中的至少任一者上的碎片。
6.如权利要求1～5中任一项所述的带金属膜的半导体器件的制造方法，其特征在于，其进一步具备粘接带粘贴步骤，在该金属膜被覆步骤后且在该保护部件除去步骤前，在该多个半导体器件中的被覆有该金属膜的该第2面侧粘贴粘接带。
7.如权利要求1～6中任一项所述的带金属膜的半导体器件的制造方法，其特征在于，该保护部件粘贴步骤中粘贴的该保护部件是具有扩展性的粘接带，在该磨削步骤后且在该金属膜被覆步骤前进一步具备扩展步骤，扩展该保护部件而使各半导体器件之间的间隔变宽。
CN201911059193.7A 2018-11-06 2019-11-01 带金属膜的半导体器件的制造方法 Pending CN111146084A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018209003A JP7184458B2 (ja) 2018-11-06 2018-11-06 金属膜付き半導体デバイスの製造方法
JP2018-209003 2018-11-06

Publications (1)

Publication Number Publication Date
CN111146084A true CN111146084A (zh) 2020-05-12

Family

ID=70458915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911059193.7A Pending CN111146084A (zh) 2018-11-06 2019-11-01 带金属膜的半导体器件的制造方法

Country Status (7)

Country Link
US (1) US11164783B2 (zh)
JP (1) JP7184458B2 (zh)
KR (1) KR20200052233A (zh)
CN (1) CN111146084A (zh)
DE (1) DE102019217089A1 (zh)
SG (1) SG10201910166WA (zh)
TW (1) TW202018828A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739809A (zh) * 2020-06-10 2020-10-02 上海矽睿科技有限公司 一种晶圆级封装方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7108492B2 (ja) * 2018-08-06 2022-07-28 株式会社ディスコ 保護部材形成装置
KR102583127B1 (ko) * 2018-10-30 2023-09-26 삼성전자주식회사 다이스택 구조물과 이를 구비하는 반도체 패키지
JP7430515B2 (ja) * 2019-11-06 2024-02-13 株式会社ディスコ ウエーハの処理方法
CN115605980A (zh) * 2020-05-18 2023-01-13 琳得科株式会社（Jp） 半导体装置的制造方法
US11889742B2 (en) * 2020-11-04 2024-01-30 Samsung Display Co., Ltd. Apparatus of manufacturing display device and method of manufacturing display device
KR102457876B1 (ko) * 2020-11-26 2022-10-24 한미반도체 주식회사 레이저 가공 방법
CN112935579A (zh) * 2021-01-29 2021-06-11 大族激光科技产业集团股份有限公司 一种激光切膜设备
CN113690129A (zh) * 2021-09-14 2021-11-23 江苏天企奥科技有限公司 一种高精度压电式传感器用石英晶片制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044680A (ja) 1999-08-02 2001-02-16 Nec Saitama Ltd 電磁波シールド方法および電磁波シールドケース
US6804086B2 (en) * 2000-04-27 2004-10-12 Seagate Technology Llc Unitary crystalline slider with edges rounded by laser ablation
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP2004072051A (ja) 2002-08-09 2004-03-04 Kitagawa Ind Co Ltd シールド構造及びその形成方法
JP2004119468A (ja) * 2002-09-24 2004-04-15 Disco Abrasive Syst Ltd ウエーハレベルパッケージの分割方法
US20060088984A1 (en) * 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
JP2006173153A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
US20080213978A1 (en) * 2007-03-03 2008-09-04 Dynatex Debris management for wafer singulation
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
JP2013149900A (ja) * 2012-01-23 2013-08-01 Disco Abrasive Syst Ltd 被加工物の分割方法
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
TWI657510B (zh) * 2014-10-02 2019-04-21 日商住友電木股份有限公司 半導體裝置之製造方法及半導體裝置
JP2017079291A (ja) * 2015-10-21 2017-04-27 株式会社ディスコ ウエーハの加工方法
JP6989269B2 (ja) * 2016-05-11 2022-01-05 積水化学工業株式会社 半導体パッケージの製造方法
JP6665048B2 (ja) * 2016-06-29 2020-03-13 株式会社ディスコ デバイスのパッケージ方法
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6827676B2 (ja) * 2017-01-10 2021-02-10 株式会社ディスコ 半導体デバイスチップ及び半導体デバイスチップの製造方法
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
WO2019017226A1 (ja) * 2017-07-20 2019-01-24 三井化学東セロ株式会社 電子装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739809A (zh) * 2020-06-10 2020-10-02 上海矽睿科技有限公司 一种晶圆级封装方法

Also Published As

Publication number Publication date
JP7184458B2 (ja) 2022-12-06
DE102019217089A1 (de) 2020-05-07
KR20200052233A (ko) 2020-05-14
SG10201910166WA (en) 2020-06-29
TW202018828A (zh) 2020-05-16
US20200144120A1 (en) 2020-05-07
JP2020077709A (ja) 2020-05-21
US11164783B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
CN111146084A (zh) 带金属膜的半导体器件的制造方法
US11450523B2 (en) Substrate processing system with eccentricity detection device and substrate processing method
US20220375755A1 (en) Substrate processing system and substrate processing method
TW201643957A (zh) 晶圓的分割方法
KR20180105571A (ko) 웨이퍼의 가공 방법
JP6560969B2 (ja) ウエーハの分割方法
JP7418905B2 (ja) ワークピースの加工方法
TWI780318B (zh) 晶圓的加工方法
TWI783139B (zh) 晶圓的加工方法
JP2020031135A (ja) シリコンウェーハの加工方法及びプラズマエッチングシステム
JP2020055091A (ja) 被加工物の研削方法
JP7353712B2 (ja) ウェーハの加工方法
JP2020061494A (ja) ウェーハの加工方法
JP7061022B2 (ja) ウェーハの加工方法
US11456213B2 (en) Processing method of wafer
JP2023038555A (ja) 基板の分割方法
JP2023172142A (ja) チップの製造方法
JP2020061463A (ja) ウェーハの加工方法
JP2024027848A (ja) ウェーハの加工方法
TW202410169A (zh) 晶圓之加工方法
JP2023091896A (ja) デバイスチップの製造方法
JP2020061500A (ja) ウェーハの加工方法
JP2020017676A (ja) ウェーハの加工方法
JP2020102588A (ja) ウェーハの加工方法
JP2020061495A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination