JPH0533145A - 基板処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 異なる成膜法、異なる成膜時間を有する各種
基板処理工程を連続的にしかも高品質に行う。 【構成】 複数の基板処理室１４〜１８と、この複数の
基板処理室のそれぞれと適当な仕切１０１を介して連結
された二つの共通室１２、１９からなる基板処理装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の基板処理工程を
必要とする基板処理を効率的に行うための装置である。

【０００２】

【従来の技術】従来は、基板上に複数の薄膜を堆積ある
いは複数の基板処理を行う基板処理装置において、反応
室を複数直列に設けるもの、複数の反応室を基板の搬送
等に用いる別の気密室に連結する方式等が知られてい
る。

【０００３】

【発明が解決しようとする課題】従来の基板処理におい
ては、実際に２４時間体制で全自動の基板処理を行おう
とする際、基板の搬送に無駄な動きが多く、しかも基板
処理の時間がことなる工程が含まれている場合には、全
工程が一番処理時間の長い工程によって制限を受けてし
まうという問題があった。また、連続的に基板処理を行
う場合に、一つの工程から他の工程に移行する際にお互
いの工程で用いられる反応気体、不純物等の隔離が十分
にできず不要な不純物の膜中への混入がさけれなかっ
た。

【０００４】

【課題を解決するための手段】本発明は上記課題を解決
するため、基板上へ薄膜を複数の層堆積あるいは複数の
基板表面処理をさせる装置であって、前記基板の各基板
処理用の基板処理室を複数個併置または直列連結すると
ともに各基板処理室の夫々に二つの仕切等を設け、該仕
切等によって基板処理室とは別の二つの気密室と連結し
て構成した基板処理装置としたものである。本発明にお
いて基板とは、ガラス基板に代表される絶縁性基板、シ
リコンウエハーに代表される半導体基板、またはプラッ
スチック、金属、樹脂、木材、セラミック等の要するに
気相反応による表面処理を必要とするものである。

【０００５】基板処理としては、絶縁膜、半導体膜、導
線性を有する膜、硬質被膜、各種保護膜、反射膜、磁性
を有する膜等の気相反応あるいは物理吸着によって形成
される成膜工程（ＰＣＶＤ、光ＣＶＤ、熱ＣＶＤ、ＥＣ
Ｒを用いたＣＶＤ等）あるいは、ドライエッチング（代
表的にはＥＣＲ条件を用いたもの）あるいはウエットエ
ッチング等のエッチング工程、熱アニール、プラズマア
ニール、レーザーアニール、基板自体の熱処理等のアニ
ール工程、その他基板表面クリーニング、イオン打ち込
み、フォトレジスト工程、レーザーによるパターニン
グ、基板表面研磨等をいう。

【０００６】各成膜室には、夫々独立した仕切が二ケ所
に設けられている。仕切りは、成膜室を別の気密室から
完全に遮断し、他の基板処理室から反応性気体や不要な
不純物の混入を防ぐ働きをする。

【０００７】基板処理室とは別の気密室は、各基板処理
室に対して共通の部屋として設けられており、夫々独立
した仕切すなわちゲート弁により連結されている。この
気密室の存在によって、基板処理室が外気に直接触れる
ことがないので、半導体成膜にとっては最も問題となる
気体中からの酸素の混入を防ぐことができる。この各基
板処理室毎に設けられた夫々独立した仕切すなわちゲー
ト弁は、基板処理室の反応性気体が混じらないようにす
るために設けられたものである。

【０００８】基板の搬送機構としては、塵の発生を防ぐ
ために基板処理室内に設けることは好ましくなく、基板
表面処理を行わない各基板処理室にとっては共通室であ
る気密室内に設けるのが好ましい。すなわち基板が１枚
あるいは複数毎その上に置かれるか内部に収納されたカ
ートリッジを気密室内に設けられた搬送機構によってプ
ログラムに従い基板処理室と気密室の間で出し入れされ
るのである。もちろん、カートリッジごとローラー等に
よって搬送させてもよいが、前記の如く塵の発生等を生
じるので好ましくない。

【０００９】一般に各種基板処理工程を同時に行おうと
すると、各基板処理工程の処理時間の違うので、連続処
理を一定の間隔行うころができないという問題がある。
この問題を解決する方法としては、気密室である共通室
に対して基板処理に時間を要する処理室をその時間の長
さの応じて、他の基板処理室より多く設ける方法が知ら
れている。しかしながら、この方法では基板処理室と気
密室との間で基板が基板処理前後で往復することになる
ので、基板処理時間に加えて基板の出し入れの時間もか
かり、しかも搬送機構が一回の基板処理に際して出し入
れで計２回動作しなければならず、搬送が煩雑になると
いう問題があった。

【００１０】本願発明の一つの例として図１にその構成
を示す。図１において、１０４，１０５は必要に応じて
設けられる外部から基板を搬入する予備室１０４と基板
を外部に搬出する予備室１０５である。この室は、外部
から不純物が装置内に混入することを防ぐために設けら
れたものであるが、各基板処理装置に共通の室である１
２，１９内に設けられたゲートバルブ１０２を閉めるこ
とにより後に実施例１で示すように予備室を設けるこが
できるので、特別に設けなくともよい。また、１０１は
各基板処理室１４〜１８と基板処理室とは別の気密室１
２、１９とを連結する仕切であるゲート弁（バルブ）で
ある。

【００１１】本発明においては、例えば図１に示すよう
に各基板処理室１４〜１８（必要に応じて基板処理室１
４と１５の間にさらに基板処理室を設けても良く、また
図１よりもその数を減少させてもよい）に対して仕切り
であるゲートバルブ１０１を介して各基板処理室に対し
て共通の気密室である１２，１９が設けられている。さ
らに、図２に示すように各基板処理室に対応して気密室
１２，１９内に気密室内を仕切るゲートバルブ１０２を
設けることによって、各種デバイス作製に際して多用な
使用法をとることができる。

【００１２】本願発明においては、各基板処理室、気密
室、または気密室内に設けられたゲートバルブによって
分離される（すなわち気密室となる）室それぞれに独立
な排気系、すなわちターボ分子ポンプ、油回転ポンプま
たはドライポンプ、水封ポンプを直列につないだ排気
系、さらには別系統としてクライオポンプを用いた高真
空排気系を設けることにより不要な不純物の混入を極力
防ぎ、成膜やエッチング等、基板の搬送を行うに際し
て、薄膜中に不純物が混入することを極力さけるように
した。また排気系と同時に必要に応じて、反応性気体や
不活性気体の導入系も各室（ゲートバルブによって仕切
られる気密室１２の１０３の空間も含む）に独立に設け
た。

【００１３】

【実施例】

〔実施例１〕本実施例は、図２にその構成を示すよう
に、本発明の構成である図１に示す基板処理装置におい
て、気密室内のゲートバルブ２１，２２を閉め、他を開
放して固定したものである。この構成をとることによっ
て、ポリシリコンＴＦＴの作製工程である。本実施例に
おいては、ガラス基板３１上への下地膜であるスパッタ
リングによるＳｉＯ₂ 膜３２の成膜、チャネル形成領
域、ソース、ドレイン領域となる半導体層３３のプラズ
マＣＶＤあるいはスパッタリングにより成膜、半導体層
の素子間分離、半導体層にたいする熱アニール、ゲート
酸化膜１５のスパッタリングにより成膜、ゲート電極２
０のプラズマＣＶＤあるいはスパッタリングによる成膜
を図２の装置を用いて連続的に行う方法について説明す
る。

【００１４】本実施例において用いる図２の基板処理装
置は、基板処理室２４〜２７、各基板処理室に対して共
通して設けられた気密室２０１，２０２、この気密室２
０１も内部をゲートバルブによって仕切ることによって
作った基板を大気中から基板処理室に搬入するための搬
入予備室２３と装置の外に基板を搬出する搬出予備室２
９を設けたものである。

【００１５】本発明の構成の特徴は、前述のごとく、各
種基板処理装置を備えた図１に示す装置を目的に応じて
本実施例に示すがごとく図１１２，１９の共通の室であ
る気密室をプロセスに応じてゲート弁で仕切り、プロセ
スに応じた使い方ができることである。

【００１６】以下、図２の基板処理装置を用いて行う図
３に示す作製工程を説明する。先ず、図２の基板処理装
置の基板搬入予備室である２３の基板処理室２４とのゲ
ート弁２０３を閉じ、予備室２０３を大気圧にした後２
３と外部とを結ぶゲート弁２１１を開けて予備室２０３
内に基板を搬入する。その後ゲート弁２１１を閉鎖し、
前述したターボ分子ポンプと回転ポンプを直列に設けた
排気系を用い予備室２３内を高真空状態にした。この場
合、酸素等の不純物をさらに効率良く排気するために前
記排気系とは別に設けられたクライオポンプによってさ
らに高真空排気をおこなうことは効果がある。本発明の
構成の効果を最大限に得るためには、前述したようにゲ
ートバルブによって密閉される室には全て独立したこの
搬入予備室２０３のような排気系を設けることが重要で
ある。

【００１７】搬入予備室を十分高真空に排気したらつぎ
に同じく高真空状態にされた基板処理室２４に基板を搬
送するためゲート弁２０３を開け基板を基板処理室２４
に搬入する。この際、搬送装置は基板処理室内に設けな
い方がクリーン度を保つためには有用である。

【００１８】つぎに、基板処理室２４において酸素雰囲
気１００％中で単結晶または多結晶シリコンターゲット
を用いてスパッタリングを行いガラス基板上に酸化珪素
膜であるＳｉＯ₂ 膜３２のを成膜した。この後基板処理
室２４を十分高真空にした後ゲート弁２０４を開け気密
室２０２に搬出した。本実施例においては、気密室２０
１，２０２は常に前述した排気系によって出来うるかぎ
りの高真空状態にしてある。しかしプロセスによって
は、不活性気体を導入し大気圧より高くしてもよいし、
特殊な場合としては搬送途中で何らかの基板表面処理例
えばアニール等を行うために抵当な圧力にしてもよい。
この際、本発明の構成においては、各基板反応室に共通
して設けられた気密室（図２でいえば２０２，２０２）
内にゲートバルブが設けられており、かつこのゲートバ
ルブによって仕切られる空間に対して独立に超高真空用
の排気系と目的に応じた気体導入系が設けられているの
で、共通室の一部分でアニール工程等を行うのは簡単で
ある。

【００１９】基板処理室２４においては、酸素１００雰
囲気中においてスパッタリングがされるので、基板処理
室２４を成膜工程後高真空に引いても吸着酸素等が基板
を搬送するカートリッジ等に付き、それが次の気相反応
において気相中に放出されることによる不要な酸素の半
導体膜への混入がおこってしまう。このようなことを防
ぐために気密室２０２内に設けられたゲート弁を閉める
ことによって気密室２０２の内部に密閉された部屋を設
け、その部屋内で水素、または水素プラズマアニール等
をおこなって吸着酸素を完全にとることは非常に効果が
ある。また、このアニールを気密室ではなく基板処理室
で行うことにより全体の工程の流れを阻害することなく
連続的に成膜を行うことができる。

【００２０】一般に基板を大気に触れさせるだけで、吸
着酸素が表面を覆ってしまいその酸素が気相反応中に気
相中に放出され膜、特に半導体膜中に混入して著しくそ
の電気的特性を低めてしまう問題があり、これを防止す
るために上記のアニール工程を行うことは有用である。

【００２１】基板処理室２４によってガラス基板上にＳ
ｉＯ₂ 膜３２を２００ｎｍの厚さに形成した後、基板処
理室２４において成膜を行ったのと同様な手順を踏んで
基板処理室２５においてアモルファスシリコン膜を１０
０ｎｍの厚さに成膜した。この後、基板は前述の手順を
ふんで気密室２０１に搬送され気密室２０１に設けられ
た基板搬出室（図示せず）から外部に搬出されフォトレ
ジスト，エッチング工程を経て素子間分離を行い図３
（Ｂ）の形状を得た。

【００２２】この素子間分離をレーザー（例えばエキシ
マレーザー）によって行えば、他の基板処理工程と同様
に基板処理室内で行うことができ、基板を空気中に曝す
ことなしに連続的に工程を続けることができる。フォト
レジスト工程によって素子間分離を行ったのであれば、
その工程後、気密室２０１に基板を再び予備室２３に前
述の基板を搬入する場合と同様にして搬入した。

【００２３】例えばこのレーザー工程を気密室２６で行
ったのであれば、続けて次の基板処理室（図示はしてい
ないが基板処理室２６の右どなりにある）にて２００℃
〜８００℃の温度で熱アニールまたはレーザーアニール
を施し、半導体膜３３を結晶化させた。この際、気密室
２０１内において、基板を数〜数十枚アニール用のカー
トリッジに自動的に充填しすることにより、実質的にア
ニール時間を（一枚のアニール時間／一回の処理枚数）
にすることができる。このことは、他の基板処理におい
ても同じであり、基板処理がある基準時間の２倍あれ
ば、その基準時間で処理できる基板処理室の２倍の基板
処理室を設ければよい。

【００２４】本実施例においては、熱アニールまたはレ
ーザーによるアニールによって結晶化した半導体膜上を
これまでの工程手順どうり、基板処理室（例えば２５）
→第１の気密室（例えば２０２）→別の気密室（例えば
２６）→第２の気密室（例えば２０１）という一連の搬
送手順に従い、次の基板処理室に搬送し、ゲート電極と
なる例えばアルミを含む合金をスパッタ方によって成膜
し、さらに気密室→別の基板処理室と搬送し、レーザー
工程によりエッチングを行いゲート電極３０を得た。

【００２５】さらに以上と同様の搬送を行い各種基板処
理室にて基板処理を行うことで、図３（Ｄ）に示すよう
な絶縁ゲイト型電界効果トランジスタを作製することが
できた。図３（Ｄ）において、３８は層間絶縁物、３
６、３６^, はソース，ドレイン電極、であり、ゲイト電
極３０をマスクとして不純物のイオン打ち込みを行いソ
ース，ドレイン領域３４，３４^, 、チャネル形成領域３
７を形成した。なお、本実施例において、ＴＦＴはＰＴ
ＦＴでもＮＴＦＴでもよいことはいうまでもない。

【００２６】以上のようにして、ある基準時間に合うよ
うに基板処理室を設け、実質的に一枚の基板を処理する
時間が一定になるようにすることによって、連続的に基
板の処理を一定の間隔で行うことができる。

【００２７】この際、基板は一方の気密室からある基板
処理室に送り込まれ、処理後もう一方の気密室へ搬出さ
れるという工程を繰り返すので、一つ一つの搬出工程は
簡略化され、しかもある基準時間に合うように基板処理
室を増減して設けることにより搬送工程は一定の間隔で
持って動けばよいことになり薄膜デバイス等の全自動量
産技術にとって有用な基板処理装置となる。

【００２８】本発明の構成の基板処理装置においては、
１つの薄膜を例えば連続して成膜する際、２つ基板処理
室を交互に用いることにより２４時間以上の連続運転が
可能である。例えば窒化珪素を形成する際、ある時間窒
化珪素を成膜すると基板処理室内に窒化珪素のフレーク
（破片）が発生しクリーニングする必要が生じる。この
場合、一方の基板処理室をクリーニングガスによってク
リーニングし、もう一方の基板処理室で成膜を行えばよ
い。

【００２９】すなわち必要以上の基板処理室をメンテナ
ンス用に設けることにより２４時間フル操業の状態を保
つことができる。

【００３０】〔実施例２〕本実施例は、本発明の基板処
理装置を用いて全自動的にアモルファスまたは多結晶の
太陽電池を作製する方法を説明する。本実施例において
は、Ｐ層、Ｉ層、Ｎ層の連続成膜についてだけ説明する
が、その他ＩＴＯ電極、レーザー照射あるいは熱アニー
ルによる結晶化、レーザースクライブによる太陽電池パ
ネルの分離等も同様な搬送方法によって、外気に触れる
ことなく気密室から基板処理室に基板が運ばれ、気密室
→基板処理室→もう一方の気密室→つぎの基板処理室・
・・・とつぎつぎに基板処理がおこなわれていくことは
いうまでもない。また半導体膜成膜法としては、公知の
あらゆる方法が用いられるが、本実施例においてはＰＣ
ＶＤ法を用いた。

【００３１】本実施例は図１に示す本発明の基板処理装
置を用いて説明する。本実施例においては、図１に示す
各基板処理室に共通の気密室１２，１９の内部に設けら
れたゲート弁１０２は、そのうちひとつ（１０２’）を
除いて全て開いた状態で用い、予備室１０４を設けたも
のを用いた。

【００３２】まず、ガラス基板を実施例１において説明
した手順に従い基板搬入予備室１０４から気密室１２に
搬入し、先ずＰ層を成膜するために基板処理室１４に基
板を搬入する。この場合、Ｐ層の成膜時間と搬入搬出時
間（高真空から成膜圧力まで高めるのに必要な時間と成
膜圧力から高真空まで引くのに必要な時間）の和をＸと
する。

【００３３】基板の搬入，搬出時間を調整することによ
りＮ層を成膜する時間と搬入搬出に要する時間の和をも
Ｘとする。これらはコンピューター管理されプログラム
どうり繰り返し連続して行うことする。

【００３４】Ｉ層の成膜と搬入，搬出に要する時間の和
をＹとした場合、Ｐ層，Ｎ層成膜用の基板処理室の数の
Ｙ／Ｘ倍の数のＩ層成膜用の基板処理室を設けた。本実
施例の場合、Ｐ層，Ｎ層成膜用の基板処理室の数は１つ
であるので、Ｉ層成膜用の基板処理室はＹ／Ｘ個設け
た。当然Ｙ／Ｘは自然数でなければならないので、Ｙ／
Ｘを自然数にするためＸ，Ｙの時間を調整することはい
うまでもない。

【００３５】Ｐ層成膜用の基板処理室１４において成膜
の完了した基板は、基板処理室１４が高真空に排気され
た後、気密室１９に移され次に高真空に排気されたＩ層
を成膜するための基板処理室にゲート弁１０１を開けて
基板を移送する。このようにして基板処理室１４にてＰ
層が成膜された基板をつぎつぎにＩ層成膜用の基板処理
室に送り込まれ、最終的には（Ｙ／Ｘ）−３番目のＩ層
成膜用の基板処理室が１５となる。そして（Ｙ／Ｘ）−
１番目のＩ層成膜用の基板処理室１７にＰ層が成膜され
た基板が搬入されたときが、最初にＩ層成膜用の基板処
理室にＰ層が成膜された基板が搬入された時から（（Ｙ
／Ｘ）−１）×ＸすなわちＹ−Ｘの時間が経過してお
り、この１７にて基板が搬入されたＸ時間後に、最初に
Ｉ層成膜のために基板処理室に搬入された基板が気密室
１２に搬出される。この状態において、気密室１９、基
板処理室（図示してないが１４のすぐ右どなりにあ
る）、気密室１２は高真空状態にあるので、基板が気密
室１２に搬出されると同時に気密室１９からＹ／Ｘ番目
のＰ層が成膜された基板が搬入される。そして、Ｐ，Ｉ
と順に成膜された基板は気密室１２内を搬送されＮ層を
成膜する基板処理室１８に送られＸ時間後搬出予備室１
０５に搬出されＰＩＮと光電変換層が成膜される。

【００３６】以上のように本発明の構成をとった場合、
非常な単純な搬送機構の動作でつぎつぎに複数の薄膜形
成、あるいは連続した基板処理をおこなうことができ
る。もし、従来のように各基板処理室に対して共通して
もうけられている気密室が一つだと、一枚を一つの基板
処理室に入れると同時に、その基板処理室で処理された
基板を搬出することは不可能である。すなわち、気密室
に一つの搬送系しか設けられていないのなら、ｉという
基板処理室から処理ずみの基板を一度搬出し、その基板
を次の基板処理室ｊへ搬入しない限り、次の基板を基板
処理室ｉへは搬入できない。そしてこのような困難を解
決しようとして複数の搬送系を気密室内に設けること
は、半導体装置作製において問題となる塵の発生の原因
が高まり、しかも搬送機構が複雑になるので連続的に基
板処理を行うのには不適当になってしまう。

【００３７】本実施例には、実施例１において説明した
ことが全て適用または応用できることはいうまでもな
い。

【００３８】

【発明の効果】以上説明したように本発明の構成である
各基板処理室それぞれに対して共通の気密室を二つ設
け、各基板処理室と気密室とを適当な仕切りすなわちゲ
ート弁にて連結することにより、長時間の連続基板処理
を行うことができ、しかも一方の気密室から基板処理
室、そして他方の気密室へと基板を搬送することにより
搬送系の動きを複雑にすることなく、同時に不純物が各
基板処理室に混入することなしに連続運転を可能とする
ことができた。

【図面の簡単な説明】

【図１】本発明の構成例を示す。

【図２】実施例１における本発明の構成を示す。

【図３】実施例２において作製したＴＦＴの作製工程を
示す。

【符号の説明】

１２，１９・・基板処理室とは別の気密室 １４〜１８・・基板処理室 １０１・・・・仕切（ゲート弁） １０２・・・・気密室内のゲート弁 １０４・・・・基板搬入用予備室 １０５・・・・基板搬出用予備室

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年７月２３日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

Claims (1)

1. 【特許請求の範囲】 【請求項１】 基板上へ薄膜を複数の基板表面処理をさ
   せる装置であって、前記基板の各基板処理用の基板処理
   室を複数個併置または直列連結するとともに各基板処理
   室の夫々に二つの仕切等を設け、該仕切等によって前記
   基板処理室とは別の二つの気密室と連結して構成したこ
   とを特徴とする基板処理装置。