JPH07122621A - 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 - Google Patents
多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法Info
- Publication number
- JPH07122621A JPH07122621A JP29126893A JP29126893A JPH07122621A JP H07122621 A JPH07122621 A JP H07122621A JP 29126893 A JP29126893 A JP 29126893A JP 29126893 A JP29126893 A JP 29126893A JP H07122621 A JPH07122621 A JP H07122621A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chamber
- processing
- processing chambers
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【目的】 基板上に薄膜を形成したり、形成した薄膜に
対してアニールを行ったりする各種処理を機密性を保っ
たままで連続的に行う。 【構成】 基板を搬送するためのロボットアーム１０８
を備えた搬送室１０７と、該搬送室を介して連結された
複数の処理室（チャンバー）１０３〜１０６を備え、搬
送室を介して基板１０９を各処理室に搬入搬出すること
で、必要とする処理を機密性を保持した状態で連続して
行う。
対してアニールを行ったりする各種処理を機密性を保っ
たままで連続的に行う。 【構成】 基板を搬送するためのロボットアーム１０８
を備えた搬送室１０７と、該搬送室を介して連結された
複数の処理室（チャンバー）１０３〜１０６を備え、搬
送室を介して基板１０９を各処理室に搬入搬出すること
で、必要とする処理を機密性を保持した状態で連続して
行う。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は基板上あるいは基板表面
に半導体装置を形成する装置に関する。特に外気に曝す
ることなく連続して行なわれる必要のあるプロセスを行
なうことのできる装置に関する。また薄膜集積回路の作
製に利用することのできる多目的基板処理装置に関す
る。
に半導体装置を形成する装置に関する。特に外気に曝す
ることなく連続して行なわれる必要のあるプロセスを行
なうことのできる装置に関する。また薄膜集積回路の作
製に利用することのできる多目的基板処理装置に関す
る。
【０００２】
【従来の技術】半導体基板やガラス基板を用いた集積回
路が知られている。前者としてはＩＣやＬＳＩが知られ
ており、後者としてはアクティブマトリックス型の液晶
表示装置が知られている。このような集積回路を形成す
るには、各種プロセスを連続して行なう必要がある。例
えば絶縁ゲイト型電界効果半導体装置を形成する場合で
あれば、チャネルが形成される半導体領域とそれに接し
て設けられるゲイト絶縁膜とを外部に取り出すことなく
連続して形成することが望まれる。また各種プロセスを
効率良く連続して行なうことが工業上必要である。
路が知られている。前者としてはＩＣやＬＳＩが知られ
ており、後者としてはアクティブマトリックス型の液晶
表示装置が知られている。このような集積回路を形成す
るには、各種プロセスを連続して行なう必要がある。例
えば絶縁ゲイト型電界効果半導体装置を形成する場合で
あれば、チャネルが形成される半導体領域とそれに接し
て設けられるゲイト絶縁膜とを外部に取り出すことなく
連続して形成することが望まれる。また各種プロセスを
効率良く連続して行なうことが工業上必要である。
【０００３】
【発明が解決しようとする課題】本発明は、半導体装置
の作製に必要とされる各種プロセスを一つの装置で連続
して処理することのできる多目的に利用できる基板処理
装置を提供することを目的とする。
の作製に必要とされる各種プロセスを一つの装置で連続
して処理することのできる多目的に利用できる基板処理
装置を提供することを目的とする。
【０００４】
【課題を加熱するための手段】本発明の多目的基板処理
装置は、複数の減圧可能な処理室を有し、前記複数の処
理室は減圧可能は共通室を介して連結されており、前記
共通室には各処理室間において基板を搬送するための手
段を有し、ていることを特徴とする。
装置は、複数の減圧可能な処理室を有し、前記複数の処
理室は減圧可能は共通室を介して連結されており、前記
共通室には各処理室間において基板を搬送するための手
段を有し、ていることを特徴とする。
【０００５】また本発明の多目的基板処理装置は、複数
の減圧可能な処理室を有し、複数の処理室の少なくとも
一つは気相反応による成膜機能を有し、複数の処理室の
少なくとも一つは光照射によるアニール機能を有し、複
数の処理室の少なくとも一つは加熱を行なう機能を有
し、前記複数の処理室は減圧可能な共通室を介して連結
されており、前記共通室には各処理室間において基板を
搬送するための手段を有し、ていることを特徴とする。
の減圧可能な処理室を有し、複数の処理室の少なくとも
一つは気相反応による成膜機能を有し、複数の処理室の
少なくとも一つは光照射によるアニール機能を有し、複
数の処理室の少なくとも一つは加熱を行なう機能を有
し、前記複数の処理室は減圧可能な共通室を介して連結
されており、前記共通室には各処理室間において基板を
搬送するための手段を有し、ていることを特徴とする。
【０００６】また本発明の多目的基板処理装置の動作方
法は、同一圧力に保持された状態において、いずれか一
つの処理室に保持された基板を共通室に移送すること、
あるいは共通室に保持された基板をいずれか一つの処理
室に移送することを特徴とする。
法は、同一圧力に保持された状態において、いずれか一
つの処理室に保持された基板を共通室に移送すること、
あるいは共通室に保持された基板をいずれか一つの処理
室に移送することを特徴とする。
【０００７】本発明の具体的な例を図１に示す。図１に
示す装置は多目的に利用できるものであって、必要とす
る成膜やアニール処理を施す処理室を必要とする数で組
み合わせることができる。
示す装置は多目的に利用できるものであって、必要とす
る成膜やアニール処理を施す処理室を必要とする数で組
み合わせることができる。
【０００８】例えば１０７を共通室である基板の搬送室
とし、基板の各種処理を行なう処理室の内、１０１と１
０２とを予備室とし、一方を基板の搬入用に用い、他の
一方を基板の搬出用に用いる。また、１０３は絶縁膜を
形成するためにスパッタリング装置とし、１０４をアモ
ルファスシリコンを成膜するためのプラズマＣＶＤ装置
とし、１０５を熱酸化膜を形成するための加熱炉とし、
１０６を光照射によるアニールを行なうためのアニール
炉とする、といった構成を採ることができる。なお、予
備室も基板の搬入や搬出を行なう機能を有するという意
味で処理室ということができる。
とし、基板の各種処理を行なう処理室の内、１０１と１
０２とを予備室とし、一方を基板の搬入用に用い、他の
一方を基板の搬出用に用いる。また、１０３は絶縁膜を
形成するためにスパッタリング装置とし、１０４をアモ
ルファスシリコンを成膜するためのプラズマＣＶＤ装置
とし、１０５を熱酸化膜を形成するための加熱炉とし、
１０６を光照射によるアニールを行なうためのアニール
炉とする、といった構成を採ることができる。なお、予
備室も基板の搬入や搬出を行なう機能を有するという意
味で処理室ということができる。
【０００９】このような組み合わせは任意に行なえるも
のである。これら組み合わせのできる要素としては、プ
ラズマＣＶＤ、ＬＰＣＶＤ、光ＣＶＤ、マイクロ波ＣＶ
Ｄ、加熱炉、光照射によるアニール炉、スパッタリン
グ、プラズマアニールを挙げることができる。
のである。これら組み合わせのできる要素としては、プ
ラズマＣＶＤ、ＬＰＣＶＤ、光ＣＶＤ、マイクロ波ＣＶ
Ｄ、加熱炉、光照射によるアニール炉、スパッタリン
グ、プラズマアニールを挙げることができる。
【００１０】
【実施例】〔実施例１〕本実施例の構成を図１に示す。
本実施例においては、１０１と１０２が予備室であり、
基板の出し入れを行なう機能を有する。これらのチャン
バーは、複数の基板が収められたカセットを保持する機
能を有する。また当然不活性ガスの導入手段やクリーニ
ングガスの導入手段、さらにはガス排気手段を有してい
る。
本実施例においては、１０１と１０２が予備室であり、
基板の出し入れを行なう機能を有する。これらのチャン
バーは、複数の基板が収められたカセットを保持する機
能を有する。また当然不活性ガスの導入手段やクリーニ
ングガスの導入手段、さらにはガス排気手段を有してい
る。
【００１１】１０３〜１０６は処理室であり、１０３と
１０４と１０６とがプラズマＣＶＤ装置であり、１０４
が温度調節チャンバーである。温度調節チャンバーと
は、基板を所定の温度に加熱する機能を有するものであ
り、他のチャンバーでの成膜に先立ち、予め基板を加熱
しておくために使用される。各処理室の仕様を下記表１
に示す。
１０４と１０６とがプラズマＣＶＤ装置であり、１０４
が温度調節チャンバーである。温度調節チャンバーと
は、基板を所定の温度に加熱する機能を有するものであ
り、他のチャンバーでの成膜に先立ち、予め基板を加熱
しておくために使用される。各処理室の仕様を下記表１
に示す。
【００１２】
【表１】
【００１３】１０７は基板の搬送室であり、ロボットア
ーム１０８によって基板が各チャンバー間を搬送され
る。ロボットアーム１０８は基板（１０９で示される）
を１枚づつ予備室１０１あるいは１０２から取り出し、
必要とする反応室に移動させる機能を有する。当然各処
理室間においても基板を移動させることができる。ま
た、この搬送室にも排気手段が設けられており、必要と
する真空度にすることができる。
ーム１０８によって基板が各チャンバー間を搬送され
る。ロボットアーム１０８は基板（１０９で示される）
を１枚づつ予備室１０１あるいは１０２から取り出し、
必要とする反応室に移動させる機能を有する。当然各処
理室間においても基板を移動させることができる。ま
た、この搬送室にも排気手段が設けられており、必要と
する真空度にすることができる。
【００１４】各チャンバー間の基板の移動は以下のよう
にして行なわれる。例えば、予備室１０１に保持される
基板を処理室１０３と１０４とで処理し、予備室１０２
に搬入する場合を考える。この場合まず、 （１）予備室１０１と搬送室１０７とを同一減圧状態
（高真空状態が望ましい）とし、その状態においてゲイ
トバルブ１１０を開け、ロボットアーム１０８によって
基板１０９を搬送室に取り出す。その後ゲイトバルブ１
１０は閉める。 （２）搬送室１０７と処理室１０３とを同一減圧状態と
し、その状態においてゲイトバルブ１１２を開け、ロボ
ットアーム１０８に保持された基板１０９をプロセス室
に搬入する。その後ゲイトバルブ１１２は閉める。 （３）処理室１０３において所定のプロセスが行なわれ
る。 （４）処理室１０３でのプロセス終了後、処理室１０３
の真空度を搬送室１０７と同一減圧状態とし、その後ゲ
イトバルブ１１２を開け、ロボットアーム１０８によっ
て基板を搬送室１０７に搬出する。そしてゲイトバルブ
１１２は閉める。 （５）搬送室１０７と処理室１０４とを同一減圧状態と
し、その状態においてゲイトバルブ１１３を開け、ロボ
ットアーム１０８に保持された基板を処理室１０４に搬
入する。その後ゲイトバルブは閉める。 （６）処理室１０４において所定のプロセスが行なわれ
る。 （７）処理室１０４でのプロセス終了後、処理室１０４
の真空度を搬送室１０７と同一減圧状態とし、その後ゲ
イトバルブ１１３を開け、ロボットアーム１０８によっ
て基板を搬送室１０７に搬出する。そしてゲイトバルブ
１１３は閉める。 （８）搬送室１０７と予備室１０２とを同一減圧状態と
し、その状態においてゲイトバルブ１１１を開け、ロボ
ットアーム１０８によって基板を予備室１０２に搬入
し、その後ゲイトバルブ１１１を閉める。
にして行なわれる。例えば、予備室１０１に保持される
基板を処理室１０３と１０４とで処理し、予備室１０２
に搬入する場合を考える。この場合まず、 （１）予備室１０１と搬送室１０７とを同一減圧状態
（高真空状態が望ましい）とし、その状態においてゲイ
トバルブ１１０を開け、ロボットアーム１０８によって
基板１０９を搬送室に取り出す。その後ゲイトバルブ１
１０は閉める。 （２）搬送室１０７と処理室１０３とを同一減圧状態と
し、その状態においてゲイトバルブ１１２を開け、ロボ
ットアーム１０８に保持された基板１０９をプロセス室
に搬入する。その後ゲイトバルブ１１２は閉める。 （３）処理室１０３において所定のプロセスが行なわれ
る。 （４）処理室１０３でのプロセス終了後、処理室１０３
の真空度を搬送室１０７と同一減圧状態とし、その後ゲ
イトバルブ１１２を開け、ロボットアーム１０８によっ
て基板を搬送室１０７に搬出する。そしてゲイトバルブ
１１２は閉める。 （５）搬送室１０７と処理室１０４とを同一減圧状態と
し、その状態においてゲイトバルブ１１３を開け、ロボ
ットアーム１０８に保持された基板を処理室１０４に搬
入する。その後ゲイトバルブは閉める。 （６）処理室１０４において所定のプロセスが行なわれ
る。 （７）処理室１０４でのプロセス終了後、処理室１０４
の真空度を搬送室１０７と同一減圧状態とし、その後ゲ
イトバルブ１１３を開け、ロボットアーム１０８によっ
て基板を搬送室１０７に搬出する。そしてゲイトバルブ
１１３は閉める。 （８）搬送室１０７と予備室１０２とを同一減圧状態と
し、その状態においてゲイトバルブ１１１を開け、ロボ
ットアーム１０８によって基板を予備室１０２に搬入
し、その後ゲイトバルブ１１１を閉める。
【００１５】以上のようにして、一枚の基板を外気に曝
すことなく、２回またはそれ以上の処理を連続的に行な
うことができる。これらの処理としては成膜だけでな
く、アニール等も行なえることは有用である。
すことなく、２回またはそれ以上の処理を連続的に行な
うことができる。これらの処理としては成膜だけでな
く、アニール等も行なえることは有用である。
【００１６】上記（１）〜（８）の工程を繰り返すこと
により、予備室１０１に搬入されているカートリッジに
保持された複数の基板を次から次へと連続的に処理する
ことができる。そして、処理の終了した基板は、予備室
１０２のカートリッジに自動的に保持されることにな
る。また上記の成膜工程において、処理室１０３が稼働
中において処理室１０４をクレーニングし、逆に処理室
１０４が稼働中に処理室１０３をクリーニングすること
によって、全体の動作を止めることなく、クレーニング
を行いながら連続した処理工程を行うことができる。こ
のようなクレーニングとしては、NF3 によるチャンバー
内のプラズマクリーニングを挙げることができる。
により、予備室１０１に搬入されているカートリッジに
保持された複数の基板を次から次へと連続的に処理する
ことができる。そして、処理の終了した基板は、予備室
１０２のカートリッジに自動的に保持されることにな
る。また上記の成膜工程において、処理室１０３が稼働
中において処理室１０４をクレーニングし、逆に処理室
１０４が稼働中に処理室１０３をクリーニングすること
によって、全体の動作を止めることなく、クレーニング
を行いながら連続した処理工程を行うことができる。こ
のようなクレーニングとしては、NF3 によるチャンバー
内のプラズマクリーニングを挙げることができる。
【００１７】〔実施例２〕図１に示す多目的成膜装置を
用いてＴＦＴを少なくとも一つ有する薄膜集積回路を作
製する例を図２に示す。まず、本実施例において用いる
多目的成膜装置について説明する。本実施例において
は、１０１、１０６を基板の搬入搬出を行なうために予
備室とした。特にここでは１０１を基板搬入用に、１０
６を基板搬出用とした。また１０４を赤外光の短時間照
射によるラピットサーマルアニールプロセス（ＲＴＡま
たはＲＴＰという）、または予備加熱を行なう処理室と
し、１０３をプラズマＣＶＤ法によって窒化アルミニウ
ムを主成分とする膜（窒化アルミオキサイドを以下窒化
アルミニウムという）または窒化珪素膜を成膜する処理
室とし、１０４をＴＥＯＳを原料としてプラズマＣＶＤ
法により酸化珪素膜を成膜する処理室とし、１０５をプ
ラズマＣＶＤ法によりアモルファス状のシリコン膜を成
膜する処理室とする。また各処理室には、各処理室を減
圧状態にするための排気手段、さらには必要とされるガ
スを導入するためのガス導入手段が設けられている。
用いてＴＦＴを少なくとも一つ有する薄膜集積回路を作
製する例を図２に示す。まず、本実施例において用いる
多目的成膜装置について説明する。本実施例において
は、１０１、１０６を基板の搬入搬出を行なうために予
備室とした。特にここでは１０１を基板搬入用に、１０
６を基板搬出用とした。また１０４を赤外光の短時間照
射によるラピットサーマルアニールプロセス（ＲＴＡま
たはＲＴＰという）、または予備加熱を行なう処理室と
し、１０３をプラズマＣＶＤ法によって窒化アルミニウ
ムを主成分とする膜（窒化アルミオキサイドを以下窒化
アルミニウムという）または窒化珪素膜を成膜する処理
室とし、１０４をＴＥＯＳを原料としてプラズマＣＶＤ
法により酸化珪素膜を成膜する処理室とし、１０５をプ
ラズマＣＶＤ法によりアモルファス状のシリコン膜を成
膜する処理室とする。また各処理室には、各処理室を減
圧状態にするための排気手段、さらには必要とされるガ
スを導入するためのガス導入手段が設けられている。
【００１８】以下に作製工程を示す。まず、基板として
コーニング７０５９等のガラス基板（４インチ角、５イ
ンチ角または５×６インチ角）２０１を予備室１０１に
搬入し、十分真空引きをする。この真空引きは、十分真
空引きをされた搬送室１０７とほぼ同一の圧力になるま
で行なうのが好ましい。そしてゲイトバルブ１１０を開
け、ロボットアーム１０８によって、予備室１０１内の
基板を搬送室１０７に移送する。図１においては、図２
における基板２０１は１０９として示されている。な
お、以下においてはその上に成膜されている膜も含めて
基板という。そして、同じくほぼ同一圧力に真空引きが
された反応室１０３との間のゲイトバルブ１１２を開
け、基板を搬入する。基板搬入後にゲイトバルブ１１２
を閉め、この反応室１０３内において、厚さ２０００〜
５０００Åの窒化アルミニウム膜２０２をプラズマＣＶ
Ｄ法で形成する。成膜は、Ａｌ（Ｃ4 Ｈ9 ）3 またはＡ
ｌ（ＣＨ3)3 とＮ2 とを用いて行なう。また、Ｎ2 Ｏを
微量添加して熱膨張歪を緩和させてもよい。
コーニング７０５９等のガラス基板（４インチ角、５イ
ンチ角または５×６インチ角）２０１を予備室１０１に
搬入し、十分真空引きをする。この真空引きは、十分真
空引きをされた搬送室１０７とほぼ同一の圧力になるま
で行なうのが好ましい。そしてゲイトバルブ１１０を開
け、ロボットアーム１０８によって、予備室１０１内の
基板を搬送室１０７に移送する。図１においては、図２
における基板２０１は１０９として示されている。な
お、以下においてはその上に成膜されている膜も含めて
基板という。そして、同じくほぼ同一圧力に真空引きが
された反応室１０３との間のゲイトバルブ１１２を開
け、基板を搬入する。基板搬入後にゲイトバルブ１１２
を閉め、この反応室１０３内において、厚さ２０００〜
５０００Åの窒化アルミニウム膜２０２をプラズマＣＶ
Ｄ法で形成する。成膜は、Ａｌ（Ｃ4 Ｈ9 ）3 またはＡ
ｌ（ＣＨ3)3 とＮ2 とを用いて行なう。また、Ｎ2 Ｏを
微量添加して熱膨張歪を緩和させてもよい。
【００１９】窒化アルミニウム膜２０２の成膜後は、反
応室１０３を搬送室１０７と同じ真空度まで真空引きす
る。そして、ゲイトバルブ１１２を開き、ロボットアー
ム１０８によって基板を搬送室に基板を移送する。次に
同じく真空引きのされたアニール室１０４に基板を搬入
する。このアニール室１０４では、赤外線の照射による
ラピットサーマルアニール（ＲＴＡ）が行なわれる。こ
のアニールは、窒素、アンモニア（ＮＨ3 ）、もしくは
亜酸化窒素（Ｎ2 Ｏ）の雰囲気中で行なわれ、短時間に
窒化アルミニウム膜を急速に加熱するものである。この
アニールによって、窒化アルミニウム膜は透明となり、
またその絶縁性や熱伝導性が向上する。また、ガラス基
板からのナトリューム等の不純物の半導体への進入を防
ぐには、窒化珪素膜を形成してもよい。この場合、窒化
珪素膜をプラズマＣＶＤ法により、基板温度３５０℃、
０．１Ｔｏｒｒ、ＳｉＨ4 とＮＨ3 との混合雰囲気で成
膜する。
応室１０３を搬送室１０７と同じ真空度まで真空引きす
る。そして、ゲイトバルブ１１２を開き、ロボットアー
ム１０８によって基板を搬送室に基板を移送する。次に
同じく真空引きのされたアニール室１０４に基板を搬入
する。このアニール室１０４では、赤外線の照射による
ラピットサーマルアニール（ＲＴＡ）が行なわれる。こ
のアニールは、窒素、アンモニア（ＮＨ3 ）、もしくは
亜酸化窒素（Ｎ2 Ｏ）の雰囲気中で行なわれ、短時間に
窒化アルミニウム膜を急速に加熱するものである。この
アニールによって、窒化アルミニウム膜は透明となり、
またその絶縁性や熱伝導性が向上する。また、ガラス基
板からのナトリューム等の不純物の半導体への進入を防
ぐには、窒化珪素膜を形成してもよい。この場合、窒化
珪素膜をプラズマＣＶＤ法により、基板温度３５０℃、
０．１Ｔｏｒｒ、ＳｉＨ4 とＮＨ3 との混合雰囲気で成
膜する。
【００２０】そして、反応室１０４を真空引きし、ロボ
ットアーム１０８によって、基板を再び真空引きがされ
た搬送室１０７に移送する。そして同じく真空引きがさ
れた反応室１０６に基板を搬送する。この反応室１０６
ではＴＥＯＳを原料としたプラズマＣＶＤ法で酸化珪素
膜２０３が成膜される。成膜条件を以下に示す。 ＴＥＯＳ／Ｏ2 ＝１０／１００ｓｃｃｍ ＲＦパワー ３５０Ｗ 基板温度 ４００℃ 成膜圧力 ０．２５Ｔｏｒｒ また、上記反応において、Ｃ2 Ｆ6 を添加して、ＳｉＯ
Ｆx で示される膜を形成してもよい。
ットアーム１０８によって、基板を再び真空引きがされ
た搬送室１０７に移送する。そして同じく真空引きがさ
れた反応室１０６に基板を搬送する。この反応室１０６
ではＴＥＯＳを原料としたプラズマＣＶＤ法で酸化珪素
膜２０３が成膜される。成膜条件を以下に示す。 ＴＥＯＳ／Ｏ2 ＝１０／１００ｓｃｃｍ ＲＦパワー ３５０Ｗ 基板温度 ４００℃ 成膜圧力 ０．２５Ｔｏｒｒ また、上記反応において、Ｃ2 Ｆ6 を添加して、ＳｉＯ
Ｆx で示される膜を形成してもよい。
【００２１】この酸化珪素膜はＴＦＴを形成する面に下
地酸化膜２０３として厚さ２０００〜５０Åに成膜され
る。この反応室１０６で成膜された酸化珪素膜２０３を
アニール室１０４に搬送し、ラピットサーマルアニール
を行なってもよい。
地酸化膜２０３として厚さ２０００〜５０Åに成膜され
る。この反応室１０６で成膜された酸化珪素膜２０３を
アニール室１０４に搬送し、ラピットサーマルアニール
を行なってもよい。
【００２２】そして、再び基板を搬送室１０７に搬送
し、次に反応室１０５に基板を搬入する。これら基板の
移送の際において、搬送室とそれぞれの処理室とは同一
真空度（同一減圧状態）に真空引きがされた上でゲイト
バルブを開閉させることは全て共通である。
し、次に反応室１０５に基板を搬入する。これら基板の
移送の際において、搬送室とそれぞれの処理室とは同一
真空度（同一減圧状態）に真空引きがされた上でゲイト
バルブを開閉させることは全て共通である。
【００２３】反応室１０５では、プラズマＣＶＤ法やＬ
ＰＣＶＤ法によってアモルファス状のシリコン膜を１０
０〜１５００Å、好ましくは３００〜８００Å堆積す
る。プラズマＣＶＤ法での成膜条件を以下に示す。 ＳｉＨ4 ＝２００ｓｃｃｍ ＲＦパワー ２００Ｗ 基板温度 ２５０℃ 成膜圧力 ０．１Ｔｏｒｒ また、この成膜をＳｉ2 Ｈ6 、Ｓｉ3 Ｈ8 を用いたＬＰ
ＣＶＤ法（減圧熱ＣＶＤ法）で行なってもよい。この場
合、基板温度を４５０℃、反応圧力を１Ｔｏｒｒとして
気相反応を起こせばよい。
ＰＣＶＤ法によってアモルファス状のシリコン膜を１０
０〜１５００Å、好ましくは３００〜８００Å堆積す
る。プラズマＣＶＤ法での成膜条件を以下に示す。 ＳｉＨ4 ＝２００ｓｃｃｍ ＲＦパワー ２００Ｗ 基板温度 ２５０℃ 成膜圧力 ０．１Ｔｏｒｒ また、この成膜をＳｉ2 Ｈ6 、Ｓｉ3 Ｈ8 を用いたＬＰ
ＣＶＤ法（減圧熱ＣＶＤ法）で行なってもよい。この場
合、基板温度を４５０℃、反応圧力を１Ｔｏｒｒとして
気相反応を起こせばよい。
【００２４】さらに反応室１０６に基板を移送し、ＴＥ
ＯＳを原料とするプラズマＣＶＤ法によって、酸化珪素
膜２１２を５００〜１５００Å程度堆積する。この膜は
シリコン膜の保護膜として機能する。成膜条件を以下に
示す。 ＴＥＯＳ／Ｏ2 ＝１０／１００ｓｃｃｍ ＲＦパワー ３００Ｗ 基板温度 ３５０℃ 成膜圧力 ０．２５Ｔｏｒｒ かくして、図２（Ａ）に示す如くガラス基板２０１上に
窒化アルミニューム、または窒化珪素のブロッキング層
２０２、酸化珪素膜２０３、シリコン半導体膜２０４、
保護膜２１２を連続して多層に形成することができる。
この図１に示す装置は、各チャンバーとロボットアーム
のある搬送室とはそれぞれゲイトバルブで仕切られてい
るので、個々のチャンバー間において不純物が相互に混
入することがなく、特にシリコン膜中におけるＣ、Ｎ、
Ｏの値を少なくなくと５×１０18ｃｍ-3以下とすること
ができる。
ＯＳを原料とするプラズマＣＶＤ法によって、酸化珪素
膜２１２を５００〜１５００Å程度堆積する。この膜は
シリコン膜の保護膜として機能する。成膜条件を以下に
示す。 ＴＥＯＳ／Ｏ2 ＝１０／１００ｓｃｃｍ ＲＦパワー ３００Ｗ 基板温度 ３５０℃ 成膜圧力 ０．２５Ｔｏｒｒ かくして、図２（Ａ）に示す如くガラス基板２０１上に
窒化アルミニューム、または窒化珪素のブロッキング層
２０２、酸化珪素膜２０３、シリコン半導体膜２０４、
保護膜２１２を連続して多層に形成することができる。
この図１に示す装置は、各チャンバーとロボットアーム
のある搬送室とはそれぞれゲイトバルブで仕切られてい
るので、個々のチャンバー間において不純物が相互に混
入することがなく、特にシリコン膜中におけるＣ、Ｎ、
Ｏの値を少なくなくと５×１０18ｃｍ-3以下とすること
ができる。
【００２５】次に基板を予備室１０１から外部に出し、
島状シリコン領域２０４を形成するためのパターニング
を行なう。そして、図２（Ｂ）に示しように厚さ２００
〜１５００Å、好ましくは５００〜１０００Åの酸化珪
素膜２０５を形成する。この酸化珪素膜はゲイト絶縁膜
としても機能する。そのためその作製には十分な注意が
必要である。ここでは、ＴＥＯＳを原料とし、酸素とと
もに基板温度３５０〜６００℃、好ましくは３００〜４
５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。Ｔ
ＥＯＳと酸素の圧力比は１：１〜１：３、また、圧力は
０．０５〜０．５ｔｏｒｒ、ＲＦパワーは１００〜２５
０Ｗとした。この工程は、搬入室１０１より、基板を搬
入し、前記したとは別の操作をして反応室１０６で行な
ってもよい。あるいはＴＥＯＳを原料としてオゾンガス
とともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、
基板温度を３５０〜６００℃、好ましくは４００〜５５
０℃として形成してもよい。成膜後、酸素もしくはオゾ
ンの雰囲気で４００〜６００℃で３０〜６０分アニール
した。
島状シリコン領域２０４を形成するためのパターニング
を行なう。そして、図２（Ｂ）に示しように厚さ２００
〜１５００Å、好ましくは５００〜１０００Åの酸化珪
素膜２０５を形成する。この酸化珪素膜はゲイト絶縁膜
としても機能する。そのためその作製には十分な注意が
必要である。ここでは、ＴＥＯＳを原料とし、酸素とと
もに基板温度３５０〜６００℃、好ましくは３００〜４
５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。Ｔ
ＥＯＳと酸素の圧力比は１：１〜１：３、また、圧力は
０．０５〜０．５ｔｏｒｒ、ＲＦパワーは１００〜２５
０Ｗとした。この工程は、搬入室１０１より、基板を搬
入し、前記したとは別の操作をして反応室１０６で行な
ってもよい。あるいはＴＥＯＳを原料としてオゾンガス
とともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、
基板温度を３５０〜６００℃、好ましくは４００〜５５
０℃として形成してもよい。成膜後、酸素もしくはオゾ
ンの雰囲気で４００〜６００℃で３０〜６０分アニール
した。
【００２６】上記ゲイト絶縁膜となる酸化珪素膜２０５
を反応室１０６で成膜する場合は、その工程終了後、基
板をアニール室１０４に搬入し、赤外線の照射によるラ
ピットサーマルアニールをＮ2 Ｏ雰囲気で行なうことは
有効である。これは、酸化珪素膜２０５とシリコン領域
２０４との界面準位を減少させることに極めて効果があ
る。
を反応室１０６で成膜する場合は、その工程終了後、基
板をアニール室１０４に搬入し、赤外線の照射によるラ
ピットサーマルアニールをＮ2 Ｏ雰囲気で行なうことは
有効である。これは、酸化珪素膜２０５とシリコン領域
２０４との界面準位を減少させることに極めて効果があ
る。
【００２７】そして、図２（Ｂ）に示すようにＫｒＦエ
キシマーレーザー２１３（波長２４８ｎｍまたは３０８
ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、シリコン領
域２０４を結晶化させた。レーザーのエネルギー密度は
２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３０
０ｍＪ／ｃｍ2 とし、また、レーザー照射の際には基板
を３００〜５００℃に加熱した。このようにして形成さ
れたシリコン膜２０４の結晶性をラマン散乱分光法によ
って調べたところ、単結晶シリコンのピーク（５２１ｃ
ｍ-1）とは異なって、５１５ｃｍ-1付近に比較的ブロー
ドなピークが観測され、結晶性半導体例えば多結晶半導
体となっていることが判明した。その後、水素中で３５
０℃で２時間アニールした。この結晶化の工程は、加熱
によることで行なってもよい。
キシマーレーザー２１３（波長２４８ｎｍまたは３０８
ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、シリコン領
域２０４を結晶化させた。レーザーのエネルギー密度は
２００〜４００ｍＪ／ｃｍ2、好ましくは２５０〜３０
０ｍＪ／ｃｍ2 とし、また、レーザー照射の際には基板
を３００〜５００℃に加熱した。このようにして形成さ
れたシリコン膜２０４の結晶性をラマン散乱分光法によ
って調べたところ、単結晶シリコンのピーク（５２１ｃ
ｍ-1）とは異なって、５１５ｃｍ-1付近に比較的ブロー
ドなピークが観測され、結晶性半導体例えば多結晶半導
体となっていることが判明した。その後、水素中で３５
０℃で２時間アニールした。この結晶化の工程は、加熱
によることで行なってもよい。
【００２８】その後、厚さ２０００Å〜１μｍのアルミ
ニウム膜を電子ビーム蒸着法によって形成して、これを
パターニングし、ゲイト電極２０６を形成した。アルミ
ニウムにはスカンジウム（Ｓｃ）を０．１５〜０．２重
量％ドーピングしておいてもよい。次に基板をｐＨ≒
７、１〜３％の酒石酸のエチレングリコール溶液に浸
し、白金を陰極、このアルミニウムのゲイト電極を陽極
として、陽極酸化をおこなった。陽極酸化は、最初一定
電流で２２０Ｖまで電圧を上げ、その状態で１時間保持
して終了した。本実施例では定電流状態では、電圧の上
昇速度は２〜５Ｖ／分が適当であった。このようにし
て、厚さ１５００〜３５００Å、例えば、２０００Åの
陽極酸化物２０９を形成した。（図２（Ｃ））
ニウム膜を電子ビーム蒸着法によって形成して、これを
パターニングし、ゲイト電極２０６を形成した。アルミ
ニウムにはスカンジウム（Ｓｃ）を０．１５〜０．２重
量％ドーピングしておいてもよい。次に基板をｐＨ≒
７、１〜３％の酒石酸のエチレングリコール溶液に浸
し、白金を陰極、このアルミニウムのゲイト電極を陽極
として、陽極酸化をおこなった。陽極酸化は、最初一定
電流で２２０Ｖまで電圧を上げ、その状態で１時間保持
して終了した。本実施例では定電流状態では、電圧の上
昇速度は２〜５Ｖ／分が適当であった。このようにし
て、厚さ１５００〜３５００Å、例えば、２０００Åの
陽極酸化物２０９を形成した。（図２（Ｃ））
【００２９】その後、イオンドーピング法（プラズマド
ーピング法ともいう）によって、各ＴＦＴの島状シリコ
ン膜中に、ゲイト電極部をマスクとして自己整合的に不
純物（燐）を注入した。ドーピングガスとしてはフォス
フィン（ＰＨ3 ）を用いた。ドーズ量は、１〜４×１０
15ｃｍ-2とした。
ーピング法ともいう）によって、各ＴＦＴの島状シリコ
ン膜中に、ゲイト電極部をマスクとして自己整合的に不
純物（燐）を注入した。ドーピングガスとしてはフォス
フィン（ＰＨ3 ）を用いた。ドーズ量は、１〜４×１０
15ｃｍ-2とした。
【００３０】さらに、図２（Ｄ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍまたは３０８ｎｍ、
パルス幅２０ｎｓｅｃ）２１６を照射して、上記不純物
領域の導入によって結晶性の劣化した部分の結晶性を改
善させた。レーザーのエネルギー密度は１５０〜４００
ｍＪ／ｃｍ2 、好ましくは２００〜２５０ｍＪ／ｃｍ2
であった。こうして、Ｎ型不純物（燐）領域２０８、２
０９を形成した。これらの領域のシート抵抗は２００〜
８００Ω／□であった。本工程において、レーザーを用
いるかわりに、フラッシュランプを使用して短時間に１
０００〜１２００℃（シリコンモニターの温度）まで上
昇させ、試料を加熱する、いわゆるＲＴＰ（ラピッド・
サーマル・プロセス）を用いてもよい。
キシマーレーザー（波長２４８ｎｍまたは３０８ｎｍ、
パルス幅２０ｎｓｅｃ）２１６を照射して、上記不純物
領域の導入によって結晶性の劣化した部分の結晶性を改
善させた。レーザーのエネルギー密度は１５０〜４００
ｍＪ／ｃｍ2 、好ましくは２００〜２５０ｍＪ／ｃｍ2
であった。こうして、Ｎ型不純物（燐）領域２０８、２
０９を形成した。これらの領域のシート抵抗は２００〜
８００Ω／□であった。本工程において、レーザーを用
いるかわりに、フラッシュランプを使用して短時間に１
０００〜１２００℃（シリコンモニターの温度）まで上
昇させ、試料を加熱する、いわゆるＲＴＰ（ラピッド・
サーマル・プロセス）を用いてもよい。
【００３１】その後、再び図１の装置を用い、全面に層
間絶縁物２１０として、図１の反応装置の反応室１０４
を再び用い、ＴＥＯＳを原料として、これと酸素とのプ
ラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法ある
いは常圧ＣＶＤ法によって酸化珪素膜を厚さ０．３μｍ
〜１μｍここでは３０００Å（０．３μｍ）形成した。
基板温度は２５０〜４５０℃、例えば、３５０℃とし
た。成膜後、表面の平坦性を得るため、この酸化珪素膜
を機械的に研磨した。この工程は、図１の装置内に設け
られた反応室を用いて等方性ドライエッチングを行なっ
てもよい。さらに、スパッタ法によってＩＴＯ被膜を堆
積し、これをパターニングして画素電極２１１とした。
（図２（Ｅ））
間絶縁物２１０として、図１の反応装置の反応室１０４
を再び用い、ＴＥＯＳを原料として、これと酸素とのプ
ラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法ある
いは常圧ＣＶＤ法によって酸化珪素膜を厚さ０．３μｍ
〜１μｍここでは３０００Å（０．３μｍ）形成した。
基板温度は２５０〜４５０℃、例えば、３５０℃とし
た。成膜後、表面の平坦性を得るため、この酸化珪素膜
を機械的に研磨した。この工程は、図１の装置内に設け
られた反応室を用いて等方性ドライエッチングを行なっ
てもよい。さらに、スパッタ法によってＩＴＯ被膜を堆
積し、これをパターニングして画素電極２１１とした。
（図２（Ｅ））
【００３２】かくすると、図２の電気光学装置の一方の
基板側に薄膜集積回路を作ることができる。勿論、この
図面に示す回路と同時に周辺回路を同一基板上に形成し
てもよい。そして、層間絶縁物２１０をエッチングし
て、図２（Ｅ）に示すようにＴＦＴのソース／ドレイン
にコンタクトホールを形成し、クロムもしくは窒化チタ
ンの配線２１２、２１３を形成し、配線２１３は画素電
極２１１に接続させた。なお、この際には、ソース／ド
レイン領域（島状シリコン）をはみだしてコンタクトホ
ールを形成してもよい。この場合にはコンタクトホール
のうち、島状シリコンをはみだした面積は３０〜７０％
であった。この場合には、ソース／ドレインの上面のみ
ならず、側面においてもコンタクトが形成される。以
下、このようなコンタクトをトップサイドコンタクトと
称する。従来の構造において、トップサイドコンタクト
を形成しようとすれば、層間絶縁物のエッチング工程に
よって、島状シリコン以外の部分の下地の酸化珪素膜、
さらには、基板までエッチングされたが、本実施例で
は、窒化アルミニウム膜または窒化珪素膜２０２がエッ
チングストッパーとなって、ここでエッチングが止ま
る。
基板側に薄膜集積回路を作ることができる。勿論、この
図面に示す回路と同時に周辺回路を同一基板上に形成し
てもよい。そして、層間絶縁物２１０をエッチングし
て、図２（Ｅ）に示すようにＴＦＴのソース／ドレイン
にコンタクトホールを形成し、クロムもしくは窒化チタ
ンの配線２１２、２１３を形成し、配線２１３は画素電
極２１１に接続させた。なお、この際には、ソース／ド
レイン領域（島状シリコン）をはみだしてコンタクトホ
ールを形成してもよい。この場合にはコンタクトホール
のうち、島状シリコンをはみだした面積は３０〜７０％
であった。この場合には、ソース／ドレインの上面のみ
ならず、側面においてもコンタクトが形成される。以
下、このようなコンタクトをトップサイドコンタクトと
称する。従来の構造において、トップサイドコンタクト
を形成しようとすれば、層間絶縁物のエッチング工程に
よって、島状シリコン以外の部分の下地の酸化珪素膜、
さらには、基板までエッチングされたが、本実施例で
は、窒化アルミニウム膜または窒化珪素膜２０２がエッ
チングストッパーとなって、ここでエッチングが止ま
る。
【００３３】通常の場合には、コンタクトホールの大き
さは、ソース／ドレインよりも小さくする必要があった
が、トップサイドコンタクトにおいては、逆にアイラン
ドの大きさをコンタクトホールのよりも小さくでき、結
果として、アイランドの微細化できる。また、逆にコン
タクホールを大きくすることができるので、量産性、信
頼性を高めることができた。
さは、ソース／ドレインよりも小さくする必要があった
が、トップサイドコンタクトにおいては、逆にアイラン
ドの大きさをコンタクトホールのよりも小さくでき、結
果として、アイランドの微細化できる。また、逆にコン
タクホールを大きくすることができるので、量産性、信
頼性を高めることができた。
【００３４】最後に、水素中で３００〜４００℃で０．
１〜２時間アニールして、シリコンの水素化を完了し
た。このようにして、ＴＦＴを有する薄膜集積回路が完
成した。そして同時に作製した多数のＴＦＴをマトリク
ス状に配列せしめ、かつ周辺回路をも同一基板上に形成
したモノシリック型のアクティブマトリクス型液晶表示
装置とした。
１〜２時間アニールして、シリコンの水素化を完了し
た。このようにして、ＴＦＴを有する薄膜集積回路が完
成した。そして同時に作製した多数のＴＦＴをマトリク
ス状に配列せしめ、かつ周辺回路をも同一基板上に形成
したモノシリック型のアクティブマトリクス型液晶表示
装置とした。
【００３５】
【効果】本発明の構成を採用することで、基板上に半導
体装置を作製する際に連続してプロセスをこなすことが
でき、生産性の向上、信頼性の向上を同時に果たすこと
ができる。
体装置を作製する際に連続してプロセスをこなすことが
でき、生産性の向上、信頼性の向上を同時に果たすこと
ができる。
【００３６】以上に説明した如く、図１のマルチチャン
バー方式の多目的ＣＶＤ装置を用いることにより、図２
（Ａ）の工程、ゲイト絶縁膜の形成、ＲＴＰ処理工程、
相姦絶縁膜の形成工程、とほとんど全ての工程を１台の
装置で行なうことができる。そして、これらの工程は、
マイクロコンピュータによって制御することができ、生
産効率、コストパフォーマンスを向上させることができ
る。特に本発明装置を図２に示した如く結晶性ＴＦＴま
たはこれを応用するモノシリック型薄膜集積回路へ応用
することは著しい効果を得ることができる。
バー方式の多目的ＣＶＤ装置を用いることにより、図２
（Ａ）の工程、ゲイト絶縁膜の形成、ＲＴＰ処理工程、
相姦絶縁膜の形成工程、とほとんど全ての工程を１台の
装置で行なうことができる。そして、これらの工程は、
マイクロコンピュータによって制御することができ、生
産効率、コストパフォーマンスを向上させることができ
る。特に本発明装置を図２に示した如く結晶性ＴＦＴま
たはこれを応用するモノシリック型薄膜集積回路へ応用
することは著しい効果を得ることができる。
【図１】 実施例の多目的基板処理装置を示す。
【図２】 実施例におけるＴＦＴの作製工程を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/26 21/31 21/324 Ｄ
Claims (5)
- 【請求項１】複数の減圧可能な処理室を有し、 前記複数の処理室は減圧可能な共通室を介して連結され
ており、 前記共通室には各処理室間において基板を搬送するため
の手段を有し、 ていることを特徴とする多目的基板処理装置。 - 【請求項２】複数の減圧可能な処理室を有し、 複数の処理室の少なくとも一つは気相反応による成膜機
能を有し、 複数の処理室の少なくとも一つは光照射によるアニール
機能を有し、 複数の処理室の少なくとも一つは加熱を行なう機能を有
し、 前記複数の処理室は減圧可能な共通室を介して連結され
ており、 前記共通室には各処理室間において基板を搬送するため
の手段を有し、 ていることを特徴とする多目的基板処理装置。 - 【請求項３】複数の減圧可能な処理室を有し、 前記複数の処理室は減圧可能は共通室を介して連結され
ており、 前記共通室には各処理室間において基板を搬送するため
の手段を有した多目的基板処理装置の動作方法であっ
て、 同一圧力に保持された状態において、いずれか一つの処
理室に保持された基板を共通室に移送すること、 あるいは共通室に保持された基板をいずれか一つの処理
室に移送することを特徴とする多目的基板処理装置の動
作方法。 - 【請求項４】シリコン半導体層を含めた多層成膜をする
工程と、 ゲイト絶縁膜を形成する工程と、 層間絶縁膜を形成する工程と、 を複数の反応容器を有する多目的基板処理装置を用いて
処理することを特徴とする薄膜集積回路の作製方法。 - 【請求項５】複数の減圧可能な処理室を有し、 前記複数の処理室は減圧可能な共通室を介して連結され
ており、 前記共通室には各処理室間において基板を搬送するため
の手段を有した多目的基板処理装置を用いた薄膜集積回
路の作製方法であって、 窒化アルミニウムまたは窒化珪素膜を第１の処理室で形
成する工程と、 酸化珪素膜を第２の処理室で形成する工程と、 珪素膜をプラズマＣＶＤ法または減圧熱ＣＶＤ法で第３
の処理室で形成する工程と、 酸化形成膜を第４の処理室で形成する工程と、 を有する薄膜集積回路の作製方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29126893A JP3781787B2 (ja) | 1993-10-26 | 1993-10-26 | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 |
| KR1019940027196A KR100291971B1 (ko) | 1993-10-26 | 1994-10-25 | 기판처리장치및방법과박막반도체디바이스제조방법 |
| US08/685,788 US6482752B1 (en) | 1993-10-26 | 1996-07-24 | Substrate processing apparatus and method and a manufacturing method of a thin film semiconductor device |
| US10/164,019 US7271082B2 (en) | 1993-10-26 | 2002-06-07 | Method of manufacturing a semiconductor device |
| US11/727,257 US7452794B2 (en) | 1993-10-26 | 2007-03-26 | Manufacturing method of a thin film semiconductor device |
| US12/232,433 US7691692B2 (en) | 1993-10-26 | 2008-09-17 | Substrate processing apparatus and a manufacturing method of a thin film semiconductor device |
| US12/705,004 US8304350B2 (en) | 1993-10-26 | 2010-02-12 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29126893A JP3781787B2 (ja) | 1993-10-26 | 1993-10-26 | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122621A true JPH07122621A (ja) | 1995-05-12 |
| JP3781787B2 JP3781787B2 (ja) | 2006-05-31 |
Family
ID=17766679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29126893A Expired - Lifetime JP3781787B2 (ja) | 1993-10-26 | 1993-10-26 | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3781787B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1064918A (ja) * | 1996-08-19 | 1998-03-06 | Shin Etsu Handotai Co Ltd | シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置 |
| JPH1079377A (ja) * | 1996-07-12 | 1998-03-24 | Tokyo Electron Ltd | 成膜・改質集合装置 |
| JPH10310870A (ja) * | 1997-05-09 | 1998-11-24 | Semiconductor Energy Lab Co Ltd | プラズマｃｖｄ装置 |
| JPH11237185A (ja) * | 1997-12-02 | 1999-08-31 | Etud & Constr Mecaniques Sa | モジュール式真空熱処理装置 |
| JP2001110805A (ja) * | 1999-10-08 | 2001-04-20 | Tokyo Electron Ltd | 金属酸化膜の形成方法及び成膜処理システム |
| KR20010084796A (ko) * | 2000-02-29 | 2001-09-06 | 박종섭 | 반도체 웨이퍼 제조장치 |
| JP2002146537A (ja) * | 2001-09-18 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | クリーニング方法 |
| JP2002530847A (ja) * | 1998-11-13 | 2002-09-17 | マットソン テクノロジイ インコーポレイテッド | 半導体基板を処理する熱処理装置、システム及び方法 |
| KR100719330B1 (ko) * | 2005-09-30 | 2007-05-18 | 코스텍시스템(주) | 유기물 발광 다이오드 및 액정표시 장치 제조용 플라즈마화학 증착 장비 |
| JP2009152576A (ja) * | 2007-11-27 | 2009-07-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法及び成膜方法及び成膜装置 |
| US8247315B2 (en) | 2008-03-17 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing apparatus and method for manufacturing semiconductor device |
| JP2014506396A (ja) * | 2010-12-16 | 2014-03-13 | アプライド マテリアルズ インコーポレイテッド | Ｐｖｄにより形成される窒化アルミニウム緩衝層を有する窒化ガリウムベースのｌｅｄの製造 |
| JP2018535329A (ja) * | 2015-11-16 | 2018-11-29 | コブス エスアエス | 酸化アルミニウム及び／又は窒化アルミニウムの製造方法 |
| KR20200145840A (ko) * | 2018-07-05 | 2020-12-30 | 어플라이드 머티어리얼스, 인코포레이티드 | 실리사이드 막 핵생성 |
| JP2021073686A (ja) * | 2010-02-05 | 2021-05-13 | 株式会社半導体エネルギー研究所 | トランジスタ |
-
1993
- 1993-10-26 JP JP29126893A patent/JP3781787B2/ja not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079377A (ja) * | 1996-07-12 | 1998-03-24 | Tokyo Electron Ltd | 成膜・改質集合装置 |
| JPH1064918A (ja) * | 1996-08-19 | 1998-03-06 | Shin Etsu Handotai Co Ltd | シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置 |
| US8278195B2 (en) | 1997-05-09 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Plasma CVD apparatus |
| JPH10310870A (ja) * | 1997-05-09 | 1998-11-24 | Semiconductor Energy Lab Co Ltd | プラズマｃｖｄ装置 |
| US8053338B2 (en) | 1997-05-09 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Plasma CVD apparatus |
| US7723218B2 (en) | 1997-05-09 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Plasma CVD apparatus |
| JPH11237185A (ja) * | 1997-12-02 | 1999-08-31 | Etud & Constr Mecaniques Sa | モジュール式真空熱処理装置 |
| JP2002530847A (ja) * | 1998-11-13 | 2002-09-17 | マットソン テクノロジイ インコーポレイテッド | 半導体基板を処理する熱処理装置、システム及び方法 |
| JP2001110805A (ja) * | 1999-10-08 | 2001-04-20 | Tokyo Electron Ltd | 金属酸化膜の形成方法及び成膜処理システム |
| KR20010084796A (ko) * | 2000-02-29 | 2001-09-06 | 박종섭 | 반도체 웨이퍼 제조장치 |
| JP2002146537A (ja) * | 2001-09-18 | 2002-05-22 | Semiconductor Energy Lab Co Ltd | クリーニング方法 |
| KR100719330B1 (ko) * | 2005-09-30 | 2007-05-18 | 코스텍시스템(주) | 유기물 발광 다이오드 및 액정표시 장치 제조용 플라즈마화학 증착 장비 |
| JP2009152576A (ja) * | 2007-11-27 | 2009-07-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法及び成膜方法及び成膜装置 |
| US7947544B2 (en) | 2007-11-27 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device, film deposition method, and film deposition apparatus |
| US8242562B2 (en) | 2007-11-27 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Film deposition apparatus |
| US8247315B2 (en) | 2008-03-17 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing apparatus and method for manufacturing semiconductor device |
| JP2021073686A (ja) * | 2010-02-05 | 2021-05-13 | 株式会社半導体エネルギー研究所 | トランジスタ |
| JP2014506396A (ja) * | 2010-12-16 | 2014-03-13 | アプライド マテリアルズ インコーポレイテッド | Ｐｖｄにより形成される窒化アルミニウム緩衝層を有する窒化ガリウムベースのｌｅｄの製造 |
| JP2018041967A (ja) * | 2010-12-16 | 2018-03-15 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Ｐｖｄにより形成される窒化アルミニウム緩衝層を有する窒化ガリウムベースのｌｅｄの製造 |
| KR20190055276A (ko) * | 2010-12-16 | 2019-05-22 | 어플라이드 머티어리얼스, 인코포레이티드 | Pvd-형성된 알루미늄 질화물 버퍼 층을 갖는 갈륨 질화물-기반 led 제조 |
| JP2018535329A (ja) * | 2015-11-16 | 2018-11-29 | コブス エスアエス | 酸化アルミニウム及び／又は窒化アルミニウムの製造方法 |
| KR20200145840A (ko) * | 2018-07-05 | 2020-12-30 | 어플라이드 머티어리얼스, 인코포레이티드 | 실리사이드 막 핵생성 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3781787B2 (ja) | 2006-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7691692B2 (en) | Substrate processing apparatus and a manufacturing method of a thin film semiconductor device | |
| JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
| US7416907B2 (en) | Semiconductor device and method for forming the same | |
| JP3781787B2 (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JPH06260436A (ja) | 半導体装置の作製方法及び半導体処理装置 | |
| JP3977455B2 (ja) | 半導体装置の作製方法 | |
| JPH06296023A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP2002505531A5 (ja) | ||
| JP3165324B2 (ja) | 半導体装置の作製方法 | |
| US6130118A (en) | Plasma reaction apparatus and plasma reaction | |
| JP3927634B2 (ja) | レーザーアニール方法及び薄膜トランジスタの作製方法 | |
| JP3122699B2 (ja) | 薄膜状半導体装置の作製方法。 | |
| JPH07183235A (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JPH07183234A (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JP4001906B2 (ja) | 半導体装置の作製方法 | |
| JP3972991B2 (ja) | 薄膜集積回路の作製方法 | |
| JP3170533B2 (ja) | 薄膜状半導体装置の作製方法 | |
| JPH07335548A (ja) | 結晶性半導体作製方法 | |
| JP3691505B2 (ja) | 薄膜集積回路の作製方法及びアクティブマトリクス型液晶表示装置の作製方法 | |
| JP3462157B2 (ja) | 半導体装置の作製方法 | |
| JP2000243721A (ja) | 半導体装置の製造装置 | |
| JP3560929B2 (ja) | 半導体装置の作製方法 | |
| JP2860894B2 (ja) | 半導体装置作製方法 | |
| JPH09171965A (ja) | 半導体装置の作製方法 | |
| JP4112451B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060308 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |