JPH1064918A - シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置 - Google Patents

シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置

Info

Publication number
JPH1064918A
JPH1064918A JP8235871A JP23587196A JPH1064918A JP H1064918 A JPH1064918 A JP H1064918A JP 8235871 A JP8235871 A JP 8235871A JP 23587196 A JP23587196 A JP 23587196A JP H1064918 A JPH1064918 A JP H1064918A
Authority
JP
Japan
Prior art keywords
silicon
processing
silicon wafer
wafer
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8235871A
Other languages
English (en)
Other versions
JP3491463B2 (ja
Inventor
Shoichi Takamizawa
彰一 高見澤
Norihiro Kobayashi
徳弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP23587196A priority Critical patent/JP3491463B2/ja
Priority to US08/910,396 priority patent/US5993493A/en
Priority to TW086111766A priority patent/TW454257B/zh
Priority to EP97306254A priority patent/EP0828286A3/en
Publication of JPH1064918A publication Critical patent/JPH1064918A/ja
Application granted granted Critical
Publication of JP3491463B2 publication Critical patent/JP3491463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/907Continuous processing
    • Y10S438/908Utilizing cluster apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 ゲッタリング領域の形成、ドーパント揮散防
止用保護膜の形成および酸素ドナー消去熱処理といった
付加工程を2種以上行う場合に、生産性を向上すること
ができるシリコン鏡面ウェーハの製造方法およびシリコ
ンウェーハの加工装置を提供することを目的とする。 【解決手段】 酸素ドナー消去熱処理、ゲッタリング領
域の形成およびドーパント揮散防止膜の形成の各加工工
程のうちの2つ以上の工程を、製造しようとするシリコ
ン鏡面ウェーハの仕様に応じて選択的に同一の装置内で
統合された一つの工程として行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ゲッタリング領域
の形成、ドーパント揮散防止用保護膜の形成、および、
酸素ドナー消去熱処理といったシリコンウェーハの加工
を、連続的かつ選択的に行うシリコン鏡面ウェーハの製
造方法に関する。また、ゲッタリング領域の形成、ドー
パント揮散防止用保護膜の形成、および、酸素ドナー消
去熱処理といったシリコンウェーハの加工を、連続的か
つ選択的に行うことができるシリコンウェーハの加工装
置にも関する。
【0002】
【従来の技術】シリコンデバイスを作製するためのシリ
コン鏡面ウェーハは、一般的に、図1に示すように、シ
リコン単結晶製造装置によって製造されたシリコン単結
晶棒をスライスして薄円盤状のシリコンウェーハを得る
スライス工程Aと、該スライス工程Aで得られたシリコ
ンウェーハの割れや欠けを防ぐためにその外周エッジ部
を面取りする面取り工程Bと、面取りされたシリコンウ
ェーハをラッピングしてこれを平坦化するラッピング工
程Cと、面取り及びラッピングされたシリコンウェーハ
に残留する加工歪みを除去するケミカルエッチング工程
Dと、エッチングされたシリコンウェーハの少なくとも
一主面を研磨する鏡面研磨工程Eと、少なくとも一主面
が鏡面研磨されたシリコンウェーハを洗浄してこれに付
着した研磨剤や異物を除去する洗浄工程Fを経て製造さ
れる。
【0003】この際、エッチング工程Dの後直ちに鏡面
研磨工程Eを行う場合はあまりなく、製造しようとする
シリコン鏡面ウェーハの仕様(用途)によって、図1に
示すように、上記エッチング工程Dを実施した後に、酸
素ドナー消去熱処理、あるいは、デバイスを作製する一
主面(以下、表面と呼ぶ。)とは反対側の一主面(以
下、裏面とも呼ぶ。)へのドーパント揮散防止用保護膜
の形成またはゲッタリング領域の形成(ゲッタリング膜
の形成、ゲッタリング歪層の形成)などの付加工程(加
工工程)Gを経た後、鏡面研磨工程Eを行う場合が大半
である。例えば、図1に示すように、エッチング工程D
を経たシリコンウェーハのうち、a%がドーパント揮散
防止用保護膜の形成工程へ、またb%がドナー消去熱処
理工程へ、またc%がゲッタリング膜の形成工程へ、そ
してd%がゲッタリング歪層の形成工程へ送られ、a+
b+c+dはほぼ100%である。そして、その後、例
えばドナー消去熱処理に送られたシリコンウェーハのう
ちのx%がさらにドーパント揮散防止用保護膜の形成工
程へ、またy%がゲッタリング膜の形成工程へ、そして
z%がゲッタリング歪層の形成工程へ送られる。
【0004】
【発明が解決しようとする課題】これらの付加工程は、
別個の装置で行われるために、シリコンウェーハに2種
以上の付加工程を施そうとする場合には、シリコンウェ
ーハをある装置から次の装置まで移動する必要がある。
このように移動する際に、シリコンウェーハに汚染物が
付着するために、ある付加工程の後、次の付加工程を施
す前に、シリコンウェーハを洗浄しなければならない。
また、付加工程毎にシリコンウェーハの処理能力(スル
ープット)が異なるために、工程在庫(工程と工程の間
で、次の処理を行うために待機させているウェーハ)が
発生する。このようなことから、付加工程を2種以上行
う場合、生産性の低下や納期の延長を招き、その結果、
製造されるシリコン鏡面ウェーハのコスト高を引き起こ
している。
【0005】さらに近年、シリコン鏡面ウェーハに求め
られるゲッタリング能力等の付加的機能は多様化し、こ
れに伴って、製造すべきシリコン鏡面ウェーハの仕様が
拡大している。求められる付加的機能によって実施され
る付加工程の数や種類やその順序が異なり、工程在庫を
発生させるので、仕様の拡大も、工程在庫の増大、従っ
て生産性の低下などの原因となっている。また、各付加
工程を行う装置が別々の敷地や建物に分散している場合
には、装置間でのシリコンウェーハの輸送も必要とな
り、尚一層、生産性の低下などが問題となる。
【0006】本発明は、上記問題に鑑みてなされたもの
であり、その目的は、ゲッタリング領域の形成、ドーパ
ント揮散防止用保護膜の形成および酸素ドナー消去熱処
理といった付加工程を2種以上行う場合に、特に、種々
の仕様のシリコン鏡面ウェーハを製造しようとする場合
であっても、生産性を向上することができるシリコン鏡
面ウェーハの製造方法およびシリコンウェーハの加工装
置を提供することを目的とする。
【0007】
【課題を解決するための手段】従って、本発明は、酸素
ドナー消去熱処理、ゲッタリング領域の形成およびドー
パント揮散防止膜の形成の各加工工程が、製造しようと
するシリコン鏡面ウェーハの仕様により選択的に行われ
るシリコン鏡面ウェーハの製造方法において、これらの
加工工程のうちの2つ以上の工程が同一の装置内で前記
仕様に応じて行われることを特徴とする、シリコン鏡面
ウェーハの製造方法(請求項1)、およびゲッタリング
領域の形成を行う処理室、ドーパント揮散防止用保護膜
の形成を行う処理室、および、酸素ドナー消去熱処理を
行う処理室の中から選択される少なくとも2つの処理
室、ならびに、前記各処理室にシリコンウェーハを一枚
ずつまたは複数枚ずつ搬送することができるシリコンウ
ェーハの搬送手段を具備し、前記処理室は同時に運転可
能である、ことを特徴とするシリコンウェーハの加工装
置(請求項2)を要旨とするものである。
【0008】そして本発明の上記加工装置において、前
記処理室は、前記搬送手段を中心にしてクラスター状に
連結していることが好ましい(請求項4)。
【0009】このように2つ以上の処理室を一つの加工
装置内に設けることによって、付加工程と付加工程の間
でシリコンウェーハを洗浄したり、輸送したりする必要
はなくなり、その結果、生産性が向上する。また、2つ
以上の処理室を同時に運転可能なものとすることによっ
て、複数の種類の加工を一つの加工装置の中で同時に行
うことができ、その際各処理室のシリコンウェーハの処
理能力(スループット)を同じにすることによって、工
程在庫の発生を抑えることができ、より一層生産性の向
上が図れる。また、2つ以上の処理室を、シリコンウェ
ーハの搬送手段を中心にしてクラスター状(房状)に設
けることによって、付加工程を自由に選択して所望の順
序で行うことができ、製造すべきシリコン鏡面ウェーハ
の仕様の拡大に、一つの加工装置で対応でき、また、各
付加工程間での搬送時間を短縮でき、より生産性を向上
することができる。
【0010】また本発明は、ゲッタリング領域の形成を
行う処理室、ドーパント揮散防止用保護膜の形成を行う
処理室、および、酸素ドナー消去熱処理を行う処理室の
中から選択される少なくとも2つの処理室、ならびに、
前記各処理室にシリコンウェーハを一枚ずつまたは複数
枚ずつ搬送することができるシリコンウェーハの搬送手
段を具備し、前記処理室は同時に運転可能であると共
に、複数枚のシリコンウェーハに対して、複数の種類の
加工を最小時間で行うことができるように前記処理室と
前記搬送手段を制御する制御装置をも具備する、ことを
特徴とするシリコンウェーハの加工装置(請求項3)も
要旨とするものである。この際、前記処理室は、前記搬
送手段を中心にしてクラスター状に連結していることが
好ましい(請求項4)。
【0011】このように、シリコンウェーハの加工装置
において、搬送手段を制御手段によって制御することに
よって、種々の種類のシリコンウェーハに対して、種々
の種類の加工を行う場合であっても、最小時間で行うこ
とが可能となり、より生産性を向上することができる。
ここで種々の種類の加工とは、1つまたは2つ以上の処
理室で行われるシリコンウェーハの加工であり、例え
ば、酸素ドナー熱処理とドーパント揮散防止用保護膜の
形成、ドーパント揮散防止用保護膜の形成のみ、ゲッタ
リング領域の形成とドーパント揮散防止用保護膜の形
成、酸素ドナー熱処理とゲッタリング領域の形成とドー
パント揮散防止保護膜の形成などが挙げられる。
【0012】さらに本発明は、シリコン鏡面ウェーハの
製造方法において、製造しようとするシリコン鏡面ウェ
ーハの仕様に合わせてゲッタリング領域の形成工程、ド
ーパント揮散防止用保護膜の形成工程、および、酸素ド
ナー消去熱処理工程の中から2つ以上の工程を選択し、
これらの選択された2つ以上の工程を、工程と工程との
間でシリコンウェーハを洗浄することなく、連続して行
うことによりシリコンウェーハを加工し、その際、複数
のシリコンウェーハに対する複数の種類の加工が最小時
間で行われるように、シリコンウェーハが一枚ずつまた
は複数枚ずつ各工程に付される、ことを特徴とするシリ
コン鏡面ウェーハの製造方法(請求項6)および上記本
発明のシリコンウェーハの加工装置を用いてシリコンウ
ェーハを加工する、ことを特徴とするシリコン鏡面ウェ
ーハの製造方法(請求項8)も要旨とするものである。
【0013】シリコン鏡面ウェーハを製造する際に、製
造しようとするシリコン鏡面ウェーハに付加的機能を持
たせるために、上記本発明のシリコンウェーハの加工装
置を用いてシリコンウェーハを加工すると、上記の付加
工程の中から必要な付加工程を自由に選択することがで
き、また、2つ以上の付加工程を行う場合であっても、
その間でシリコンウェーハを洗浄する必要がなく、2つ
以上の付加工程を連続して行うことができるので、種々
の仕様のシリコン鏡面ウェーハを、高い生産性で製造す
ることが可能となる。また、上記本発明のシリコンウェ
ーハの加工装置を用いると、複数のシリコンウェーハに
対する複数の種類の加工を容易に最小時間で行うことが
可能となり、種々の仕様のシリコン鏡面ウェーハを最小
時間で、従ってより高い生産性で製造することができ
る。
【0014】本発明のシリコンウェーハの加工装置、ま
たは本発明のシリコン鏡面ウェーハの製造方法におい
て、ゲッタリング領域の形成を、シリコンウェーハの一
主面にプラズマCVDにより非晶質シリコンを堆積する
ことまたはシリコンウェーハの一主面にプラズマエッチ
ングによりダメージを与えることにより行い、ドーパン
ト揮散防止用保護膜の形成を、プラズマCVDによりシ
リコン酸化膜またはシリコン窒化膜を形成することによ
り行い、酸素ドナー消去熱処理を、ランプ加熱によるラ
ピッドサーマルトリートメントにより行うのが好ましい
(請求項5および請求項7)。これらの手法によれば、
各付加工程のスループットが高く、かつ、処理条件を適
切に選択することによってそれらをほぼ等しくすること
ができ、従って律速となる工程がなくなり、工程在庫が
発生せず、各処理室の稼働率を上げることができ、従来
よりも生産性を向上することができるからである。そし
て、上記製造方法において、加工するシリコンウェーハ
として、導電型および抵抗率の異なる複数のシリコンイ
ンゴットから作製されたケミカルエッチングされたシリ
コンウェーハを使用することができる(請求項9)。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。本発明において、ゲッタリング領域の形成とは、
例えば、シリコンウェーハの裏面に、ゲッタリング膜を
形成すること、または、ダメージを与えること(ゲッタ
リング歪層の形成)である。ゲッタリング領域の形成に
より、シリコン鏡面ウェーハを用いてシリコンデバイス
を作製する工程で発生する重金属等の不純物を、デバイ
ス領域となるシリコン鏡面ウェーハの表面付近の領域外
のゲッタリング領域に集めることができ、これによりデ
バイス特性の劣化を防ぐことができる。
【0016】ゲッタリング膜を形成する手法の一つは、
特開昭59−186331号公報に記載されているよう
に、減圧CVD法を用いて多結晶シリコンを堆積してゲ
ッタリング膜とする手法である。また、ゲッタリング能
力を向上させるため、多結晶シリコンに代わり、非晶質
シリコン(α−Si)を堆積する手法もある(特開平4
−2133号公報参照)。しかし、本発明のシリコンウ
ェーハ加工装置では、ゲッタリング膜を形成する手法と
して、プラズマCVDにより非晶質シリコンを堆積する
手法を用いるのが特に好ましい。この手法によれば、堆
積温度が数100℃の低温においても比較的大きなゲッ
タリング膜の成長速度が得られ、スループットが高くな
るからである。また、プラズマCVDにより形成された
非晶質シリコン層は、ゲッタリング能力が高いからであ
る。
【0017】また、シリコンウェーハの裏面にダメージ
を与える手法としては、シリコンウェーハの裏面にSi
2 の微粒子を吹きつけて歪みを形成する手法(サンド
ブラスト)があるが、本発明のシリコンウェーハ加工装
置では、プラズマエッチングによりシリコンウェーハの
裏面にエッチングダメージを与える手法を用いるのが好
ましい。この手法によれば、SiO2 の微粒子を用いな
いのでパーティクルの発生がないからである。
【0018】ドーパント揮散防止用保護膜の形成は、製
造されたシリコン鏡面ウェーハの表面にシリコン単結晶
薄膜をエピタキシャル成長させる際に、シリコン鏡面ウ
ェーハ中に含まれているドーパントが主としてシリコン
鏡面ウェーハの裏面からエピタキシャル成長を行う気相
中に揮散し、エピタキシャル層に取り込まれる現象(オ
ートドープ)を防止するために行われるものである。オ
ートドープが起こると、遷移幅(エピタキシャル層とシ
リコンウェーハの境界付近で、ドーパント濃度が遷移す
る領域の幅)が広がってしまい、エピタキシャル層の抵
抗率制御が困難となるし、遷移幅の広いエピタキシャル
層を持つシリコンウェーハを用いて作製したシリコンデ
バイスは設計通りの特性を示さず不良となってしまう。
【0019】ドーパント揮散防止用保護膜を形成する手
法には、常圧化学気相成長装置(常圧CVD装置)で、
シリコンウェーハの裏面に常圧CVDシリコン酸化膜を
形成する手法があるが、本発明のシリコンウェーハ加工
装置では、プラズマCVDによりシリコン酸化膜を形成
する手法を用いるのが好ましい。プラズマCVDによれ
ば、堆積温度が数100℃の低温においても比較的大き
なシリコン酸化膜の成長速度が得られ、スループットが
高くなるからである。酸素ドナー消去熱処理を行う手法
には、ウェーハを不活性ガス中で650〜700℃の温
度で30分〜1時間熱処理を行う手法があるが、本発明
のシリコンウェーハ加工装置では、ランプ加熱によるラ
ピッドサーマルプロセス(Rapid Thermal Process, RT
P) を採用するのが適している。RTPによれば、酸素
ドナー消去に要する時間が0.5〜2分間と短時間で済
み、スループットが高くなるからである。酸素ドナー消
去熱処理は、イントリンシック・ゲッタリングのゲッタ
リング核形成熱処理を兼ねる場合もある。
【0020】ここで、本発明のシリコンウェーハの加工
装置の例を図2および図3に示す。図2および図3中、
11は、プラズマCVDにより非晶質シリコンを堆積す
る処理室、12は、プラズマCVDによりシリコン酸化
膜を形成する処理室、13は、プラズマエッチングによ
りシリコンウェーハの裏面にダメージを与える処理室、
14は、RTPを行う処理室であり、15は、シリコン
ウェーハの搬送手段であり、そして16は、制御装置で
ある。
【0021】処理室11〜14は、同時に運転可能であ
って、処理室11〜14では、シリコンウェーハの一枚
ずつの処理(毎葉処理)あるいは数枚ずつの処理(バッ
チ処理)が可能である。また、処理室11と処理室12
は、使用する原料ガスを切り換えれば、処理室12で非
晶質シリコンを堆積し、処理室11でシリコン酸化膜を
形成することも、あるいは、処理室11または処理室1
2で非晶質シリコン膜とシリコン酸化膜の複合膜を形成
することもできる。
【0022】なお、図2および図3には、4つの処理室
を具備している本発明のシリコンウェーハの加工装置を
示したが、本発明のシリコンウェーハの加工装置は、こ
のような処理室を2つ以上具備したものである。すなわ
ち、本発明のシリコンウェーハの加工装置が、ゲッタリ
ング領域の形成を行う処理室、ドーパント揮散防止用保
護膜の形成を行う処理室、および、酸素ドナー消去熱処
理を行う処理室の中から選択される2つの処理室を具備
するということには、例えば、ゲッタリング領域の形成
を行う処理室として異なる2つの手法によるゲッタリン
グ領域の形成を行う2つの処理室を具備するということ
も含まれる。
【0023】また、搬送手段15は、任意の処理室にシ
リコンウェーハを一枚ずつまたは複数枚ずつ搬送するこ
とができ、搬送した処理室からシリコンウェーハを取り
出すことができ、それをさらに他の任意の処理室に搬送
できる搬送手段であればどんな搬送手段でもよい。そし
て、処理室11〜14は、例えば、図2に示すように、
搬送手段15を中心にしてクラスター状に連結している
か、または、図3に示すように、搬送手段15に沿って
直線状に並んでいる。
【0024】本発明の好適なシリコンウェーハの加工装
置は、図2および図3に示すように、複数の種類の加工
を最小時間で行うことができるように処理室11〜14
および搬送手段15に制御装置16を接続したものであ
る。制御装置16は、主として入力部、演算部および制
御部(いずれも不図示)からなる。
【0025】例えば、このような加工装置に、図1の工
程AからDを経た、導電型および抵抗率の異なる複数の
シリコンインゴットから作製され、各導電型および抵抗
率毎に分類されたシリコンウェーハの集合体(ロット)
の1種類以上を投入する。その際、それぞれの分類毎
に、必要な付加工程とその順序と処理枚数を、制御装置
の入力部に入力する。制御装置の演算部には、入力され
た全処理条件と処理枚数から、これらを加工するトータ
ル時間が最短になるように計算し、実行するプログラム
が組み込まれており、その演算結果に従って、制御部
が、処理室および搬送手段を制御する。従って、本発明
の加工装置によれば、処理条件や処理枚数が異なる、種
々の仕様のロットが混在していても、最短時間で加工す
ることが可能である。該加工装置に投入されたシリコン
ウェーハは、ロット毎に演算結果に従って、各処理室に
搬送され、そこで必要な加工が行われる。
【0026】このように必要な付加工程を終了したシリ
コンウェーハは、本発明のシリコンウェーハの加工装置
から取り出され、次の鏡面研磨工程Eでその表面が研磨
される。これによって、種々の仕様のシリコン鏡面ウェ
ーハを提供することができる。例えば、処理室11でシ
リコンウェーハの裏面に非晶質シリコンを堆積した後、
その上に処理室12でシリコン酸化膜を形成して、ゲッ
タリング機能とオートドープ防止機能を持たせたもの、
あるいは、処理室14でシリコンウェーハの酸素ドナー
消去熱処理を行った後、処理室11でシリコンウェーハ
の裏面に非晶質シリコンを堆積して、酸素ドナーの消滅
とゲッタリングを実現したもの、あるいは、処理室13
でプラズマエッチングによりシリコンウェーハの裏面に
ダメージを与えた後、その上に処理室11で非晶質シリ
コンを堆積して、複合的なゲッタリング効果を持たせた
もの、あるいは、処理室12でシリコン酸化膜を形成し
て、オートドープ防止機能を持たせたもの、あるいは、
処理室14でシリコンウェーハの酸素ドナー消去熱処理
を行った後、処理室11でシリコンウェーハの裏面に非
晶質シリコンを堆積し、その上に処理室12でシリコン
ウェーハ酸化膜を形成して、酸素ドナーの消去とゲッタ
リングとオートドープ防止を実現したものを提供するこ
とができる。
【0027】
【実施例】以下、本発明を実施例および比較例を用いて
説明する。実施例 2種類の異なるシリコンインゴットから作製され、図1
のエッチング工程Dまで終了した、直径6インチで主表
面が(100)面である、表1に示す仕様のシリコンウ
ェーハを原料ウェーハとして各仕様につき50枚ずつ用
意した。これらの原料ウェーハを、表1に示す裏面処理
条件で、加工した。
【0028】
【表1】
【0029】2ロットで計100枚の原料ウェーハをロ
ット別に分類し洗浄した後、裏面処理を行うため、図2
に示す本発明のシリコンウェーハの加工装置内にセット
すると共に、ロット別に処理条件を入力部から入力し
た。各処理室における付加工程はすべて1枚ずつ行われ
た。また、各処理室における処理条件の設定の際には、
各処理室での1枚あたりの処理時間が、ウェーハの出し
入れ時間も含めて、約2分になるように、炉内温度や炉
内圧力の設定を行った。
【0030】ロットNo.001の非晶質シリコンの堆
積(処理1)とロットNo.002のRTP(処理1)
は、それぞれ処理室11と14で同時に行われた。そし
て処理1後、シリコンウェーハは、それぞれ、処理室1
1および処理室14から取り出され、そのまま、洗浄す
ることなく、処理2を行う処理室12および処理室11
に搬送された。処理2も、処理1と同様に、それぞれ処
理室12と処理室11で同時に行われた。従って、2ロ
ットで計100枚を加工するのに要した時間は、該加工
装置にセットする前の洗浄工程に要した時間約30分を
含め、トータルで約240分であった。
【0031】比較例 実施例と同一仕様の2種類の原料ウェーハをそれぞれ5
0枚ずつ用意した。そして、これらのウェーハに表2に
示す工程フローを従来の装置を用いて施した。すなわ
ち、表2に示すロットNo.003とNo.004の2
つのロットは別々に加工された。また、表2に示す通
り、各付加工程の間でシリコンウェーハの洗浄が行われ
た。また、多結晶シリコンの堆積は、減圧CVD法を用
い、また、CVDシリコン酸化膜の形成は、常圧CVD
装置を用いて行った。ドナー消去熱処理は、不活性ガス
中で650〜700℃の温度で30分間の熱処理により
行った。また各付加工程は50枚ずつ行われた。
【0032】
【表2】
【0033】加工時間の合計は、それぞれ約290分と
220分であった。すなわち、両ロットを並行して加工
したとしても、最低290分を要することになる。これ
らの実施例および比較例の結果から、本発明によれば、
最短時間で複数の仕様の原料ウェーハに複数の種類の加
工を施すことができ、生産性を向上することができるこ
とがわかる。
【0034】なお、本発明は、上記実施の形態および実
施例に限定されるものではない。上記実施の形態および
実施例は例示であり、本発明の特許請求の範囲に記載さ
れた技術的思想と実質的に同一な構成を有し、同様な作
用効果を奏するものは、いかなるものであっても本発明
の技術的範囲に包含される。
【0035】
【発明の効果】本発明によれば、裏面にゲッタリング膜
やオートドープ防止用保護膜などの付加機能を有するシ
リコン鏡面ウェーハの製造において、工程在庫を極力減
らし装置の稼働率を上げることができ、また、付加工程
の各工程毎に必要とされていたシリコンウェーハの洗浄
を1回のみに低減することができる。さらに、そのオペ
レーションを標準化し簡素化することで省力化を図れる
と共に、処理条件や処理枚数が異なる、種々の仕様のロ
ットが混在していても、最短時間での処理が可能とな
る。従って、これらの効果により、生産性の向上、納期
の短縮、そして製品のコスト低減を図ることができる。
【図面の簡単な説明】
【図1】 シリコン鏡面ウェーハの製造工程を示すフロ
ー図である。
【図2】 本発明のシリコンウェーハの加工装置の一例
を示す模式図である。
【図3】 本発明のシリコンウェーハの加工装置の他の
例を示す模式図である。
【符号の説明】
11、12、13、14…処理室、15…搬送手段、
16…制御装置、A…スライス工程、
B…面取り工程、C…ラッピング工程、
D…エッチング工程、E…鏡面研磨工程、
F…洗浄工程、G…付加工程。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 酸素ドナー消去熱処理、ゲッタリング領
    域の形成およびドーパント揮散防止膜の形成の各加工工
    程が、製造しようとするシリコン鏡面ウェーハの仕様に
    より選択的に行われるシリコン鏡面ウェーハの製造方法
    において、これらの加工工程のうちの2つ以上の工程が
    同一の装置内で前記仕様に応じて行われることを特徴と
    する、シリコン鏡面ウェーハの製造方法。
  2. 【請求項2】 ゲッタリング領域の形成を行う処理室、
    ドーパント揮散防止用保護膜の形成を行う処理室、およ
    び、酸素ドナー消去熱処理を行う処理室の中から選択さ
    れる少なくとも2つの処理室、ならびに、前記各処理室
    にシリコンウェーハを一枚ずつまたは複数枚ずつ搬送す
    ることができるシリコンウェーハの搬送手段を具備し、
    前記処理室は同時に運転可能である、ことを特徴とする
    シリコンウェーハの加工装置。
  3. 【請求項3】 ゲッタリング領域の形成を行う処理室、
    ドーパント揮散防止用保護膜の形成を行う処理室、およ
    び、酸素ドナー消去熱処理を行う処理室の中から選択さ
    れる少なくとも2つの処理室、ならびに、前記各処理室
    にシリコンウェーハを一枚ずつまたは複数枚ずつ搬送す
    ることができるシリコンウェーハの搬送手段を具備し、
    前記処理室は同時に運転可能であると共に、複数枚のシ
    リコンウェーハに対して、複数の種類の加工を最小時間
    で行うことができるように前記処理室と前記搬送手段を
    制御する制御装置をも具備する、ことを特徴とするシリ
    コンウェーハの加工装置。
  4. 【請求項4】 前記処理室が、前記搬送手段を中心にし
    てクラスター状に連結している、ことを特徴とする、請
    求項2または請求項3に記載のシリコンウェーハの加工
    装置。
  5. 【請求項5】 ゲッタリング領域の形成が、シリコンウ
    ェーハの一主面にプラズマCVDにより非晶質シリコン
    を堆積することまたはシリコンウェーハの一主面にプラ
    ズマエッチングによりダメージを与えることにより行わ
    れ、ドーパント揮散防止用保護膜の形成が、プラズマC
    VDによりシリコン酸化膜またはシリコン窒化膜を形成
    することにより行われ、酸素ドナー消去熱処理が、ラン
    プ加熱によるラピッドサーマルトリートメントにより行
    われる、ことを特徴とする請求項2ないし請求項4のい
    ずれか1項に記載のシリコンウェーハの加工装置。
  6. 【請求項6】 シリコン鏡面ウェーハの製造方法におい
    て、製造しようとするシリコン鏡面ウェーハの仕様に合
    わせてゲッタリング領域の形成工程、ドーパント揮散防
    止用保護膜の形成工程、および、酸素ドナー消去熱処理
    工程の中から2つ以上の工程を選択し、これらの選択さ
    れた2つ以上の工程を、工程と工程との間でシリコンウ
    ェーハを洗浄することなく、連続して行うことによりシ
    リコンウェーハを加工し、その際、複数のシリコンウェ
    ーハに対する複数の種類の加工が最小時間で行われるよ
    うに、シリコンウェーハが一枚ずつまたは複数枚ずつ各
    工程に付される、ことを特徴とするシリコン鏡面ウェー
    ハの製造方法。
  7. 【請求項7】 ゲッタリング領域の形成が、シリコンウ
    ェーハの一主面にプラズマCVDにより非晶質シリコン
    を堆積することまたはシリコンウェーハの一主面にプラ
    ズマエッチングによりダメージを与えることにより行わ
    れ、ドーパント揮散防止用保護膜の形成が、プラズマC
    VDによりシリコン酸化膜またはシリコン窒化膜を形成
    することにより行われ、酸素ドナー消去熱処理が、ラン
    プ加熱によるラピッドサーマルトリートメントにより行
    われる、ことを特徴とする請求項1または請求項6に記
    載のシリコン鏡面ウェーハの製造方法。
  8. 【請求項8】 請求項2ないし請求項5のいずれか1項
    に記載のシリコンウェーハの加工装置を用いてシリコン
    ウェーハを加工する、ことを特徴とするシリコン鏡面ウ
    ェーハの製造方法。
  9. 【請求項9】 加工するシリコンウェーハが、導電型お
    よび抵抗率の異なる複数のシリコンインゴットから作製
    され、ケミカルエッチングされたシリコンウェーハであ
    る、ことを特徴とする請求項1、請求項6、請求項7ま
    たは請求項8に記載のシリコン鏡面ウェーハの製造方
    法。
JP23587196A 1996-08-19 1996-08-19 シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置 Expired - Fee Related JP3491463B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23587196A JP3491463B2 (ja) 1996-08-19 1996-08-19 シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置
US08/910,396 US5993493A (en) 1996-08-19 1997-08-13 Method of manufacturing mirror-polished silicon wafers, and apparatus for processing silicon wafers
TW086111766A TW454257B (en) 1996-08-19 1997-08-15 Method of manufacturing mirror-polished silicon wafers, and apparatus for processing silicon wafers
EP97306254A EP0828286A3 (en) 1996-08-19 1997-08-18 Method of manufacturing mirror-polished silicon wafers, and apparatus for processing silicon wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23587196A JP3491463B2 (ja) 1996-08-19 1996-08-19 シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置

Publications (2)

Publication Number Publication Date
JPH1064918A true JPH1064918A (ja) 1998-03-06
JP3491463B2 JP3491463B2 (ja) 2004-01-26

Family

ID=16992489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23587196A Expired - Fee Related JP3491463B2 (ja) 1996-08-19 1996-08-19 シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置

Country Status (4)

Country Link
US (1) US5993493A (ja)
EP (1) EP0828286A3 (ja)
JP (1) JP3491463B2 (ja)
TW (1) TW454257B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327489A (ja) * 2003-04-21 2004-11-18 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632277B2 (en) * 1999-07-14 2003-10-14 Seh America, Inc. Optimized silicon wafer gettering for advanced semiconductor devices
US6338805B1 (en) * 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
US6228165B1 (en) 1999-07-28 2001-05-08 Seh America, Inc. Method of manufacturing crystal of silicon using an electric potential
JP3982270B2 (ja) * 2002-01-29 2007-09-26 信越半導体株式会社 半導体ウエーハの製造方法および半導体ウエーハ製造の受注方法ならびに半導体ウエーハ製造の受注システム
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
WO2007049087A1 (en) * 2005-10-24 2007-05-03 Infineon Technologies Ag Semiconductor chip with amorphous crack-stop layer
CN111544300A (zh) * 2020-05-27 2020-08-18 山东朱氏药业集团有限公司 一种黑膏药的生产设备及其制备工艺
CN115430664B (zh) * 2022-08-22 2023-08-11 矽品科技(苏州)有限公司 等离子清洗机用防漏清洗装置及其控制方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389365A (en) * 1977-01-18 1978-08-05 Toshiba Corp Production of semiconductor device
JPH01246822A (ja) * 1988-03-29 1989-10-02 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JPH04360511A (ja) * 1991-06-07 1992-12-14 Kokusai Electric Co Ltd ウェ−ハ処理装置の制御装置
JPH06104269A (ja) * 1992-08-07 1994-04-15 Mitsubishi Materials Corp 半導体ウェーハの熱処理装置
JPH06267806A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd マルチチャンバ装置
JPH07122621A (ja) * 1993-10-26 1995-05-12 Semiconductor Energy Lab Co Ltd 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
JPH07211763A (ja) * 1994-01-18 1995-08-11 Hitachi Ltd マルチチャンバ装置およびその制御方法
JPH0885050A (ja) * 1994-02-10 1996-04-02 Sony Corp 生産管理方法
JPH0897150A (ja) * 1994-09-29 1996-04-12 Mitsubishi Electric Corp 半導体基板の製造方法
JPH08139033A (ja) * 1994-11-14 1996-05-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927529A (ja) * 1982-08-03 1984-02-14 Clarion Co Ltd 半導体装置用ウエフアの製造方法
KR870000315B1 (ko) * 1983-02-14 1987-02-26 몬산토 캄파니 반도체 기판재료 및 전자디바이스의 제조방법
JPS59186331A (ja) * 1983-04-04 1984-10-23 モンサント・コンパニ− 半導体基質及び製法
US4608096A (en) * 1983-04-04 1986-08-26 Monsanto Company Gettering
US4662956A (en) * 1985-04-01 1987-05-05 Motorola, Inc. Method for prevention of autodoping of epitaxial layers
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
JPH02138738A (ja) * 1988-08-12 1990-05-28 Fuji Electric Co Ltd 半導体装置の製造方法
JPH042133A (ja) * 1990-04-18 1992-01-07 Mitsubishi Electric Corp 結晶板
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
DE4304849C2 (de) * 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP3394293B2 (ja) * 1993-09-20 2003-04-07 株式会社日立製作所 試料の搬送方法および半導体装置の製造方法
EP0798765A3 (en) * 1996-03-28 1998-08-05 Shin-Etsu Handotai Company Limited Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389365A (en) * 1977-01-18 1978-08-05 Toshiba Corp Production of semiconductor device
JPH01246822A (ja) * 1988-03-29 1989-10-02 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JPH04360511A (ja) * 1991-06-07 1992-12-14 Kokusai Electric Co Ltd ウェ−ハ処理装置の制御装置
JPH06104269A (ja) * 1992-08-07 1994-04-15 Mitsubishi Materials Corp 半導体ウェーハの熱処理装置
JPH06267806A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd マルチチャンバ装置
JPH07122621A (ja) * 1993-10-26 1995-05-12 Semiconductor Energy Lab Co Ltd 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
JPH07211763A (ja) * 1994-01-18 1995-08-11 Hitachi Ltd マルチチャンバ装置およびその制御方法
JPH0885050A (ja) * 1994-02-10 1996-04-02 Sony Corp 生産管理方法
JPH0897150A (ja) * 1994-09-29 1996-04-12 Mitsubishi Electric Corp 半導体基板の製造方法
JPH08139033A (ja) * 1994-11-14 1996-05-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327489A (ja) * 2003-04-21 2004-11-18 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びその製造方法

Also Published As

Publication number Publication date
JP3491463B2 (ja) 2004-01-26
EP0828286A2 (en) 1998-03-11
EP0828286A3 (en) 2001-05-09
TW454257B (en) 2001-09-11
US5993493A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
JP2007084428A (ja) エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
JP6867221B2 (ja) エピタキシャル成長装置及びエピタキシャル成長方法
JP2010166048A (ja) エピタキシコーティングされたシリコンウェーハ及びエピタキシコーティングされたシリコンウェーハの製造法
JP3491463B2 (ja) シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置
JP2007042748A (ja) 化合物半導体ウェハ
JP3066750B2 (ja) 半導体ウェーハの製造方法
JPH10106955A (ja) 半導体基板の製造方法及びその製造装置
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH06188163A (ja) 半導体装置作製用SiC単結晶基板とその製造方法
US6965149B2 (en) Epitaxial semiconductor wafer and a manufacturing method thereof
CN111095487B (zh) 外延晶片的制造方法
JP5267361B2 (ja) エピタキシャル成長方法
KR102483501B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP2005064336A (ja) Iii族窒化物系化合物半導体基板の製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP2007073594A (ja) エピタキシャルシリコンウェーハの製造方法
JP2002231634A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP3473654B2 (ja) 半導体鏡面ウェーハの製造方法
JP2006096588A (ja) 窒化ガリウム独立基板を製造する方法
JP3763629B2 (ja) エピタキシャルウェ−ハの製造方法
JP3733762B2 (ja) ダミーウエハ及びその製造法
JP3063116B2 (ja) 化学的気相成長方法
JP2002173398A (ja) ランガサイト型酸化物単結晶ウェハの製造方法
JPH09266145A (ja) シリコンウエーハの製造方法およびシリコンウエーハ
JP3804110B2 (ja) 気相成長装置を用いたシリコン成膜方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees