JPH01246822A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法

Info

Publication number
JPH01246822A
JPH01246822A JP7538688A JP7538688A JPH01246822A JP H01246822 A JPH01246822 A JP H01246822A JP 7538688 A JP7538688 A JP 7538688A JP 7538688 A JP7538688 A JP 7538688A JP H01246822 A JPH01246822 A JP H01246822A
Authority
JP
Japan
Prior art keywords
silicon
protective film
substrate
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7538688A
Other languages
English (en)
Other versions
JPH0782997B2 (ja
Inventor
Hiroshi Sumiya
角谷 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP7538688A priority Critical patent/JPH0782997B2/ja
Publication of JPH01246822A publication Critical patent/JPH01246822A/ja
Publication of JPH0782997B2 publication Critical patent/JPH0782997B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、各種半導体装置、例えば個別半導体素子、集
積回路素子、即ちバイポーラIC及びMO3ICなどの
ための半導体シリコンウェーハ基板に関するものである
(従来の技(ネi) エピタキシャル技術は、半導体単結晶基板上に単結晶層
を基板の結晶軸に合わせて連続的に成長させるものであ
るが、半導体シリコンを基板として用いる半導体素子製
造技術においては、一般には揮発性のシリコン化合物の
熱分解又は水素還元によって基板単結晶層上に気相より
エピタキシャル成長を行わせる化学反応による気相析出
がその主流を占めている。半導体シリコン単結晶が単一
素子として、例えばトランジスターとしての機能を発揮
するためには、p型又はn型の不純物を導入して、所謂
pn接合を形成することが不可欠の要素となっている。
半導体シリコン中にかかるPn接合を形成するための活
性不純物を導入する(ドーピングという)には種々の方
法があり、特に半導体素子の製造工程では現在、熱拡散
、イオンプランテーションそして本発明が対象とする技
術即ちエピタキシャル技術がある。これらの不純物導入
技術では、エピタキシャル技術は不純物の濃度勾配を2
、峻にすることができ、また接合の形成に際して二重ド
ープの必要がないのでドープレベルが低い、更にドーパ
ント濃度の差の大きい接合も容易にできるので、極めて
重要なドープ技術となっている。実際の適用例としては
、バイポーラトランジスターにおいてはコレクタ抵抗を
下げるために、更にMO3ICにおいて耐ラツチアツプ
特性、耐α線強度などの向上のためにn型又はp型の高
濃度の不純物を含む単結晶基板の上に半導体素子を形成
する低濃度活性層をエピタキシャル成長させたエピタキ
シャルウェーハがある。
エピタキシャルウェーへの製造装置としては、横型縦型
更にバレル型の3種類が一般的であるが、その原理は共
通して先ず半導体シリコン基板をサセプターという黒鉛
板の表面に緻密なSiCの被覆を設けた加熱台の上に、
i3!匿し、該基板を条件によって変化するが900〜
1200°Cに加熱し、これにモノシラン又はハロゲン
、主として塩素で置換した化合物、例えば5iHC13
の水素混合ガスを接触させて、熱分解または水素還元に
よってシリコン原子を該基板上に析出し、エピタキシャ
ル成長を完成させる。
半導体シリコン基板として、少なくとも一面が鏡面に仕
上げられた清浄面であることが、必要であるが、更に重
要なことはその周縁端部をテーパ状に加工する必要があ
る(一般に面取りという)。その理由は、特にエピタキ
シャル成長に際しては、基板周縁端部において面取りが
ないと、単結晶が異常に早く成長し、エピタキシャル成
長の主表面より著しく高くなって、半導体装置製造工程
のフォトリゾグラフィ工程において精密なパターニング
を不能にする(この異常成長のことをクラウンという)
かかるクラウン防止は、面取りの角度、幅、更に主表面
と面取りとの境界付近を鏡面研摩の際に適当にダレさせ
、なだらかな曲率で移行させることによって現在解決さ
れている。
この他に、現在なお完全な解決を見ていない重要な二つ
の問題点がエピタキシャル成長技術に付随する。その一
つは、オートドーピングと称するもので、エピタキシャ
ル成長基板が著しい高濃度、例えば不純物濃度レベルで
10 ”〜10 ”atoms/ctaの場合にエピタ
キシャル成長層(通常、10 I4atoms / c
iの低濃度レベル)に、当該基板の不純物がドープされ
、エピタキシャル層のドーパントレベルが変化し、不均
一化し、特に基板とエピタキシャル層界面近傍のエピタ
キシャル層中の不純物レベルが初期のエピタキシャル層
の低レベルに到達するのに相当のエピタキシャル層が無
駄になる。このオートドーピング現象は、基板からの熱
拡散にもよるが、大きくは基板、特に側面及び背面のエ
ピタキシャル層で被覆されない面から反応ガスとの反応
で、ガス状ドーパントとして基板表面に搬送されること
によって行われる。このため、例えば特開昭58−95
819号公報では、半導体シリコンエピタキシャル成長
基板の背面に酸化珪素膜を形成させ、背面を保護膜で覆
うことを提案している。確かにこの方法は有効であるが
、完全とはいえないものである。本願発明者はオートド
ープ現象を正確に理解していないため、オートドープで
特に問題となる面取り部の保護膜による被覆の重要性に
ついて注目していない。
更にもう一つのエピタキシャル成長の技術的な問題点は
、背面を前述した特開昭58−95819号公報の提案
に従ってオートドーピング防止を有効にするために背面
の主平面は勿論面取り及び端部を酸化珪素膜で被覆した
場合には、背面の平面部が通常サセプターに接触してい
るため問題は発生しないが、当該面取り及び端部の酸化
珪素膜上にシリコンの多結晶からなる塊状の突起(以後
ノジュールという)が発生し、これが半導体素子製造工
程で脱落し、その微小破片がエピタキシャルウェーハの
表面に付着し、露出用マスクを傷つけたり、酸化膜のピ
ンホールの原因となったり、酸化膜のパターニング不良
、蕩着金属配線の断線など様々なトラブルの原因となる
第8図はノジュールを表す写真である。これは主として
エピタキシャルウェーハであって、シリコン基板2の表
面面取り部2bの一部、端側面部2c及び背面面取り部
2eに発生したノジュールNを拡大して示す写真である
。このシリコン基板2は、表面面取り部2bの基板外周
端及び同端側面部2C,背面面取り部2eに酸化珪素膜
を有し、このシリコン基板2表面にエピタキシャル成長
が行われた例である。
第9図はノジュールの発生状況及びエピタキシャルウェ
ーハの断面構成を模式的に示した図面である。同図にお
いて、シリコン基vi2の背面2D(主面2d及び面取
り部2e)には、酸化膜Fが保護膜として形成される。
シリコン基板2の表面2Aの面取り部2bと表面主面2
aとの境界で僅かにエピタキシャル成長層Eが厚くなる
が、極端な場合はこれをクラウンという。同図において
符号Cがクラウンである。
エピタキシャル層のバーパントレベルが変化し、不均一
化し、特に基板とエピタキシャル層界面近傍のエピタキ
シャル層中の不純物レベルが初期のエピタキシャル層の
低レベルに到達するのに相当のエピタキシャル層が無駄
になる。このオートドーピング現象は、基板がら熱拡散
にもよるが、大きくは基板、特に側面及び背面のエピタ
キシャル層で被覆されない面から反応ガスとの反応で、
ガス状ドーパントとして基板表面に搬送されることによ
・って行われる。このために、前述した如く、例えば5
8−95819号公報では、半導体シリコンエピタキシ
ャル成長基板の背面に酸化珪素膜を形成させ、背面を保
護膜で覆うことを提案している。確かに、この方法は有
効であるが、完全とはいえない。酸化珪素保護膜をシリ
コン基板の背面に析出させる場合、並びにその表面にシ
リコン単層をエピタキシャル成長させる場合にも、それ
ら析出層を所定のところに制御することは重要である。
しかし、従来技術によれば、これらについての提案はな
い。即ち、保護膜を背面の主面及び面取り部に限定し、
エピタキシャル成長を表面の主面及び面取り部に限定す
れば、ノジュールの発生とオートドープ現象を同時に抑
制できる。例えば、特開昭59−500951号公報に
は、サセプター上のシリコン基板を挿入支持する凹部を
設けるが、この凹部の底面は球面の一部を形成し、よっ
てシリコン基板の均一加熱を実現しようとするもので、
上記の欠点を解決すべき技術的手段については何ら開示
していない。
このように、オートドーピングを防止し且つノジュール
を発生させない方法については、従来解決法は提案され
ていない。このためオートド−ピグを許すか或いは発生
したノジュールを機械的に除去するために低能率な作業
を受は入れざるを得なかった。
(発明が解決しようとする課題) 本発明は、エピタキシャル層の問題点として大きくクロ
ーズアップしてきている半導体シリコンエピタキシャル
基板の背面周縁面取り部及び端面・に析出する異常成長
小突起の発生の防止を主眼とし、同時にオートドーピン
グを実質的に抑制する方法及び当該方法で製造される半
導体素子用エピタキシャルシリコンウェーハ基板を提供
することを目的とする。
(課題を解決するための手段) 上記目的を達成するために、本発明の半導体シリコンウ
ェーハにおいては、背面の周縁部面取り部分のほぼ全域
及び主面に保護膜を設け、且つ表面にエピタキシャル成
長膜を設けである。
該保護膜は二酸化珪素膜又は窒化珪素膜或いはシリコン
多結晶からなり、その中に酸素又は窒素又はそれらの両
者を5〜50%原子比を含む膜からなる場合と、後者の
酸素及び窒素或いはその何れかでドープされた層を珪素
酸化膜又は珪素窒化膜の何れか一層を介してなる場合と
がある。
本発明の半導体シリコンウェーハ用保護膜付基板の製造
方法においては、面取りされたシリコン半導体基板の表
面主面及び周縁の面取り部をサセプターの上の、その寸
法が基板の直径より僅かに大きく且つその厚さよりやや
大きい深さを持ち、少なくとも底部周縁が載置する半導
体基板の片面に嵌合するよう円錐面で形成された凹部に
載置し、化学蒸着反応によって少なくとも背面の周縁部
面取り部及び主平面を保護膜で覆った後、該基板の周縁
部を機械的及び/又は化学的に加工して該基板を露出す
るようにしたものである。
上記半導体シリコンウェーハ用保護膜付基板の製造方法
においても、該保護nりは実質的に不純物を含まない二
酸化珪素膜又は窒化珪素膜或いはシリコン多結晶からな
り、その中に酸素又は窒素又はそれらの両者を5〜50
%原子比を含む膜からなる場合と、後者の酸素及び窒素
或いはその何れかでドープされた層を珪素酸化膜又は珪
素窒化膜の何れか一層を介してなる場合とがある。
本発明の半導体シリコンエビクキシャルウェーハの製造
方法においては、背面の周縁面取り部及び主平面に保護
膜を有する半導体基板の表面主面へのエピタキシャル成
長を行うに際し、当該半導体基板を凹部を有するサセプ
ターの凹部に載置し、凹部の寸法が基板の直径より僅か
に大きく且つその厚さよりやや大きい深さを持ち、少な
くとも底部周縁が載置する゛1″、導体基板の背面に嵌
合するように円錐面で形成されているものである。
(作用) 前述したように、エピタキシャル成長は、加熱されたサ
セプターの上に載置されたエピタキシャル成長用半導体
シリコンウェーハ基板上に、ガス状のシリコン化合物と
ともにドーパントとしてn型にはPHx、P型にはB、
 )1.を混合希釈した水素ガスを接触させて、当該基
板上で起こる熱分解又は水素還元の何れか或いは両反応
によってシリコン原子を基板上に析出させ、エピタキシ
ャル成長を進行させる。ドーパントガスも同時に分解し
、主としてシリコンのエピタキシャル成長の途中でシリ
コン単結晶の格子点に固定されてドーピングが行われる
。ミクロなエピタキシャル成長を考察すれば、シリコン
原子(場合によってはドーパント原子)は加熱された半
導体シリコン単結晶基板表面に成る時間滞在することが
要件となる。
かかるシリコン原子は基板表面を移動し、基板表面の任
意格子点に留まって核を創成する場合と既に存在するキ
ンクに到達して移動を止める。この移動エネルギーを与
えるために、エピタキシャル成長のための最低温度が必
要となる。このため、たとえシリコン化合物がモノシラ
ンであったとしても分解温度は相当に低いが、他の高分
解点を持つ例えば四塩化珪素とあまりかわりのない基板
表面温度を必要とする。
反応の初期においては、基板表面からの逆反応によりド
ーパントが近傍の例えば流動性の低い境界層のガス中の
ドーパント濃度レベルを引き上げるため、エピタキシャ
ル成長層の開始とともに直ちに反応ガスに対応するドー
パントレベルの成長濃度を期待することができない、こ
れは基板からのエピタキシャル成長層への熱拡散による
効果によっても助長される。しかしながら、後述する実
施例の中で説明するように、基板の背面の主面及び周縁
の面取り部から逆反応によって気相へ移送された基板中
のドーパント成長のガス状化合物が、サセプター凹部の
基板周辺の微小空間をガス拡散で通過し、基板表面又は
その近傍の反応ガス中に混合し、ガス状ドーパントe度
を高め、エピタキシャル成長層のドーパントレベルの均
一化を大きく妨げる。前述した基板近傍の流動性の低い
境界層のウェーハ表面周縁部には、特にオートドープの
ガス状ドーパント濃度が高まるためウェーハ表面の中心
部よりオートドープの影響は大きい。
反応が進行し、エピタキシャル成長層が厚くなるにつれ
て、例えばシリコン層の成長速度が0.5μm/min
の場合3〜5μmではほぼオートドープの影響を無視で
きる程度になる。しかし、オートドープは基板の濃度、
ガス流その他種々の原因で変化し、基板自身の表面にお
いても場所によって大きく変化するし、また通常3〜5
μmのオートドープは、エピタキシャル成長層の活性層
の設計には大きな影響があり、ドーパントレベルの不均
一性のために半導体素子の良品収率を著しく低下する。
かかるオートドープを防ぐためには、背面の主面及び周
縁面取り部を熱酸化或いは化学蒸着反応で酸化珪素を5
000人乃至20000人程度被覆してもよい。100
0人でも良いがこれを下回るとエピタキシャル成長が通
常高温で行われ、しかも還元性雰囲気で行われるので還
元された基板を露出することがあるので好ましくない。
例えば、化学蒸着技術によれば、不活性ガスとしてアル
ゴン又は窒素ガスを用い、この中にアルゴンガス希釈の
モノシランガス(5容量%)と酸素を更に希釈混合した
もので、比較的低温300〜500°Cで珪素酸化膜が
得られる。化学蒸着反応による珪素酸化膜を形成する他
の方法としては、他は高温になるが、水素雰囲気中で炭
酸ガスCO8とモノシランガス四塩化珪素を希釈混合し
、600〜800°Cで行われる場合がある。反応促進
のためにプラズマがその励起に用いられるうる珪素酸化
膜は、通常背面主面及び面取り部、勿論端側面更には表
面の面取り部の一部にまで成長されるが、基板の表面を
下にして化学蒸着用のサセプターに載置するとき、凹部
を設は凹部の開口部は基板ウェーハの直径より若干大き
く且つ底面の周縁で円錐面の一部を形成し、且つ基板表
面の周縁面取りと嵌合するようにすれば、端部への一部
成長はやむを得ないとしても、表面周縁への成長は完全
に排除することができる。
かかる蒸着膜付ウェーハの端面を面取り機、例えば特開
昭59−214554号公報記載の技術で機械的に除去
し、更に高番手の研磨砥石或いはパフ研磨を利用して、
実質的に加工歪みのない端部を再生可能である。尚、こ
のパフ研磨時にアルカリなどの腐食液を用いればより効
果的である。
(発明の効果) 本発明によれば、半導体シリコンエピタキシャル基板の
背面周縁面取り部及び端面に析出する異常成長小突起(
ノジュール)の発生が完全に防止でき、同時にオートド
ーピングを実質的に抑制することができるという極めて
大きな効果を奏するものである。
(実施例) 以下に本発明の具体例を添付図面中、第1図〜第3図に
基づい”で説明する。
第1図は、酸化保護膜を析出させるための石英サセプタ
−3を説明したもので、特にシリコン基板2を挿置する
ための凹部4の断面形状、シリコン基板2を挿置保()
シた状況、−・部保護膜Fが析出された状況などを示し
たものである。
ここで、石英サセプターSの凹部4は、底面4aが平坦
でシリコン基板2とほぼ密接し、周縁部4bが上方に傾
斜し、シリコン基板2の背面外周端2rが該傾斜周縁部
4bに密接する。保護膜Fは、主として反応空間に露出
するシリコン基板2の背面2D(この場合、即ち第3図
の例では上面となっている)に析出される。但し、シリ
コン基板2と凹部4の側壁4Cとの間隙は僅少、例えば
1+n+nに制限するので、シリコン基板2の端側面部
2cには保5ill!:!Fはほとんど析出しない。上
記説明では、保護膜として酸化珪素のみに触れてきたが
、窒化珪素、多結晶珪素に酸素、窒素を混入した場合に
も、同様な石英サセプタ−3の凹部構造、その他を適用
できることはいうまでもない。
第2図は、以上のようにして蒸着された保護膜Fがシリ
コン基板2に析出した状態を示したもので、シリコン基
板2の端側面部2cにも僅かに保護[Fが析出している
第3図は、シリコン基板2の端側面部2cに析出した不
要の保護膜を除去したもので、エピタキシャル成長用シ
リコン基板を示す。
上述の説明では保護膜として酸化珪素のみを述べたが、
窒化珪素からなるものでも良いし、またシリコン多結晶
に酸素または窒素を混入したものでも良い。酸化珪素以
外の上記材質からなる保護膜を形成するに際しては、化
学反応、真空蒸着、スパッタリングの何れかを用いるこ
とができるが、かかる保護膜を堆積するには、酸化珪素
膜のときと同じようにシリニlン7J J7iのサセプ
ターにおける凹部の形成と、この凹部にシリコン基板を
嵌載すること、シリコン基板の端側面部における不要の
保護膜の析出は、同様に除去されなければならない。
化学反応による蒸着の場合、シリコン多結晶析出にはモ
ノシランの熱分解、窒化珪素にはモノシランとアンモニ
アとの組み合わせ、酸素又は窒素が混入した任意のシリ
コン多結晶膜を形成する場合にはモノシランにCO2又
はNOを11節混合し、酸素混入膜を、またN H3を
混入して窒素混入膜を得る。化学反応のための化学種と
しては、この他にモノシランの−・部ハロゲン化物が用
いられ、雰囲気ガスとしては水素、アルゴンなどの還元
性又は不活性ガスが用いられる。酸素または窒素が5〜
50%で混入した多結晶シリコン層は、シリコン基板の
シリコン単結晶と腐食液に対する化学反応特性が異なる
ので、保護膜のみの選択エツチング除去を可能にする。
保護膜Fがその背面2Dの主面2d及び面取り部2eの
みを被覆したシリコン基板2をエピタキシャル反応の基
板として用いるならば、サセプターSと密接又は近接し
ている背面の主面2d及び面取り部2eは、直接反応ガ
ス又はその副組成物に接触することはなく、従ってオー
トドーピングの原因となる背面2Dからのドーパントの
供給が完全に防止される。
しかしながら、エピタキシャル反応におけるサセプター
Sが例えば平面であると、エピタキシャル成長は単にシ
リコン基板2の鏡面単結晶表面の主面2a及び面取り部
2bのみならず背面の面取り部2eにも僅かに析出する
保護膜Fが酸化膜の場合には、背面面取り部2eへのシ
リコン析出が均一な薄膜状に形成されず、局所的に突起
状に析出される。かかる突起はノジュールと言われ、こ
れがもし形成されると半導体素子の製造工程で破損脱落
し、vji、綱なシリコン粉末となってシリコンウェー
ハ表面の微粒子汚染となって酸化膜のピンホールの原因
となったり、金属蒸着膜回路の脱線となり、またフォト
リソ工程のフォトマスクを傷つけたりする。かかる理由
で、保護膜上のノジュールは完全に除去されなければな
らないが、この工程は技術的に困難があり、また完全除
去は難しい。エピタキシャル成長が終了した後にノジュ
ールが除去されるので、エピタキシャル層表面を傷つけ
汚染し、残存ノジュールの除去に化学薬品を使うことは
同時にシリコンエピタキシャル層を腐食することになる
ので、制限がある。
本発明においては、縦型リアクターについて述べると、
サセプタ−8に凹部4を設け、この凹部4の底部周辺で
傾斜円錐を形成し、エビタキシャル成長に際して保護膜
面を下面としてこの凹部4にシリコン基板2を嵌置する
のが好ましい。更に好ましい態様としては、シリコン基
板2の直径に対しこの凹部4が若干大きな開口直径を有
すること、例えば凹部側壁とシリコン単結晶基板の外周
との差が0.5〜1.Qmmが好ましい。サセプタ・ 
 −3の凹部4の形状、シリコン基板2の挿置、エピタ
キシャル成長層の成長は、第1図に示す保護膜の場合と
同じであるので、図面による説明は重複を避けるために
省略しである。しかし、バレル型リアクターの場合には
、シリコン単結晶基板は、その自重でサセプターの凹部
内側面最下端で接触するが、底部円周の円錐テーパ部分
でシリコン単結晶基板下面面取り部を密接させることは
可能である。かかる状態においては、例えばシリコン基
板2の温度1150°C,)リクロロシラン5モル%の
水素気流中でエピタキシャル成長した場合、エピタキシ
ャル成長層の厚さが20μmの場合でも、シリコン基板
2の背面の面取り部2Cには全くノジュールの発生は見
られなかった。また、シリコン基板2の端側面部2Cに
は僅かにシリコン多結晶成長が見られた。
保護膜として、酸化珪素膜の他に、例えばシリコン窒化
物が用いられた場合は、酸化珪素膜の場合とは異なって
保護股上でのシリコンの析出は均一に行われ、シリコン
基板を嵌挿保持するサセプターの構造寸法については厳
しい条件はなく、また保護膜がシリコン基板の端側面部
に残存していたとしても問題となることは少ないが、か
かる保護膜がシリコン基板表面の面取り部外周端に析出
したり、或いはエツチング後に僅かに残存しているもの
をエピタキシャル成長基板として用いると、その部分に
異常成長が起こり、クラウンと同様の悪影響があり、フ
ォトリソの工程に種々の障害となることもあるので、酸
化珪素膜と同様の配慮がなされることが好ましい。
以下に本発明の実施例を挙げてさらに詳細に説明する。
実施例1 葭止庄粟皿護股■瓜戚 サセプターとして凹部を有する石英板を用い、これをヒ
ーターの上に載置して、約500°Cに加熱し、凹部に
はシリコン基板を挿入した0反応ガス雰囲気は、窒素ガ
スの中にSin、及び0□を混合し、窒素ガス98.8
%(容量)、5iHnO61%(容量)、0.1%(容
量)の組成で、酸化珪素膜の形成を行い、約10000
人の厚さに成長させた。ウェーハは、直径100ミリ、
厚さ400μm、周辺はテーバ加工され表裏に面取り部
(ウェーハの表面に対し、約20°の傾斜)を有する。
サセプターSの凹部4は円形の開口を有し、その主底面
4aは平面で、その周縁部が僅かに傾斜し、凹部壁面位
置で浅くなる。凹部直径は102mm、底部中央部の深
さは600μm、凹部にウェーハが嵌置されたときシリ
コン基板2の表面2Aが凹部4に密着し、且つ少なくと
もシリコン基板2の外周部が凹部傾斜部4bと密接する
ように構成される。
この結果、シリコン基板2の背面主面2d及び面取り部
2eに略均−に酸化珪素膜Fが析出し、端側面部2Cに
はほとんど析出がなかった。念のため、端側面部2cを
弗化水素的10%の希釈水溶液を含ませたウレタンスポ
ンジにあて、前後に動かし、酸化珪素を完全に除去した
更に酸化珪素被膜のない面は、通常のメカニカルケミカ
ルポリッシング法によって約20μm除去し、鏡面に仕
上げた。
実施例2及び比較例1 工旦り土之土丑裁玉上主二上上二1 サセプターとしては、凹部を有するSiCコートされた
等方性グラファイト板を用い、これを赤外線ランプによ
り上部から加熱した。この凹部には、上記した実施例1
で作られた酸化珪素保護膜付シリコン基板と更に比較の
ために保護膜のないシリコン基板を挿入し、光高温計で
シリコン基板の表面温度が1180°Cとなるように調
節し、シリコン基板上に水素ガス中にS i HC1z
を約1μm/winの速度で20I1mのエピタキシャ
ル成長層を得た。サセプターの凹部は、形状寸法として
は、上記実施例1の石英サセプターに形成されたものと
全く同じものとした。
この結果、シリコン基板の表面にはその主面及び面取り
部に均一なエピタキシャル成長層を生じ、その端側面部
にはほとんどシリコンの析出はなかった。勿論、保護膜
付シリコン基板の背面の面取り部には、シリコンの異常
突起成長(ノジュール)は全く見られなかった。
第4図に、本発明による保護膜付シリコン基板にエピタ
キシャル成長させた場合の保護膜F、シリコン基板2、
エピタキシャル成長層Eの構成を模式的に示し、そして
第5図には比較例とした保護膜のないシリコン基板に通
常のエピタキシャル成長させた場合の同様の図面を示す
第4図及び第5図のいずれのシリコン基板の表面の主面
2aと面取り部2bとの境界にクラウンといわれる異常
成長が僅かに見られるが、このクラウンCは本実施例の
如く面取り部の傾斜を206とすれば、僅か1〜2μm
位の高さである。
保護膜のない場合に顕著なのは、背面が僅かに腐食され
、その結果凹み底部とシリコン基板背面に間隙が生じ、
シリコンの成長が見られることである。本実施例では凹
みの構造がその底部周縁でシリコン基板と密接するので
、この傾向は抑えられるが、かかる特殊な凹み付サセプ
ターを用いない場合、例えば平坦な表面のサセプターを
用いた場合、背面の腐食とシリコン析出は更に大きくな
る。したがって、オートドープも大きくなる。
第6図に、本実施例の保護膜付エピタキシャルウェーハ
及び比較例の保護膜のないエピタキシャルウェーハの断
面内のオートドープのプロファイルを示す。
実施例3 オートドープζM、孔欺妻」し九果 実施例2と同じ条件で、シリコン基板の背面酸化膜の面
取り部の被覆効果を調べるため、特に面取り部に注目し
て同心円状に酸化膜を外周より除去し、5ケの試料を用
意し、更に全く酸化膜除去を行わない端側面部に酸化膜
を残した試料1ケを用意し、オートドーピングを調べた
その結果を第7図に示した。同図において、背面の面取
り部の面積を基準として、完全に除去した場合を100
%、完全に被覆したままの場合を0%とした。なお、参
考のために、面取り部は勿論、シリコンウェーハ端側面
部に酸化珪素膜が未処理の場合をM点で示す。
条件 シリコン基板: 方位 100 Sbドープ ドーパントレベルI X 
10 ”aLoms/cl 成長層ニ ドーパント P ドーパントレベル(平衡)4x10 
”atoms/c+Il オートドープ層: 10 ” atoms/ cn?のドーパントレベルを
示す成長層厚さ
【図面の簡単な説明】
第1図は本発明方法の実施の一態様を示す模式的説明図
、第2図は保護膜が析出した状態を示すシリコン基板の
一部断面説明図、第3図は端側面部の保護膜を除去した
状態のシリコン基板の一部断面説明図、第4図は保護膜
付シリコン基板にエピタキシャル成長させた場合を示す
シリコン基板の一部断面説明図、第5図は保護膜のない
シリコン基板に通常のエピタキシャル成長させた場合を
示すシリコン基板の一部断面説明図、第6図は実施例2
による保護膜付エピタキシャルウェーハ及び比較例1の
保jffl IQのないエピタキシャルウェーハの断面
内のオートドープのプロファイルを示すグラフ、第7図
は実h1!+例3におけるオートドーピングに対する酸
化膜の効果を測定したグラフ、第8図はノジュールの発
生状態を拡大して示す図面代用写真及び第9図はエピタ
キシャルウェーハの断面構成を模式的に示した図面であ
る。 2・・−半導体ウェーハ、シリコンウェーハ、シリコン
基板、エピタキシャルウェーハ、2A・・・半導体ウェ
ーハの表面、2D・−半導体ウニ−への背面、2a・・
−半導体ウェーハの表面主面、2b・・・半導体ウェー
ハの表面面取り部、2cm半導体ウェーへの端側面部、
2d−半導体ウェーハの背面主面、2e・・−半導体ウ
ェーハの背面面取り部、4・・・すセプターの凹部、S
−サセプター 第1図      第2図 第6図 第8図 手続補正書働式) 1.事件の表示 特願昭63−075386号2、発明
の名称 半導体ウェーハ及びその製造方法3、補正をす
る者 事件との関係 特許出願人 名称 信越半導体株式会社 4、代理人 住所 〒108東京都港区高輪1丁目4番26号6、補
正により増加する発明の数 増加せず7、補正の対象 
明細書(発明の詳細な説明)及び図面8、補正の内容 (1)明細書、第8頁第18行〜第9頁第6行の[第8
図は・・・・行われた例である。」を削除する。 (2)明細書、第9真第7行の「第9図」を「第8図」
と訂正する。 (3)明細書、第10頁第19行の「特開昭59−50
0951号公報」、を「特開昭59−50095号公報
」と訂正する。 (4)明細書、第30頁第10行〜第12行の「、第8
図は・・・・図面代用写真」を削除する。 (5)明細書、第30頁第12行の「第9図」を「第8
図」と訂正する。 (6)添付図面中、第8図を削除する。 (7)添付図面中、第9図を第8図と訂正する。

Claims (10)

    【特許請求の範囲】
  1. (1)背面の周縁部面取り部分のほぼ全域及び主面に保
    護膜を有し、且つ表面にエピタキシャル成長膜を有する
    ことを特徴とする半導体シリコンウェーハ。
  2. (2)前記保護膜が二酸化珪素又は窒化珪素からなるこ
    とを特徴とする請求項(1)記載の半導体シリコンウェ
    ーハ。
  3. (3)前記保護膜がシリコン多結晶膜であって、酸素及
    び窒素の両者又は一方が5〜50%原子比を含むことを
    特徴とする請求項(1)記載の半導体シリコンウェーハ
  4. (4)前記保護膜が半導体基板面に対し、第1層として
    酸化珪素又は窒化珪素の何れかからなり、第2層として
    酸素及び窒素の両者又は何れか一方を含むシリコン多結
    晶であることを特徴とする請求項(1)記載の半導体シ
    リコンウェーハ。
  5. (5)面取りされたシリコン半導体基板の表面主面及び
    周縁の面取り部をサセプターの上の、その寸法が基板の
    直径より僅かに大きく且つその厚さよりやや大きい深さ
    を持ち、少なくとも底部周縁が載置する半導体基板の片
    面に嵌合するように円錐面で形成された凹部に載置し、
    化学蒸着反応によって少なくとも背面の周縁部面取り部
    及び背面主面を保護膜で覆った後、該基板の周縁部を機
    械的及び/又は化学的に加工して該基板を露出すること
    を特徴とする請求項(1)(2)(3)又は(4)記載
    の半導体シリコンウェーハ用保護膜付基板の製造方法。
  6. (6)面取りされたシリコン半導体基板の表面が鏡面で
    且つ背面周縁面取り部及び背面主面を保護膜で被覆した
    ことを特徴とする保護膜付鏡面ウェーハ。
  7. (7)前記保護膜が二酸化珪素、窒化珪素からなること
    を特徴とする請求項(6)記載の保護膜付鏡面ウェーハ
  8. (8)前記保護膜がシリコン多結晶膜であって、酸素及
    び窒素の両者又は一方が5〜50%原子比を含むことを
    特徴とする請求項(6)記載の保護膜付鏡面ウェーハ。
  9. (9)前記保護膜が半導体基板面に対し、第1層として
    酸化珪素又は窒化珪素の何れかからなり、第2層として
    酸素及び窒素の両者又は何れか一方を含むシリコン多結
    晶であることを特徴とする請求項(6)記載の保護膜付
    鏡面ウェーハ。
  10. (10)背面の周縁面取り部及び背面主面に保護膜を有
    する半導体基板の表面へのエピタキシャル成長を行うに
    際し、当該半導体基板を凹部を有するサセプターの凹部
    に載置し、凹部の寸法が基板の直径より僅かに大きく且
    つその厚さよりやや大きい深さを持ち、少なくとも底部
    周縁が載置する半導体基板の背面に嵌合するように円錐
    面で形成されていることを特徴とする請求項(1)(2
    )(3)又は(4)記載の半導体シリコンウェーハの製
    造方法。
JP7538688A 1988-03-29 1988-03-29 半導体ウェーハの製造方法 Expired - Lifetime JPH0782997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7538688A JPH0782997B2 (ja) 1988-03-29 1988-03-29 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7538688A JPH0782997B2 (ja) 1988-03-29 1988-03-29 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH01246822A true JPH01246822A (ja) 1989-10-02
JPH0782997B2 JPH0782997B2 (ja) 1995-09-06

Family

ID=13574704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7538688A Expired - Lifetime JPH0782997B2 (ja) 1988-03-29 1988-03-29 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JPH0782997B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145720A (ja) * 1989-10-31 1991-06-20 Oki Electric Ind Co Ltd 化合物半導体の成長方法及びこれに使用するシリコン基板
EP0798765A2 (en) * 1996-03-28 1997-10-01 Shin-Etsu Handotai Company Limited Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface
JPH1064918A (ja) * 1996-08-19 1998-03-06 Shin Etsu Handotai Co Ltd シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置
WO2001022483A1 (fr) * 1999-09-17 2001-03-29 Applied Materials Inc. Dispositif de fabrication de semi-conducteurs et procede pour chauffer une tranche dans ce dispositif
JP2011119336A (ja) * 2009-12-01 2011-06-16 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体基板
JP2011251855A (ja) * 2010-05-31 2011-12-15 Mitsubishi Electric Corp 半導体装置の製造方法
JP2013004736A (ja) * 2011-06-16 2013-01-07 Nec Corp 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145720A (ja) * 1989-10-31 1991-06-20 Oki Electric Ind Co Ltd 化合物半導体の成長方法及びこれに使用するシリコン基板
EP0798765A2 (en) * 1996-03-28 1997-10-01 Shin-Etsu Handotai Company Limited Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface
EP0798765A3 (en) * 1996-03-28 1998-08-05 Shin-Etsu Handotai Company Limited Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface
US5834363A (en) * 1996-03-28 1998-11-10 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer
JPH1064918A (ja) * 1996-08-19 1998-03-06 Shin Etsu Handotai Co Ltd シリコン鏡面ウェーハの製造方法およびシリコンウェーハの加工装置
WO2001022483A1 (fr) * 1999-09-17 2001-03-29 Applied Materials Inc. Dispositif de fabrication de semi-conducteurs et procede pour chauffer une tranche dans ce dispositif
JP2011119336A (ja) * 2009-12-01 2011-06-16 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体基板
JP2011251855A (ja) * 2010-05-31 2011-12-15 Mitsubishi Electric Corp 半導体装置の製造方法
JP2013004736A (ja) * 2011-06-16 2013-01-07 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0782997B2 (ja) 1995-09-06

Similar Documents

Publication Publication Date Title
JP3008782B2 (ja) 気相成長方法およびその装置
US7659207B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
US5989985A (en) Semiconductor single crystalline substrate and method for production thereof
KR100726301B1 (ko) 자동도핑과 후면 헤일로를 포함하지 않는 에피택셜 실리콘 웨이퍼
US20040175893A1 (en) Apparatuses and methods for forming a substantially facet-free epitaxial film
JPS60200966A (ja) 複合被膜
JPH08239295A (ja) 結晶製造方法及び結晶製造装置
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH01246822A (ja) 半導体ウェーハの製造方法
CN1312326C (zh) 消除自动掺杂和背面晕圈的外延硅晶片
JPS6119101B2 (ja)
JP2911694B2 (ja) 半導体基板及びその製造方法
US20070140828A1 (en) Silicon wafer and method for production of silicon wafer
JPH09266214A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPS63237517A (ja) 3−5族化合物膜の選択形成方法
JP2583681B2 (ja) 半導体ウェーハへの硼素拡散方法
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
JP3156897B2 (ja) 半導体基板及び半導体基板の作製方法
TWI334167B (ja)
JPH0765179B2 (ja) 化学的気相成長方法
JPH06188198A (ja) エピタキシャル成長法
JP7367497B2 (ja) 炭化ケイ素多結晶膜の成膜方法、および、炭化ケイ素多結晶基板の製造方法
JPH11102871A (ja) 半導体単結晶薄膜の製造方法
JPS6057925A (ja) シリコン上へのタングステン膜の形成方法
JP3693470B2 (ja) 保護膜付きシリコンウェーハの製造方法およびその製造装置