TWI514478B - 場效型電晶體之製造方法及製造裝置 - Google Patents

場效型電晶體之製造方法及製造裝置 Download PDF

Info

Publication number
TWI514478B
TWI514478B TW098128962A TW98128962A TWI514478B TW I514478 B TWI514478 B TW I514478B TW 098128962 A TW098128962 A TW 098128962A TW 98128962 A TW98128962 A TW 98128962A TW I514478 B TWI514478 B TW I514478B
Authority
TW
Taiwan
Prior art keywords
film
forming
insulating film
active layer
sputtering
Prior art date
Application number
TW098128962A
Other languages
English (en)
Other versions
TW201017774A (en
Inventor
Takaomi Kurata
Junya Kiyota
Makoto Arai
Yasuhiko Akamatsu
Shin Asari
Masanori Hashimoto
Shigemitsu Sato
Masashi Kikuchi
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201017774A publication Critical patent/TW201017774A/zh
Application granted granted Critical
Publication of TWI514478B publication Critical patent/TWI514478B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Description

場效型電晶體之製造方法及製造裝置
本發明係有關一種具有以InGaZnO系半導體氧化物所形成的活性層之場效型電晶體之製造方法及製造裝置。
近年來,廣泛地使用主動矩陣型的液晶顯示器。主動矩陣型液晶顯示器係於每個像素具有場效型薄膜電晶體(TFT)作為切換(switching)元件。
以薄膜電晶體而言,已知有以多晶矽(polysilicon)構成活性層之多晶矽型薄膜電晶體以及以非晶矽(amorphous silicon)構成活性層之非晶矽型薄膜電晶體。
與多晶矽型薄膜電晶體相比,由於非晶矽型薄膜電晶體的活性層容易製作,因此具有能均勻地成膜於比較大面積的基板之優點。
另一方面,以能實現載子(電子、電洞)的移動率比非晶矽的載子的移動率還高之活性層材料而言,已持續開發有透明非晶氧化物薄膜。例如專利文獻1已記載有一種將同調(Homologous)化合物InMO3 (ZnO)m (M=In、Fe、Ga或Al,m=1以上未滿50的整數)作為活性層來使用之場效型電晶體。此外,專利文獻2記載有一種場效型電晶體之製造方法,係將由具有InGaO3 (ZnO)4 組成之多晶燒結結體所構成的靶材料予以濺鍍而形成In-Ga-Zn-O系的活性層。
非晶矽型薄膜電晶體係藉由CVD(Chemical Vapor Deposition;化學氣相沉積)法成膜由非晶矽所構成的活性層。另一方面,由於In-Ga-Zn-O系的活性層無法以CVD法成膜,因此必須以濺鍍法成膜。此外,In-Ga-Zn-O系的薄膜係對酸及鹼具有溶性。因此,在使用蝕刻劑(etchant)(蝕刻液)進行圖案化(patterning)步驟時,需形成用以保護In-Ga-Zn-O薄膜不受蝕刻劑影響之保護層。在進行薄膜的圖案蝕刻時,向來係廣泛地使用由感光性樹脂所構成的阻劑(resist)遮罩。
專利文獻1:日本特開2004-103957號公報(段落【0010】)
專利文獻2:日本特開2006-165527號公報(段落【0103】至【0119】)
然而,通常阻劑遮罩係在大氣環境下形成。因此,在以阻劑遮罩構成上述保護層時,活性層形成後會使活性層暴露於大氣環境下。因此,會有因大氣中的水分和雜質附著至活性層的表面導致活性層的膜質損傷之虞。此外,保護層的形成需要很長的時間,而成為生產性降低的主要原因。
有鑒於上述課題,本發明的目的在於提供一種不會暴露於大氣環境下且能保護活性層不受蝕刻劑影響之場效型電晶體之製造方法及其製造裝置。
本發明的一形態的場效型電晶體之製造方法係包含有藉由濺鍍法於基材上形成具有In-Ga-Zn-O系組成的活性層之步驟。藉由濺鍍法於前述活性層上形成用以保護前述活性層不受作用於前述活性層的蝕刻劑之影響的停止(stopper)層。將前述停止層作為遮罩來蝕刻前述活性層。
本發明一形態的場效型電晶體之製造裝置係用以於基材上分別形成活性層以及用以保護前述活性層不受作用於前述活性層的蝕刻劑之影響的停止層之場效型電晶體之製造裝置。前述製造裝置係具備有第一成膜室與第二成膜室。前述第一成膜室係包含有第一濺射陰極(sputtering cathod),該第一濺射陰極係用以於前述基材上成膜具有In-Ga-Zn-O系組成之前述活性層。前述第二成膜室係包含有第二濺射陰極,該第二濺射陰極係用以於前述基材上成膜由氧化矽膜或氮化矽膜所構成的前述停止層。
本發明一實施形態的場效型電晶體之製造方法係包含有藉由濺鍍法於基材上形成具有In-Ga-Zn-O系組成的活性層之步驟。藉由濺鍍法於前述活性層上形成用以保護前述活性層不受作用於前述活性層的蝕刻劑之影響的停止層。將前述停止層作為遮罩來蝕刻前述活性層。
在上述場效型電晶體之製造方法中,以濺鍍法成膜停止層。如此,由於活性層的成膜後能以活性層不會暴露於大氣之方式形成停止層,因此能防止因為大氣中的水分和雜質附著至活性層的表面導致膜質的劣化。此外,由於在活性層的成膜後可連續成膜停止層,因此能縮短停止層的成膜所需的製程時間,而可謀求生產性的提升。
基材為典型的玻璃基材。基材的大小並無特別限制。
前述活性層亦可藉由與氧化性氣體(例如O2 、O3 、H2 O等)的反應性濺鍍法予以成膜。用以形成In-Ga-Zn-O薄膜之濺鍍靶(Sputtering Target)係可使用In-Ga-Zn-O的單一靶材,亦可使用In2 O3 靶材、Ga2 O3 靶材、以及ZnO靶材之類的複數靶材。在氧氛圍中的濺鍍成膜係可控制所導入的氧的分壓(流量)而容易地控制膜中的氧濃度。
前述停止層亦可於形成前述活性層後,在前述活性層的成膜室內連續性地成膜。
如此,由於可不從活性層的成膜室搬出基材來進行停止層的成膜,因此能進一步地謀求生產性的提升。在此情形中,係於上述成膜室配置用以成膜停止層之濺鍍靶,且與用以成膜活性層之濺鍍靶分開配置。並且,於各成膜步驟中分開使用各濺鍍靶。
形成前述停止層之步驟亦可包含有:藉由濺鍍法於前述活性層上形成由氧化矽膜或氮化矽膜所構成的第一絕緣膜之步驟;以及藉由濺鍍法於前述第一絕緣膜上形成由金屬氧化膜所構成的第二絕緣膜之步驟。
此外,形成前述停止層之步驟亦可包含有:藉由濺鍍法於前述活性層上形成由金屬氧化膜所構成的第一絕緣膜之步驟;以及藉由濺鍍法於前述第一絕緣膜上形成由氧化矽膜或氮化矽膜所構成的第二絕緣膜之步驟。
如此,藉由以多層膜構成停止層,能確保作為停止層而被要求的各種功能。在上述例子中,第一絕緣膜係具有確保預定電性絕緣性之功能,第二絕緣膜係具有確保預定阻障(barrier)性之功能。
前述第一絕緣膜與前述第二絕緣膜亦可在同一成膜室內連續性地成膜。
藉由連續性地成膜第一及第二絕緣膜,能在一個成膜室內總括地成膜停止層,而可謀求生產性的提升。在此情形中,於上述成膜室配置有用以成膜第一絕緣膜之濺鍍靶與用以成膜第二絕緣膜之濺鍍靶。並且,於各成膜步驟中分開使用各濺鍍靶。
前述停止層亦可於形成前述活性層後,在前述活性層的成膜室內連續性地成膜。
如此,由於可不從活性層的成膜室搬出基材來進行停止層的成膜,因此能進一步地謀求生產性的提升。
前述基材亦可包含閘極電極,並在形成前述活性層之前復形成被覆前述閘極電極之閘極絕緣膜。
如此,能製作底部閘極型的場效型電晶體。閘極電極係可為形成於基材上的電極膜,亦可以閘極電極來構成基材其本身。
前述閘極絕緣膜係能藉由濺鍍法來形成。
如此,可在真空環境中連續成膜閘極絕緣膜、活性層、以及停止層。
形成前述閘極絕緣膜之步驟亦可包含有:藉由濺鍍法於前述閘極電極上形成由金屬氧化膜所構成的第一閘極絕緣膜之步驟;以及藉由濺鍍法於前述第一閘極絕緣膜上形成由氧化矽膜或氮化矽膜所構成的第二閘極絕緣膜之步驟。
此外,形成前述閘極絕緣膜之步驟亦可包含有:於前述閘極電極上形成由氧化矽膜或氮化矽膜所構成的第一閘極絕緣膜之步驟;以及於前述第一閘極絕緣膜上形成由金屬氧化膜所構成的第二閘極絕緣膜之步驟。
如此,藉由以多層膜構成閘極絕緣膜,能確保作為閘極絕緣膜而被要求的各種功能。在上述例子中,第一絕緣膜係具有確保預定阻障性之功能,第二絕緣膜係具有確保預定電性絕緣性之功能。
此外,能形成被覆前述活性層之保護膜,並形成連接至前述活性層之源極電極及汲極電極。保護膜係能藉由濺鍍法來形成。
本發明一實施形態的場效型電晶體之製造裝置係用以於基材上分別形成活性層以及用以保護前述活性層不受作用於前述活性層的蝕刻劑之影響的停止層之場效型電晶體之製造裝置。前述製造裝置係具備有第一成膜室與第二成膜室。前述第一成膜室係包含有第一濺射陰極,該第一濺射陰極係用以於前述基材上成膜具有In-Ga-Zn-O系組成的前述活性層。前述第二成膜室係包含有第二濺射陰極,該第二濺射陰極係用以於前述基材上成膜由氧化矽膜或氮化矽膜所構成的前述停止層。
在上述場效型電晶體之製造裝置中,係在第一成膜室以濺鍍法成膜具有In-Ga-Zn-O系組成的活性層,在第二成膜室以濺鍍法成膜由氧化矽膜或氮化矽膜所構成的停止層。如此,由於可在活性層的成膜後以不使活性層暴露於大氣之方式形成停止層,因此能防止因為大氣中的水分和雜質附著至活性層的表面導致膜質的劣化。此外,由於在活性層的成膜後可連續成膜停止層,因此能縮短停止層的成膜所需的製程時間,而可謀求生產性的提升。
前述第一成膜室及前述第二成膜室亦可由共通的成膜室所構成。
如此,可在同一成膜室內連續成膜活性層與停止層。
前述第二濺射陰極亦可具有由氧化矽物或氮化矽物所構成的第一靶材料以及由金屬氧化物所構成的第二靶材料。
如此,可連續成膜具有由氧化矽膜或氮化矽膜所構成的第一絕緣膜以及由金屬氧化膜所構成的第二絕緣膜的多層構造之停止層,而能獲得具有預定絕緣性與阻障性之停止層。
前述場效型電晶體之製造裝置亦可復具備有用以於前述基材上成膜閘極絕緣膜之第三成膜室。
如此,可在同一裝置內成膜閘極絕緣膜、活性層、以及停止層。
或者,前述場效型電晶體之製造裝置亦可復具備有包含有第三濺射陰極之第三成膜室,該第三濺射陰極係用以於前述基材上成膜閘極絕緣膜。
如此,可在同一裝置內成膜閘極絕緣膜、活性層、以及停止層。
前述第三濺射陰極亦可具有由金屬氧化物所構成的第三靶材料以及由氧化矽物或氮化矽物所構成的第四靶材料。
如此,可例如連續成膜具有由氧化矽膜或氮化矽膜所構成的第一閘極絕緣膜以及由金屬氧化膜所構成的第二閘極絕緣膜的多層構造之停止層,而能獲得具有預定絕緣性與阻障性之閘極絕緣膜。
前述製造裝置亦可復具備有可真空排氣的搬送室,該搬送室係具有用以對前述第一成膜室與前述第二成膜室收授前述基材之搬送機器人。前述第一成膜室及前述第二成膜室係設置於前述搬送室的周圍。亦即,該製造裝置係能作為群聚(cluster)型的成膜裝置而構成。
前述製造裝置亦可復具備有搬送機構,係將前述基材從前述第一成膜室搬送至前述第二成膜室。前述第一成膜室及前述第二成膜室係彼此鄰接設置。亦即,該製造裝置係能作為直列型(In-line type)的成膜裝置而構成。
以下,依據附圖說明本發明的實施形態。
<第一實施形態>
第1圖至第5圖係說明本發明第一實施形態的場效型電晶體之製造方法的各步驟的主要部分剖面圖。在本實施形態中,係針對具有所謂的底部閘極型的電晶體構造之場效型電晶體之製造方法進行說明。
首先,如第1圖(A)所示,於基材10的一表面形成閘極電極膜11F。
基材10為典型的玻璃基板。閘極電極膜11F一般係由鉬、鉻、鋁等金屬單層膜或金屬多層膜所構成,且例如以濺鍍法所形成。閘極電極膜11F的厚度並無特別限定,例如為300nm。
接著,如第1圖(B)至(D)所示,形成用以將閘極電極膜11F圖案化成預定形狀之阻劑遮罩12。此步驟係具有光阻(photoresist)膜12F的形成步驟(第1圖(B))、曝光步驟(第1圖(C))、以及顯像步驟(第1圖(D))。
光阻膜12F為將液狀的感光性材料塗佈於閘極電極膜11F上後使其乾燥而形成。以光阻膜12F而言,亦可使用乾膜阻劑(dry film resist)。所形成的光阻膜12F係隔著遮罩13曝光後進行顯像。如此,於閘極電極膜11F上形成阻劑遮罩12。
接著,如第1圖(E)所示,將阻劑遮罩12作為遮罩,蝕刻閘極電極膜11F。如此,於基材10的表面形成閘極電極11。
閘極電極膜11F的蝕刻方法並無特別限定,可為濕蝕刻法,亦可為乾蝕刻法。蝕刻後,去除阻劑遮罩12。阻劑遮罩12的去除方法雖應用使用氧氣的電漿之灰化(ashing)處理,但並未限定於此,亦可使用藥液溶解去除。
接著,如第2圖(A)所示,以覆蓋閘極電極11之方式於基材10的表面形成閘極絕緣膜14。
閘極絕緣膜14一般係由氧化矽膜(SiO2 )、氮化矽膜(SiNx)等氧化膜或氮化膜所構成,並藉由例如CVD法或濺鍍法予以形成。閘極電極膜11F的厚度並無特別限定,例如為200nm至500nm。
接著,如第2圖(B)所示,依序於閘極絕緣膜14上形成具有In-Ga-Zn-O系組成的薄膜(以下簡稱為「IGZO膜」)15F以及停止層形成膜16F。
IGZO膜15F及停止層形成膜16F係以濺鍍法予以形成。IGZO膜15F與停止層形成膜16F係能連續性地成膜。在此情形中,亦可在同一個濺鍍室內配置用以成膜IGZO膜15F之濺鍍靶以及用以成膜停止層形成膜16F之濺鍍靶。藉由切換所使用的靶材,能分別獨立形成IGZO膜15F與停止層形成膜16F。
IGZO膜15F係在將基材10加熱至預定溫度的狀態下予以成膜。在本實施形態中,藉由在氧氣氛圍中濺鍍靶材藉此使其與氧的反應物沉積在基材10上之反應性濺鍍法形成活性層15(IGZO膜15F)。放電形式係可為DC(直流)放電、AC(交流)放電、RF(射頻)放電的任一種形式。此外,亦可採用於靶材的背面側配置永久磁鐵之磁控管(magnetron)放電方法。
IGZO膜15F及停止層形成膜16F各者的膜厚並無特別限定,例如IGZO膜15F的膜厚為50nm至200nm,停止層形成膜16F的膜厚為30nm至300nm。
IGZO膜15F係構成電晶體的活性層(載子層)15。停止層形成膜16F係在構成後述的源極電極及汲極電極之金屬膜的圖案化步驟、以及將IGZO膜15F的不要區域蝕刻去除的步驟中,作為保護IGZO膜的通道區域不受蝕刻劑影響之蝕刻劑保護層而作用。停止層形成膜16F係例如由SiO2 所構成。
接著,如第2圖(C)及(D)所示,形成用以將停止層形成膜16F圖案化成預定形狀之阻劑遮罩27後,隔介該阻劑遮罩27蝕刻停止層形成膜16F。如此,形成夾設閘極絕緣膜14與IGZO膜15F而與閘極電極11相對向的停止層16。
如第2圖(E)所示,去除阻劑遮罩27後,以覆蓋IGZO膜15F與停止層16之方式形成金屬膜17。
金屬膜17F一般係由鉬、鉻、鋁等金屬單層膜或金屬多層膜所構成,並藉由例如濺鍍法予以形成。金屬膜17F的厚度並無特別限定,例如為100nm至500nm。
接著,如第3圖(A)及(B)所示,將金屬膜17F予以圖案化。
金屬膜17F的圖案化步驟係具有阻劑遮罩18的形成步驟(第3圖(A))與金屬膜17F的蝕刻步驟(第3圖(B))。阻劑遮罩18係具有使停止層16的正上方區域與各個電晶體的周邊區域予以開口之遮罩圖案。於阻劑遮罩18形成後,藉由濕蝕刻法蝕刻金屬膜17F。如此,金屬膜17F係分離成源極電極17S與汲極電極17D。此外,在以下的說明中,亦將這些源極電極17S與汲極電極17D概括地稱為源極/汲極電極17。
在源極/汲極電極17的形成步驟中,停止層16係作為金屬膜17F的蝕刻停止層而作用。亦即,停止層16係具有保護IGZO膜15F不受作用於金屬膜17F的蝕刻劑(例如磷硝醋酸,即磷酸、硝酸、醋酸的混合液)之影響的功能。停止層16係以覆蓋位於IGZO膜15F的源極電極17S與汲極電極17D之間的區域(以下稱為「通道區域」)之方式予以形成。因此,IGZO膜15F的通道區域不會因為金屬膜17F的蝕刻步驟而受到影響。
接著,如第3圖(C)及(D)所示,將阻劑遮罩18作為遮罩,蝕刻IGZO薄膜15F。
蝕刻方法並無特別限定,可為濕蝕刻法,亦可為乾蝕刻法。藉由該IGZO膜15F的蝕刻步驟,IGZO膜15F係以元件單位被隔離(isolation)化,並形成由IGZO膜15F所構成的活性層15。
此時,停止層16係作為位於通道區域之IGZO膜15F的蝕刻保護膜而作用。亦即,停止層16係具有保護停止層16正下方的通道區域不受作用於IGZO膜15F的蝕刻劑(例如草酸系)的影響之功能。如此,活性層15的通道區域不會因為IGZO膜15F的蝕刻步驟而受到影響。
於IGZO膜15F的圖案化後,阻劑遮罩18係藉由灰化處理等從源極/汲極電極17去除(第3圖(D))。
接著,如第4圖(A)所示,以覆蓋源極/汲極電極17、停止層16、活性層15、以及閘極絕緣膜14之方式於基材10的表面形成保護膜(鈍化膜)19。
保護膜19係用以將含有活性層15之電晶體元件與外部空氣隔絕以確保預定的電性及材料性特性。以保護膜19而言,一般係以氧化矽膜(SiO2 )、氮化矽膜(SiNx)等氧化膜或氮化膜所構成,並例如藉由CVD法或濺鍍法予以形成。保護膜19的厚度並無特別限定,例如為200nm至500nm。
接著,如第4圖(B)至(D)所示,於保護膜19形成與源極/汲極電極17連通之接觸孔19a。此步驟係具有:於保護膜19上形成阻劑遮罩20之步驟(第4圖(B))、將從阻劑遮罩20的開口部20a露出的保護膜19予以蝕刻之步驟(第4圖(C))、以及去除阻劑遮罩20之步驟(第4圖(D))。
接觸孔19a的形成雖採用乾蝕刻法,但亦可採用濕蝕刻法。此外,雖省略圖示,但在任意位置同樣形成有與源極電極17S連接之接觸孔。
接著,如第5圖(A)至(D)所示,形成經由接觸孔19a而與源極/汲極電極17接觸之透明導電膜21。此步驟係具有:形成透明導電膜21F之步驟(第5圖(A))、於透明導電膜21F上形成阻劑遮罩22之步驟(第5圖(B))、將未被阻劑遮罩22覆蓋的透明導電膜21F予以蝕刻之步驟(第5圖(C))、以及去除阻劑遮罩20之步驟(第5圖(D))。
透明導電膜21F一般係由ITO(氧化銦錫)膜或IZO(氧化銦鋅)膜所構成,並藉由例如濺鍍法或VCD法予以形成。透明導電膜21F的蝕刻雖採用濕蝕刻法,但並未限定於此,亦可採用乾蝕刻法。
形成有第5圖(D)所示的透明導電膜21之電晶體元件100係在後續的步驟中實施以緩和活性層的構造為目的之退火步驟。如此,對活性層15賦予所期待的電晶體特性。
如上述之說明製造場效型電晶體(電晶體元件100)。
在本實施形態中,以濺鍍法分別成膜構成活性層15之IGZO膜15F以及構成停止層16之停止層形成膜16F。如此,由於可在IGZO膜15F(活性層15)的成膜後以不使IGZO膜15F暴露於大氣之方式形成停止層16,因此能防止因為大氣中的水分和雜質附著至活性層15的表面導致膜質的劣化。
此外,由於可在活性層15成膜後連續成膜停止層16,因此能縮短停止層16的成膜所需的製程時間,故能謀求生產性的提升。
第6圖(A)及(B)係用以實施上述電晶體元件100(場效型電晶體)的製造步驟的一部分之真空處理裝置的概略構成圖。
第6圖(A)所示的真空處理裝置201係枚葉型(群聚型)的真空處理裝置,且具備有搬送室210以及配置在搬送室210周圍的複數個處理室211至215。以處理室而言,具有裝載室211、加熱室212、CVD室213、濺鍍室214、及卸載室215。雖未圖示,但於搬送室210設置有用以將基材10搬送至各處理室之搬送機器人,該搬送機器人係例如朝圖中箭頭所示的方向將基材10搬送至各處理室。搬送室210及各處理室皆維持在預定真空度,並在真空環境中進行經由搬送室210的處理室211至215間的基材10的移載。
一般而言,形成有閘極電極11之基材10(參照第1圖(F))係被搬入至裝載室211。上述搬送機器人係將基材10從裝載室211搬送至加熱室212。在加熱室212中,基材10被施予加熱處理,去除附著或吸著於表面的水分等。基材10在加熱後被搬送至CVD室213,在CVD室213中成膜閘極絕緣膜14(第2圖(A))。於閘極絕緣膜14成膜後,基材10被搬送至濺鍍室214,在濺鍍室214中成膜IGZO膜15F及停止層形成膜16F(第2圖(B))。於停止層形成膜16F形成後,基材10被搬送至卸載室215,並搬出至真空處理裝置201的外部。
濺鍍室214係具有:含有用以成膜IGZO膜15F之靶材料的濺射陰極Tc、以及含有用以成膜停止層形成膜16F之靶材料的濺射陰極Ts。用以形成IGZO膜15F之濺射陰極係可使用In-Ga-Zn-O的單一靶材,亦可使用In2 O3 靶材、Ga2 O3 靶材、以及ZnO靶材之類的複數個靶材。用以成膜停止層形成膜16F之濺鍍靶材雖使用氧化矽物或氮化矽物的靶材,但當然並未限定於此。
濺鍍室214係具備有用以將氧化性氣體導入至室內之氣體導入系統,可藉由與氧化性氣體之反應性濺鍍法進行IGZO膜15F及停止層形成膜16F的成膜。藉由控制所導入的氣體的分壓(流量),可容易地控制膜中的氧濃度。以導入至濺鍍室214的氣體而言,能例舉例如O2 、O3 、H2 O等,但當然並未限定於此。
第6圖(B)所示的真空處理裝置202亦由枚葉型(群聚型)的真空處理裝置所構成。在真空處理裝置202中,濺鍍室係區分成用以成膜IGZO膜15F之濺鍍室214A以及用以成膜停止層形成膜16F之濺鍍室214B。
依據上述構成的真空處理裝置201、202,可在IGZO膜15F成膜後以不使IGZO膜15F暴露於大氣之方式形成停止層形成膜16F。如此,能防止因為大氣中的水分和雜質附著至IGZO膜15F的表面導致膜質的劣化。此外,由於可於IGZO膜15F成膜後連續成膜停止層形成膜16F,因此能縮短停止層形成膜16F的成膜所需的製程時間,而能謀求生產性的提升。
此外,依據真空處理裝置201,能於IGZO膜15F的成膜室內連續性地成膜停止層形成膜16F。如此,由於能以不從IGZO膜15F的成膜室搬出基材10之方式進行停止層形成膜16F的成膜,因此能進一步謀求生產性的提升。
<第二實施形態>
第7圖係顯示本發明的第二實施形態。此外,圖中與上述第一實施形態對應的部分係附上相同符號,並省略其詳細說明。
本實施形態的電晶體元件101係經由與第一實施形態同樣的步驟予以製造。圖示的電晶體元件101與上述第一實施形態的電晶體元件100的不同點為停止層16具有第一絕緣膜16A與第二絕緣膜16B的多層構造。
含有鋅(Zn)的半導體層係對酸/鹼的耐性較弱,故蝕刻容易。因此,在活性層15形成時,於IGZO膜15F的通道區域形成用以保護不受蝕刻劑影響之停止層16。停止層16除了作為IGZO膜15F的蝕刻遮罩作用外,還具有作為在活性層15的上層側維持源極電極17S與汲極電極17D間的電性絕緣之絕緣膜之功能。
然而,構成停止層16之氧化矽膜會有無法充分地防止從大氣中混入雜質之情形。當大氣中的雜質混入至活性層15時,電晶體特性會產生不一致。
因此,在本實施形態中,係將停止層16作成由氧化矽膜或氮化矽膜所構成的第一絕緣膜16A以及由形成在該第一絕緣膜16A上的金屬氧化膜所構成的第二絕緣膜16B之雙層構造。以第一絕緣膜16A確保所期待的電性絕緣性,以第二絕緣膜16B確保對於大氣中的雜質混入之阻障性。
第二絕緣膜16B係使用對於大氣的雜質混入具有高阻障性的絕緣性金屬氧化物。以第二絕緣膜16B而言,能以鉭氧化物(TaOx)、氧化鋁(Al2 O3 )、氧化釔(Y2 O3 )等來構成。將該第二絕緣膜16B形成於第一絕緣膜16A的上層側,藉此能形成對於大氣中的雜質混入具有優越的阻障性的停止層。如此,能謀求電晶體特性的穩定化。
此外,亦可以金屬氧化膜構成第一絕緣膜16A,以氧化矽膜或氮化矽膜構成第二絕緣膜16B。依據此種構成亦可獲得與上述相同的效果。
第8圖(A)至(C)係用以實施上述電晶體元件101(場效型電晶體)的製造步驟的一部分之真空處理裝置的構略構成圖。此外,與第6圖對應的部分係附上相同符號並省略其詳細說明。
第8圖(A)所示的真空處理裝置203係枚葉型(群聚型)的真空處理裝置。濺鍍室214係分別具有:用以成膜構成活性層15之IGZO膜15F之濺射陰極Tc、用以成膜停止層16的第一絕緣膜16A之濺射陰極Ts1、以及用以成膜停止層16的第二絕緣膜16B之濺射陰極Ts2。
第8圖(B)及(C)所示的真空處理裝置204、205亦同樣由枚葉型(群聚型)的真空處理裝置所構成。真空處理裝置204係具備有:用以成膜IGZO膜15F之第一濺鍍室214A、以及用以成膜停止層形成膜16F(第一絕緣膜16A及第二絕緣膜16B)之第二濺鍍室214B。真空處理裝置205係具備有:用以成膜IGZO膜15F之第一濺鍍室214A、用以成膜構成停止層16之第一絕緣膜16A之第二濺鍍室214B、以及用以成膜構成停止層16之第二絕緣膜16B之第三濺鍍室214C。
在本實施形態中,亦與上述第一實施形態同樣,可於IGZO膜15F成膜後,以不使IGZO膜15F暴露於大氣之方式形成停止層形成膜16F。如此,能防止因為大氣中的水分和雜質附著至IGZO膜15F的表面導致膜質的劣化。此外,由於可在IGZO膜15F成膜後連續成膜停止層形成膜16F,因此能縮短停止層形成膜16F的成膜所需的製程時間,而能謀求生產性的提升。
此外,依據真空處理裝置203,能於IGZO膜15F的成膜室內連續性地成膜停止層形成膜16F。如此,由於能以不從IGZO膜15F的成膜室搬出基材10之方式進行停止層形成膜16F的成膜,因此能進一步謀求生產性的提升。
<第三實施形態>
第9圖係顯示本發明的第三實施形態。此外,圖中,針對與上述第一及第二實施形態對應的部分係附上相同符號並省略其詳細說明。
本實施形態的電晶體元件102係經由與第一實施形態同樣的製程來製造。圖示的電晶體元件102與上述第二實施形態的電晶體元件101的差異點在於閘極絕緣膜14係具有第一閘極絕緣膜14A與第二閘極絕緣膜14B的多層構造。
閘極絕緣膜係以確保閘極電極與活性層間的電性絕緣為目的而形成。然而,由於由氧化矽膜所構成的閘極絕緣膜對於來自基板(基材)的雜質擴散的阻障性較低,因此會有來自基板的雜質擴散至閘極絕緣膜中導致無法確保預定的絕緣功能之情形。在此情形中,由於閘極絕緣膜無法獲得期望的絕緣功能,因此有產生閘極臨限值的不一致以及與活性層間的電性洩漏之虞。
因此,在本實施形態中,係將閘極絕緣膜14作成由金屬氧化膜所構成的第一閘極絕緣膜14A以及由形成在該第一閘極絕緣膜14A上的氧化矽膜或氮化矽膜所構成的第二閘極絕緣膜14B之雙層構造。以第一閘極絕緣膜14A確保期望的阻障性,以第二閘極絕緣膜14B確保期望的電性絕緣性。
第一閘極絕緣膜14A係使用對於來自基板的雜質擴散具有高阻障性的絕緣性金屬氧化物。以第一閘極絕緣膜14A而言,能以鉭氧化物(TaOx)、氧化鋁(Al2 O3 )、氧化釔(Y2 O3 )等來構成。將該第一閘極絕緣膜14A形成於第二閘極絕緣膜14B的下層側,藉此能形成對於來自基板的雜質擴散具有優越的阻障性之閘極絕緣膜。如此,可穩定地製造具有期望的電晶體特性之電晶體元件。
此外,亦可以氧化矽膜或氮化矽膜構成第一閘極絕緣膜14A,以金屬氧化膜構成第二閘極絕緣膜14B。此種構成亦能獲得與上述同樣的效果。
第10圖(A)至(C)係用以實施上述電晶體元件102(場效型電晶體)的製造步驟的一部分之真空處理裝置的概略構成圖。此外,與第6圖及第8圖對應的部分係附上相同的符號並省略其詳細說明。
第10圖(A)所示的真空處理裝置206係枚葉型(群聚型)的真空處理裝置。真空處理裝置206係具備有:用以成膜第一閘極絕緣膜14A之濺鍍室213A、以及用以成膜第二閘極絕緣膜14B之濺鍍室213B的兩個濺鍍室。濺鍍室213A係具有用以成膜第一閘極絕緣膜14A之濺射陰極Tg1,濺鍍室213B係具有用以成膜第二閘極絕緣膜14B之濺射陰極Tg2。用以成膜構成活性層之IGZO膜15F以及構成停止層16之第一與第二絕緣膜16A、16B之濺鍍室係由共通的濺鍍室214所構成。
第10圖(B)及(C)所示的真空處理裝置207、208亦同樣由枚葉型(群聚型)的真空處理裝置所構成。真空處理裝置207係具備有:用以成膜構成閘極絕緣膜14之第一及第二閘極絕緣膜14A、14B之第一濺鍍室213、用以成膜構成活性層15之IGZO膜15F之第二濺鍍室214A、以及用以成膜構成停止層16之第一及第二絕緣膜16A、16B之第三濺鍍室214B。真空處理裝置208係具備有:用以成膜第一閘極絕緣膜14A之第一濺鍍室213A、用以成膜第二閘極絕緣膜14B之第二濺鍍室213B、用以成膜IGZO膜15F之第三濺鍍室214A、用以成膜第一絕緣膜16A之第四濺鍍室214B、以及用以成膜第二絕緣膜16B之第五濺鍍室214C。
在本實施形態中,亦與上述第一及第二實施形態同樣,可於IGZO膜15F成膜後,以不使IGZO膜15F暴露於大氣之方式形成停止層形成膜16F。如此,能防止因為大氣中的水分和雜質附著至IGZO膜15F的表面導致膜質的劣化。此外,由於可在IGZO膜15F成膜後連續成膜停止層形成膜16F,因此能縮短停止層形成膜16F的成膜所需的製程時間,而能謀求生產性的提升。
此外,依據真空處理裝置208,由於以濺鍍法成膜閘極絕緣膜14,因此無須CVD製程所需的原料氣體的導入系統和排氣系統的除害設備。如此,可謀求設備成本的降低與製程無塵化。
<第四實施形態>
第11圖(A)至(C)係本發明第四實施形態的場效型電晶體之製造裝置的概略構成圖。在本實施形態中,係以該製造裝置由直列型的真空處理裝置所構成之例進行說明。
此外,真空處理裝置係可為以使基板朝水平方向橫臥的姿勢來搬送基板之橫型裝置,亦可為以使基板大致直立之姿勢來搬送基板之縱型裝置。在基板(基材)尺寸為大型尺寸的情形,縱型裝置係有利於謀求減少設置面積。此外,對於基材10之成膜係可採用在搬送基材的過程中於處理室內予以成膜之通過成膜,或使基材靜止的狀態下於處理室內予以成膜之靜止成膜(停止成膜)的任一種方式。
第11圖(A)所示的真空處理裝置301係具有:裝載室311、第一加熱室312、CVD室313、緩衝室314、第一濺鍍室315、第二加熱室316、第二濺鍍室317、以及卸載室318。雖未圖示,但真空處理裝置301係配置有用以將基材10搬送至各處理室之搬送機構,該搬送機構係從裝載室311朝卸載室318,將基材10搬送至各處理室。雖未圖示,但於鄰接的處理室之間介設閘閥(gate valve)等閥機構,於基材的搬送時開放需要的閘。各處理室皆維持在預定的真空度,在真空環境中進行處理室311至318間的基材10的移載。
一般而言,形成有閘極電極11之基材10(參照第1圖(F))係被搬入至裝載室311。搬入至裝載室311的基材10係被搬送至第一加熱室312。在第一加熱室312中,基材10係進行加熱處理,去除附著或吸著於表面的水分等。加熱後,基材10係被搬送至CVD室313,於CVD室313中成膜閘極絕緣膜14(第2圖(A))。於閘極絕緣膜14成膜後,基材10係經由緩衝室314被搬送至第一濺鍍室314,於第一濺鍍室314中成膜IGZO膜15F。於IGZO膜15F成膜後,基材10被搬送至第二加熱室316,於第二加熱室316中進行用以對IGZO膜15F賦予預定的電晶體特性之熱處理。加熱後,基材10被搬送至第二濺鍍室317,於第二濺鍍室317中成膜停止層形成膜16F(第2圖(B))。於停止層形成膜16F形成後,基材10被搬送至卸載室318,並被搬出至真空處理裝置301的外部。
緩衝室314係以確保CVD室313與第一濺鍍室315間的氛圍絕緣為目的而設置。亦即,一般而言,與濺鍍室相比,CVD室係在低真空下進行處理,且氛圍氣體亦不同。因此,在直列式的真空處理裝置中,在將CVD室與濺鍍室鄰接配置的情形中,由於CVD室內的氛圍朝濺鍍室內流出,會污染濺鍍室內。為了防止這種情形,於CVD室與濺鍍室之間介設比這些處理室還維持在高真空度的緩衝室,而防止CVD室與濺鍍室間的氛圍串擾(Crosstalk)。
第11圖(B)所示的真空處理裝置302係使用於停止層16由第一絕緣膜16A與第二絕緣膜16B的雙層構造所構成之上述第二實施形態的電晶體元件101(第7圖)的製作。亦即,真空處理裝置302係具備有用以成膜第一絕緣膜16A之濺鍍室317A、以及用以成膜第二絕緣膜16B之濺鍍室317B。
第11圖(C)所示的真空處理裝置303係使用於閘極絕緣膜14由第一閘極絕緣膜14A與第二閘極絕緣膜14B的雙層構造所構成、停止層16由第一絕緣膜16A與第二絕緣膜16B的雙層構造所構成之上述第三實施形態的電晶體元件102(第9圖)的製作。亦即,真空處理裝置303係具備有:用以成膜第一閘極絕緣膜14A之濺鍍室313A、用以成膜第二閘極絕緣膜14A之濺鍍室313B、用以成膜第一絕緣膜16A之濺鍍室317A、以及用以成膜第二絕緣膜16B之濺鍍室317B。
在本實施形態中,亦與上述第一及第二實施形態同樣,可於IGZO膜15F成膜後,以不使IGZO膜15F暴露於大氣之方式形成停止層形成膜16F。如此,能防止因為大氣中的水分和雜質附著至IGZO膜15F的表面導致膜質的劣化。此外,由於可在IGZO膜15F成膜後連續成膜停止層形成膜16F,因此能縮短停止層形成膜16F的成膜所需的製程時間,而能謀求生產性的提升。
此外,依據真空處理裝置303,由於以濺鍍法成膜閘極絕緣膜14,因此無需CVD製程所需的原料氣體的導入系統和排氣氣體的除害設備。如此,可謀求設備成本的降低和製程的無塵化。此外,由於以濺鍍法成膜閘極絕緣膜14,因此無需在與用以成膜活性層的濺鍍室之間設置緩衝室。
以上雖已說明本發明的實施形態,但本發明當然不被實施形態所限定,可依據本發明的技術性思想進行各種變更。
例如在以上的實施形態中,雖以底部閘極型的場效型電晶體之製造方法為例進行說明,但並未限定於此,本發明亦可應用於頂部閘極型的場效型電晶體之製造方法。
此外,在上述第三及第四實施形態中,以濺鍍法分別成膜構成閘極絕緣膜14之第一閘極絕緣膜14A及第二閘極絕緣膜14B之例進行說明。但並未限定於此,亦可以CVD法成膜第一及第二閘極絕緣膜14A、14B中至少一層。
此外,閘極絕緣膜14並未限定於由氧化矽膜或氮化矽膜的單層膜予以構成之例,亦可例如以氧化矽膜與氮化矽膜的層疊膜構成閘極絕緣膜。
10...基材
11...閘極電極
11F...閘極電極膜
12、18、20、22、27...阻劑遮罩
12F...光阻膜
13...遮罩
14...閘極絕緣膜
14A...第一閘極絕緣膜
14B...第二閘極絕緣膜
15...活性層
15F...IGZO膜
16...停止層
16A...第一絕緣膜
16B...第二絕緣膜
16F...停止層形成膜
17、17S、17D...源極/汲極電極
17F...金屬膜
19...保護膜
19a...接觸孔
20a...開口部
21、21F...透明導電膜
100、101、102...電晶體元件(場效型電晶體)
201至208、301至303...真空處理裝置
210...搬送室
211...裝載室
212、312、316...加熱室
213、313...CVD室
214、214A、214B、214C、313A、313B、315、317、317A、317B...濺鍍室
215、318...卸載室
314...緩衝室
Tc、Ts、Ts1、Ts2、Tg1、Tg2...濺射陰極
第1圖(A)至(F)係說明本發明第一實施形態的場效型電晶體之製造方法的各步驟的主要部分剖面圖。
第2圖(A)至(E)係說明本發明第一實施形態的場效型電晶體之製造方法的各步驟的主要部分剖面圖。
第3圖(A)至(D)係說明本發明第一實施形態的場效型電晶體之製造方法的各步驟的主要部分剖面圖。
第4圖(A)至(D)係說明本發明第一實施形態的場效型電晶體之製造方法的各步驟的主要部分剖面圖。
第5圖(A)至(D)係說明本發明第一實施形態的場效型電晶體之製造方法的各步驟的主要部分剖面圖。
第6圖(A)及(B)係本發明第一實施形態的場效型電晶體之製造裝置的概略構成圖。
第7圖係顯示本發明第二實施形態的場效型電晶體的構成之概略剖面圖。
第8圖(A)至(C)係本發明第二實施形態的場效型電晶體之製造裝置的概略構成圖。
第9圖係顯示本發明第三實施形態的場效型電晶體的構成之概略剖面圖。
第10圖(A)至(C)係本發明第三實施形態的場效型電晶體之製造裝置的概略構成圖。
第11圖(A)至(C)係本發明第四實施形態的場效型電晶體之製造裝置的概略構成圖。
10...基材
11...閘極電極
14...閘極絕緣膜
15F...IGZO膜
16...停止層
16F...停止層形成膜
17F...金屬膜
27...阻劑遮罩

Claims (9)

  1. 一種場效型電晶體之製造方法,包括下列步驟:藉由濺鍍法於含有閘極電極的基材上形成被覆前述閘極電極之閘極絕緣膜;藉由濺鍍法於前述閘極絕緣膜上形成具有In-Ga-Zn-O系組成的活性層;藉由濺鍍法於前述活性層上形成由氧化矽膜或氮化矽膜與金屬氧化膜所構成的多層構造之絕緣膜,且用以保護前述活性層不受作用於前述活性層的蝕刻劑之影響的停止層;以被覆前述活性層及前述停止層之方式形成金屬膜,以前述停止層作為蝕刻停止層,濕式蝕刻前述金屬膜而形成源極電極與汲極電極,將前述停止層作為遮罩來蝕刻前述活性層。
  2. 如申請專利範圍第1項之場效型電晶體之製造方法,其中,形成前述停止層之步驟係於形成前述活性層後,於前述活性層的成膜室內連續性地成膜前述停止層。
  3. 如申請專利範圍第1項之場效型電晶體之製造方法,其中,形成前述停止層之步驟係包含有:藉由濺鍍法於前述活性層上形成由氧化矽膜或氮化矽膜所構成的第一絕緣膜之步驟;以及藉由濺鍍法於前述第一絕緣膜上形成由金屬氧化膜所構成的第二絕緣膜之步驟。
  4. 如申請專利範圍第1項之場效型電晶體之製造方法,其中,形成前述停止層之步驟係包含有:藉由濺鍍法於前述活性層上形成由金屬氧化膜所構成的第一絕緣膜之步驟;以及藉由濺鍍法於前述第一絕緣膜上形成由氧化矽膜或氮化矽膜所構成的第二絕緣膜之步驟。
  5. 如申請專利範圍第3項或第4項之場效型電晶體之製造方法,其中,形成前述停止層之步驟係在同一成膜室內連續性地成膜前述第一絕緣膜與前述第二絕緣膜。
  6. 如申請專利範圍第5項之場效型電晶體之製造方法,其中,形成前述停止層之步驟係在形成前述活性層後,於前述活性層的成膜室內連續性地成膜前述停止層。
  7. 如申請專利範圍第1項之場效型電晶體之製造方法,其中,形成前述閘極絕緣膜之步驟係包含有:於前述閘極電極上形成由金屬氧化膜所構成的第一閘極絕緣膜之步驟;以及於前述第一閘極絕緣膜上形成由氧化矽膜或氮化矽膜所構成的第二閘極絕緣膜之步驟。
  8. 如申請專利範圍第1項之場效型電晶體之製造方法,其中,形成前述閘極絕緣膜之步驟係包含有:於前述閘極電極上形成由氧化矽膜或氮化矽膜所構成的第一閘極絕緣膜之步驟;以及於前述第一閘極絕緣膜上形成由金屬氧化膜所構成的第二閘極絕緣膜之步驟。
  9. 如申請專利範圍第1項之場效型電晶體之製造方法,其中,復形成被覆前述活性層之保護膜,並形成與前述活性層接觸之源極電極及汲極電極。
TW098128962A 2008-08-29 2009-08-28 場效型電晶體之製造方法及製造裝置 TWI514478B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008222233 2008-08-29

Publications (2)

Publication Number Publication Date
TW201017774A TW201017774A (en) 2010-05-01
TWI514478B true TWI514478B (zh) 2015-12-21

Family

ID=41721446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098128962A TWI514478B (zh) 2008-08-29 2009-08-28 場效型電晶體之製造方法及製造裝置

Country Status (5)

Country Link
JP (1) JP5417332B2 (zh)
KR (2) KR101273143B1 (zh)
CN (1) CN102165570A (zh)
TW (1) TWI514478B (zh)
WO (1) WO2010024279A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102402342B1 (ko) * 2010-02-05 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101465192B1 (ko) * 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5557595B2 (ja) * 2010-05-14 2014-07-23 富士フイルム株式会社 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー
KR101293130B1 (ko) 2010-05-28 2013-08-12 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP2011249674A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 薄膜トランジスタおよびその製造方法
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102403225B (zh) * 2010-09-07 2013-08-14 无锡华润上华半导体有限公司 沟渠双扩散金属氧化半导体制作方法及装置
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
JP5668917B2 (ja) 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
KR20130087354A (ko) 2012-01-27 2013-08-06 주식회사 유피케미칼 인듐을 포함한 산화막 및 이의 제조 방법
CN102646717B (zh) * 2012-02-29 2015-01-21 京东方科技集团股份有限公司 阵列基板和其制造方法以及显示装置
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
CN103000694B (zh) * 2012-12-13 2015-08-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102082660B1 (ko) * 2013-04-30 2020-02-28 엘지디스플레이 주식회사 산화물 박막 트랜지스터
CN105514127A (zh) * 2016-02-25 2016-04-20 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN107564809B (zh) * 2017-08-04 2019-11-12 深圳市华星光电半导体显示技术有限公司 Igzo膜层的蚀刻液及其蚀刻方法
CN112951853A (zh) * 2021-04-14 2021-06-11 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN113725157B (zh) * 2021-08-27 2024-03-12 昆山龙腾光电股份有限公司 阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132396A1 (en) * 2000-03-08 2002-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2005285890A (ja) * 2004-03-29 2005-10-13 Casio Comput Co Ltd 亜鉛酸化物の加工方法
EP1933293A1 (en) * 2005-10-05 2008-06-18 Idemitsu Kosan Co., Ltd. Tft substrate and method for manufacturing tft substrate
JP2008166716A (ja) * 2006-12-05 2008-07-17 Canon Inc ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125978A (ja) * 1987-11-11 1989-05-18 Hitachi Ltd 薄膜トランジスタの製造方法
JPH03148136A (ja) * 1989-11-02 1991-06-24 Matsushita Electric Ind Co Ltd 半導体素子および半導体素子の製造方法
JP2913737B2 (ja) * 1990-03-14 1999-06-28 富士通株式会社 薄膜トランジスタの製造方法
JP3054187B2 (ja) * 1990-11-09 2000-06-19 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JPH05160152A (ja) * 1991-12-05 1993-06-25 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH06188422A (ja) * 1992-12-18 1994-07-08 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3429957B2 (ja) * 1996-08-28 2003-07-28 松下電器産業株式会社 スパッタリング方法及び装置
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7875559B2 (en) * 2007-01-09 2011-01-25 Electronics And Telecommunications Research Institute Method of manufacturing P-type ZnO semiconductor layer using atomic layer deposition and thin film transistor including the P-type ZnO semiconductor layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132396A1 (en) * 2000-03-08 2002-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2005285890A (ja) * 2004-03-29 2005-10-13 Casio Comput Co Ltd 亜鉛酸化物の加工方法
EP1933293A1 (en) * 2005-10-05 2008-06-18 Idemitsu Kosan Co., Ltd. Tft substrate and method for manufacturing tft substrate
JP2008166716A (ja) * 2006-12-05 2008-07-17 Canon Inc ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置

Also Published As

Publication number Publication date
KR20110028393A (ko) 2011-03-17
KR20130029454A (ko) 2013-03-22
JPWO2010024279A1 (ja) 2012-01-26
CN102165570A (zh) 2011-08-24
JP5417332B2 (ja) 2014-02-12
TW201017774A (en) 2010-05-01
WO2010024279A1 (ja) 2010-03-04
KR101273143B1 (ko) 2013-06-17

Similar Documents

Publication Publication Date Title
TWI514478B (zh) 場效型電晶體之製造方法及製造裝置
JP6722812B2 (ja) 半導体装置
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
WO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
US8956926B2 (en) Method for manufacturing self-aligned thin film transistor
JP5099740B2 (ja) 薄膜トランジスタ
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
JP2014022492A (ja) 半導体装置及びその製造方法
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
TWI474407B (zh) A method for manufacturing a transistor, a transistor, and a sputtering target
TWI471447B (zh) Vacuum processing device
TWI498970B (zh) 場效型電晶體之製造方法
WO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
WO2021073193A1 (zh) 垂直结构的复合晶型金属氧化物薄膜晶体管及其制造方法
US11049976B2 (en) Thin-film transistor, oxide semiconductor film, and sputtering target
WO2018166018A1 (zh) 薄膜晶体管及其制造方法、显示面板
KR101073786B1 (ko) 박막트랜지스터의 제조방법
US20230006070A1 (en) Semiconductor Substrate Manufacturing Method and Semiconductor Substrate
WO2022141140A1 (zh) 阵列基板制备方法、阵列基板及显示装置