JPH09181060A - 薄膜成膜装置 - Google Patents

薄膜成膜装置

Info

Publication number
JPH09181060A
JPH09181060A JP33655495A JP33655495A JPH09181060A JP H09181060 A JPH09181060 A JP H09181060A JP 33655495 A JP33655495 A JP 33655495A JP 33655495 A JP33655495 A JP 33655495A JP H09181060 A JPH09181060 A JP H09181060A
Authority
JP
Japan
Prior art keywords
baking
chamber
chambers
wafer
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33655495A
Other languages
English (en)
Inventor
Shiyouji Nohama
祥二 野浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33655495A priority Critical patent/JPH09181060A/ja
Publication of JPH09181060A publication Critical patent/JPH09181060A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 被成膜処理体の表面に滴下された液状材
料を常圧下での一又は複数のベーキング処理工程と減圧
下での焼成処理工程を連続的に行うことにより薄膜化す
る薄膜成膜装置において、多品種、小量生産の下におけ
る成膜の高効率化の要求に応え、更に狭占有面積化を図
る。 【解決手段】 各ベーキング処理及び焼成処理をそれぞ
れ別個の枚葉式処理室7、8、9、14にて行うように
する。枚葉式焼成室14における加熱はランプ18によ
り行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜成膜装置、特
に被成膜処理体の表面に滴下された液状材料を常圧下で
の一又は複数のベーキング処理工程と減圧下での焼成処
理工程を連続的に行うことにより薄膜化する薄膜成膜装
置に関する。
【0002】
【従来の技術】半導体装置の製造において、SOG(S
pin On Glass)等の液体材料を半導体ウェ
ハの表面に回転塗布して薄膜を形成する技術は不可欠と
なり、その技術の実施には従来例えば図4に示すような
薄膜成膜装置が用いられていた。図面において、1はイ
ンデクサ室で、半導体ウェハ2を複数(例えば25枚あ
るいは50枚)収納し得るカセット3がセットされる。
図では1個のカセット3しか存在していないが、セット
できるカセット数は例えば4個である。
【0003】4は搬送室であり、上記インデクサ室1の
カセット3内の半導体ウェハ2を後述する回転塗布室
(6)へ、該回転塗布室(6)内で回転塗布処理を受け
た半導体ウェハ2を後述する第1ベーキング室(7)へ
というように各室間における半導体ウェハ2の搬送が行
われる。5はその搬送機構である。
【0004】6は枚葉式の回転塗布室であり、ここで半
導体ウェハ2に対するSOG等の液状材料の回転塗布が
行われる。7、8、9は第1、第2、第3の枚葉式のベ
ーキング室で、低温(数10〜100数10℃)、常圧
でのベーキング処理(処理時間は例えば1分間程度とい
うように比較的短い。)を行い、各ベーキング室で行わ
れるベーキングの温度、時間等の条件が互いに異なる。
これらベーキング室7、8、9における加熱は抵抗加熱
により行われる。
【0005】10はバッチ式の縦型キュア(焼成)室
で、縦型焼成炉11と該焼成炉11に石英ボート13を
用いて半導体ウェハ2を移載する移載機構12等を有し
ている。そして、例えば50枚というような多数の半導
体ウェハ2、2、・・・が同時に高温(数100℃、例
えば約400℃)、減圧下でキュア(焼成)処理され
る。該キュアのための加熱は抵抗加熱により行われてい
る。
【0006】このように、従来の薄膜成膜装置は、枚葉
式の処理室6、7、8、9とバッチ式の焼成室10とが
一体化されていた。
【0007】そして、この薄膜成膜装置による成膜は次
のように行われる。先ず、インデクサ室1内のカセット
3から1枚の半導体ウェハ2を搬送室4内の搬送機構5
により回転塗布室6に送り、該室6内にて液状材料を半
導体ウェハ2上に回転塗布し、回転塗布が済んだらその
半導体ウェハ2を第1のベーキング室7に搬送してそこ
で第1のベーキング処理を行う。
【0008】次に、第2のベーキング室8で第2のベー
キング処理を、次に第3のベーキング室9で第3のベー
キング処理を行う。
【0009】第3のベーキングを終えた半導体ウェハ2
は上記搬送機構5及び図示を省略した移載ロボットによ
り焼成室10内のウェハボート13に移載される。そし
て、各ベーキング処理を終えウェハボート13に載せら
れたウェハ2が所定枚数(例えば50枚)に達すると、
移載機構12によりそのウェハボート13を焼成炉10
内に入れ、蓋を閉じて焼成炉10内を真空引きすると共
に、所定温度に昇音し、所定減圧下で所定時間所定温度
に保つキュア処理を行う。これにより、所定膜質の薄膜
が得られる。
【0010】
【発明が解決しようとする課題】ところで、従来の薄膜
成膜装置は少品種、大量生産には向くが、多品種、小量
生産には適しないという問題があった。
【0011】この点について詳しく説明すると、従来に
おいては、一つの品種の半導体装置の製造は、所定枚数
(例えば50枚)ウェハ単位で行われるのが普通であっ
たので、比較的短時間で行われる各ベーキング処理は枚
葉式ベーキング処理室で行い、各ベーキングを終えたウ
ェハの枚数が所定数に達したら真空引き、昇音のために
時間のかかるキュアを一度にまとめてバッチ式焼成室1
1で行うのが、効率的であった。
【0012】しかし、最近は多品種、小量生産の傾向が
現れ、一つの品種でウェハ例えば2〜3枚分製造すると
いうような注文が増えている。このような注文に対して
液状材料の回転塗布による薄膜の成膜を図4に示すよう
な従来の薄膜成膜装置を用いた場合、焼成室10でのキ
ュアに時間が長くかかり過ぎ、効率的に成膜を行うこと
ができないのである。
【0013】というのは、焼成炉10はバッチ処理を為
し得るように、具体的には所定枚数、例えば50枚のウ
ェハ2、2、・・・を収納できるように極めて大型につ
くる必要があり、そのため、脱ガスする量が多く、真空
引きに時間がかかり、また、昇温、降温にも時間がかか
るからである。また、焼成炉10の加熱を抵抗加熱によ
り行っていたことも昇温、降温にかける時間を長くする
要因となっている。
【0014】また、焼成室10は、バッチ式であるが故
に、多数のウェハ2、2、・・・を収納する焼成炉11
のほか、ウェハボート13を焼成炉11内に移載する移
載機構12等が必要であるので、占有面積が広くなると
いうことも問題である。なぜならば、設備費が高く且つ
稼働、メンテナンスに非常に大きなコストがかかるクリ
ーンルームを無駄に広く面積を占有することは半導体装
置の製造コストの低減を図る上で許されなくなりつつあ
るからである。
【0015】本発明はこのような問題点を解決すべく為
されたものであり、多品種、小量生産の下における成膜
の高効率化の要求に応え、更に狭占有面積化を図ること
のできる新規な薄膜成膜装置を提供することを目的とす
る。
【0016】
【課題を解決するための手段】請求項1の薄膜成膜装置
は、ベーキング処理及び焼成処理をそれぞれ別個の枚葉
式処理室にて行うようにしてなる。
【0017】従って、請求項1の薄膜成膜装置によれ
ば、焼成処理を枚葉式処理室にて行うことができるよう
にしたので、炉を小さくすることができる上に、縦型ウ
ェハボートを炉内に移載する移載機構を必要としないた
め、従来よりも極めて狭くすることができ、脱ガス量を
少なくて済むようにすることができ、従って、真空引き
に要する時間が短くでき、昇温、降温に要する時間も短
くできる。
【0018】依って、ロット数の少ない場合の成膜を効
率良く為すことができる。
【0019】また、焼成室を上述のように狭くすること
ができるので、その狭くできる分薄膜成膜装置の占有面
積を狭くでき、延いては、設備費が高く且つ稼働、メン
テナンスに非常に大きなコストがかかるクリーンルーム
を有効に利用することができる。
【0020】請求項2の薄膜成膜装置は、請求項1記載
の薄膜成膜装置において、焼成処理のための加熱をラン
プを用いて行うようにしてなる。
【0021】従って、請求項2の薄膜成膜装置によれ
ば、ランプ加熱による昇温、降温は抵抗加熱によるそれ
に比較して速度を速くすることができる。
【0022】依って、より一層の成膜の高効率化を図る
ことが可能となる。
【0023】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。
【0024】図1乃至図3は本発明の一つの実施の形態
を示すもので、図1は概略平面図、図2は枚葉式焼成
(キュア)室の断面図、図3は枚葉式焼成室の平面図で
ある。図面において、1はインデクサ室で、半導体ウェ
ハ2を複数(例えば25枚あるいは50枚)収納し得る
カセット3がセットされる。図では1個のカセット3し
か存在していないが、セットできるカセット数は例えば
4個である。
【0025】4は搬送室であり、上記インデクサ室1の
カセット3内の半導体ウェハ2を後述する回転塗布室
(6)へ、該回転塗布室(6)内で回転塗布処理を受け
た半導体ウェハ2を後述する第1ベーキング室(7)へ
というように各室間における半導体ウェハ2の搬送が行
われる。5はその搬送機構である。
【0026】6は枚葉式の回転塗布室であり、ここで半
導体ウェハ2に対するSOG等の液状材料の回転塗布が
行われる。7、8、9は第1、第2、第3の枚葉式のベ
ーキング室で、低温(数10〜100数十℃)、常圧で
のベーキング(時間例えば1分間程度というように比較
的短い)を行い、各ベーキング室で行われるベーキング
の温度、時間などの条件が互いに異なる。これらベーキ
ング室7、8、9における加熱は抵抗加熱により行われ
る。
【0027】14、14は枚葉式の焼成(キュア)室
で、上記枚葉式のベーキング室7、8、9と略同じ大き
さを有しており、焼成室14、14と他の室との間のウ
ェハ搬送も搬送機構5により行われるようになってい
る。本実施例においては焼成室14の数が2個であった
が、1個でも良く、3個でも良い。しかし、焼成(キュ
ア)に要する時間がベークに要する時間に較べて長いの
で、1個より複数の方がよい。なぜならば、焼成室14
における処理に時間がかかりすぎてベーキング室7、
8、9内でベーキングを終えたウェハ2、2、2の待機
時間が長くなることを軽減でき、より効率的な成膜がで
きるからである。
【0028】15は枚葉式焼成室14内にて半導体ウェ
ハ2を支持するウェハサセプタ、16、16は該焼成室
14の床に設けられた透明ガラス窓、17、17は該透
明ガラス窓16、16越しに半導体ウェハ2を下から加
熱する加熱用ランプである。従来の薄膜成膜装置の焼成
室では抵抗加熱によりウェハ2を加熱するようにされて
いたが、本実施の形態の薄膜成膜装置においては、ラン
プ加熱によりウェハ2の加熱をするようにされている。
その方がオン、オフによる昇温、降温の速度を極めて速
くすることができるからである。
【0029】19はN2 等のガスを焼成室14内に噴出
するインジェクタ、20は排気ポートである。21は搬
送室側5を向いたゲートバルブで、該ゲートバルブ21
を開いた状態にして半導体ウェハ2の出し入れを為すよ
うになっている。
【0030】本実施の形態による成膜は、第3のベーキ
ング迄は従来の薄膜成膜装置によるそれと同じであり、
第3のベーキングが終了した後は、二つの焼成室14、
14のうち空いている方14にそのベーキングを終えた
ウェハ2を搬送し、そこで焼成を行う。
【0031】このような実施の形態によれば、焼成をバ
ッチ式縦型焼成炉、移載機等を備え従って大型になる焼
成室ではなく、小型化された枚葉式焼成室14、14に
て行うので、脱ガス量を少なくて済むようにすることが
でき、従って、真空引きに要する時間が短くでき、ま
た、昇温、降温に要する時間も短くできる。特に、抵抗
加熱によってではなく、ランプ加熱によって焼成を行う
ことも昇温、降温の速度を速める要因になる。
【0032】依って、ロット数の少ない場合の成膜を効
率良く為すことができる。
【0033】また、焼成室14、14を上述のように狭
くすることができるので、その狭くできる分薄膜成膜装
置の占有面積を狭くでき、延いては、設備費が高く且つ
稼働、メンテナンスに非常に大きなコストがかかるクリ
ーンルームを有効に利用することができ、半導体装置の
製造コストの低減に寄与し得る。
【0034】
【実施例】尚、上記第1の実施の形態においては、回転
塗布室6と焼成室14、14とがインラインで結ばれて
いるが、焼成室単独のスタンドアローン装置を設けるよ
うにしても良い。
【0035】また、第1の実施の形態においては、焼成
室14の下側にランプ15を設けていたが、焼成室14
の上側にランプを設けるようにしても良く、また焼成室
14の外側から窓16越しにランプ加熱をするのではな
く、焼成室15内にランプ18を設けて直接的にランプ
加熱をするようにしても良い。
【0036】
【発明の効果】請求項1の薄膜成膜装置によれば、焼成
処理を枚葉式処理室にて行うことができるようにしたの
で、炉を小さくすることができる上に、縦型ウェハボー
トを炉内に移載する移載機構を必要としないため、従来
よりも極めて狭くすることができ、脱ガス量を少なくて
済むようにすることができ、従って、真空引きに要する
時間が短くでき、昇温、降温に要する時間も短くでき
る。
【0037】依って、ロット数の少ない場合の成膜を効
率良く為すことができる。
【0038】また、焼成室を上述のように狭くすること
ができるので、その狭くできる分薄膜成膜装置の占有面
積を狭くでき、延いては、設備費が高く且つ稼働、メン
テナンスに非常に大きなコストがかかるクリーンルーム
を有効に利用することができる。
【0039】請求項2の薄膜成膜装置によれば、ランプ
加熱による昇温、降温が抵抗加熱によるそれに比較して
速度を速くすることができることから、より一層の成膜
の高効率化を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の形態の概略平面図である。
【図2】上記第1の形態の枚葉式焼成室の断面図であ
る。
【図3】上記第1の形態の枚葉式焼成室の平面図であ
る。
【図4】従来例を示す概略平面図である。
【符号の説明】
6 回転塗布室 7〜9 ベーキング室 14 焼成室 18 ランプ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年6月17日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】6は枚葉式の回転塗布室であり、ここで半
導体ウェハ2に対するSOG等の液状材料の回転塗布が
行われる。7、8、9は第1、第2、第3の枚葉式のベ
ーキング室で、低温(数10〜数100℃)、常圧での
ベーキング処理(処理時間は例えば1分間程度というよ
うに比較的短い。)を行い、各ベーキング室で行われる
ベーキングの温度、時間等の条件が互いに異なる。これ
らベーキング室7、8、9における加熱は抵抗加熱によ
り行われる。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正内容】
【0009】第3のベーキングを終えた半導体ウェハ2
は上記搬送機構5及び図示を省略した移載ロボットによ
り焼成室10内のウェハボート13に移載される。そし
て、各ベーキング処理を終えウェハボート13に載せら
れたウェハ2が所定枚数(例えば50枚)に達すると、
移載機構12によりそのウェハボート13を焼成炉10
内に入れ、蓋を閉じて焼成炉10内を真空引きすると共
に、所定温度に昇し、所定減圧下で所定時間所定温度
に保つキュア処理を行う。これにより、所定膜質の薄膜
が得られる。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0011
【補正方法】変更
【補正内容】
【0011】この点について詳しく説明すると、従来に
おいては、一つの品種の半導体装置の製造は、所定枚数
(例えば25枚あるいは50枚)ウェハ単位で行われる
のが普通であったので、比較的短時間で行われる各ベー
キング処理は枚葉式ベーキング処理室で行い、各ベーキ
ングを終えたウェハの枚数が所定数に達したら真空引
き、昇温のために時間のかかるキュアを一度にまとめて
バッチ式焼成室11で行うのが、効率的であった。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0026
【補正方法】変更
【補正内容】
【0026】6は枚葉式の回転塗布室であり、ここで半
導体ウェハ2に対するSOG等の液状材料の回転塗布が
行われる。7、8、9は第1、第2、第3の枚葉式のベ
ーキング室で、低温(数10〜数100℃)、常圧での
ベーキング(時間例えば1分間程度というように比較的
短い)を行い、各ベーキング室で行われるベーキングの
温度、時間などの条件が互いに異なる。これらベーキン
グ室7、8、9における加熱は抵抗加熱により行われ
る。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 被成膜処理体の表面に滴下された液状材
    料を常圧下での一又は複数のベーキング処理工程と減圧
    下での焼成処理工程を連続的に行うことにより薄膜化す
    る薄膜成膜装置において、 各ベーキング処理及び焼成処理をそれぞれ別個の枚葉式
    処理室にて行うようにされたことを特徴とする薄膜成膜
    装置
  2. 【請求項2】 焼成処理を行う加熱手段として枚葉式処
    理室の外部又は内部に設けたランプを有することを特徴
    とする請求項1記載の薄膜成膜装置
JP33655495A 1995-12-25 1995-12-25 薄膜成膜装置 Pending JPH09181060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33655495A JPH09181060A (ja) 1995-12-25 1995-12-25 薄膜成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33655495A JPH09181060A (ja) 1995-12-25 1995-12-25 薄膜成膜装置

Publications (1)

Publication Number Publication Date
JPH09181060A true JPH09181060A (ja) 1997-07-11

Family

ID=18300346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33655495A Pending JPH09181060A (ja) 1995-12-25 1995-12-25 薄膜成膜装置

Country Status (1)

Country Link
JP (1) JPH09181060A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138210A (ja) * 1998-11-04 2000-05-16 Tokyo Electron Ltd 塗布膜形成装置およびエージング処理装置
JP2001102374A (ja) * 1999-09-28 2001-04-13 Tokyo Electron Ltd 膜形成システム
JP2002289607A (ja) * 2001-03-27 2002-10-04 Nec Corp 絶縁膜の形成方法
JP2003100621A (ja) * 2001-09-27 2003-04-04 Tokyo Electron Ltd 基板処理装置及び基板処理方法
WO2016132830A1 (ja) * 2015-02-19 2016-08-25 住友精密工業株式会社 充填方法および充填装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138210A (ja) * 1998-11-04 2000-05-16 Tokyo Electron Ltd 塗布膜形成装置およびエージング処理装置
KR100509224B1 (ko) * 1998-11-04 2005-08-18 동경 엘렉트론 주식회사 도포막 형성장치 및 에이징처리장치
JP2001102374A (ja) * 1999-09-28 2001-04-13 Tokyo Electron Ltd 膜形成システム
JP2002289607A (ja) * 2001-03-27 2002-10-04 Nec Corp 絶縁膜の形成方法
JP2003100621A (ja) * 2001-09-27 2003-04-04 Tokyo Electron Ltd 基板処理装置及び基板処理方法
WO2016132830A1 (ja) * 2015-02-19 2016-08-25 住友精密工業株式会社 充填方法および充填装置

Similar Documents

Publication Publication Date Title
JP4237939B2 (ja) 基板加熱冷却を改良した真空処理装置
US5674786A (en) Method of heating and cooling large area glass substrates
US6780251B2 (en) Substrate processing apparatus and method for fabricating semiconductor device
JP2981102B2 (ja) 薄膜トランジスタの製造方法
JP2729106B2 (ja) ウェファ処理クラスタ・ツール・バッチ予熱及び脱気方法及び装置
JPH06244124A (ja) 改良されたスループットを有する真空処理装置
JP2010272875A (ja) 大領域ガラス基板のコーティング及びアニーリング方法
JP2002222806A (ja) 基板処理装置
JPH09181060A (ja) 薄膜成膜装置
JPH1112738A (ja) Cvd成膜方法
JP3869499B2 (ja) 基板処理方法
JP2001250780A (ja) 半導体製造装置におけるダミー基板の運用方法
JPH09115985A (ja) ウエハトランスファチャンバ及びウエハの予熱方法
JPH07201724A (ja) 塗布膜形成方法及びその装置
JP4115331B2 (ja) 基板処理装置
JP3844608B2 (ja) 真空成膜装置
JP3447974B2 (ja) 基板処理装置
JP2005038947A (ja) 成膜装置、成膜方法および半導体装置の製造方法
JP4022619B2 (ja) アニール処理、装置及びシステム
JPH07249672A (ja) 基板搬送方法
JP4503713B2 (ja) 真空成膜法の基板冷却方法
JP3580916B2 (ja) 基板加熱装置
JPH07113150B2 (ja) 薄膜形成装置
JP2761579B2 (ja) 基板処理装置
JP2003003253A (ja) 蒸着装置および蒸着方法