CN114223056A - 利用主动聚焦激光束激光划刻工艺和等离子体蚀刻工艺的混合式晶片切割方案 - Google Patents

利用主动聚焦激光束激光划刻工艺和等离子体蚀刻工艺的混合式晶片切割方案 Download PDF

Info

Publication number
CN114223056A
CN114223056A CN202080056989.1A CN202080056989A CN114223056A CN 114223056 A CN114223056 A CN 114223056A CN 202080056989 A CN202080056989 A CN 202080056989A CN 114223056 A CN114223056 A CN 114223056A
Authority
CN
China
Prior art keywords
laser beam
semiconductor wafer
laser
integrated circuits
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080056989.1A
Other languages
English (en)
Inventor
K·巴拉克里希南
J·帕克
S·斯如纳乌卡拉苏
E·S·白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN114223056A publication Critical patent/CN114223056A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K10/00—Welding or cutting by means of a plasma
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Abstract

描述了切割半导体晶片的方法，每个晶片具有多个集成电路。在一个示例中，对具有多个集成电路的半导体晶片进行切割的方法涉及在半导体晶片上方形成掩模，所述掩模由覆盖并保护集成电路的层组成。接着利用主动聚焦激光束激光划刻工艺对掩模进行图案化，以提供具有间隙的图案化的掩模，从而暴露出集成电路之间的半导体晶片的区域。接着，通过图案化的掩模中的间隙对半导体晶片进行等离子体蚀刻，以对集成电路进行切单。

Description

利用主动聚焦激光束激光划刻工艺和等离子体蚀刻工艺的混 合式晶片切割方案
相关申请的交叉引用
本申请要求于2019年8月13日提交的美国非临时申请第16/539,828号的优先权，所述申请的全部内容通过引用以其整体结合于此。
技术领域
本公开的实施例涉及半导体处理的领域，并且具体而言，涉及切割半导体晶片的方法，每个晶片在其上具有多个集成电路。
相关技术说明
在半导体晶片处理中，集成电路形成在由硅或其他半导体材料组成的晶片(也称为基板)上。通常，利用半导电、导电或绝缘的各种材料的层来形成集成电路。使用各种为人熟知的工艺对这些材料进行掺杂、沉积和蚀刻，以形成集成电路。对每个晶片进行处理以形成大量的单独区域，所述区域包含被称为晶粒的集成电路。
在集成电路形成工艺之后，将晶片“切割(diced)”以将各个晶粒彼此分开，以用于封装或在较大的电路中以未封装的形式使用。用于晶片切割的两种主要技术是划刻(scribing)和锯切(sawing)。通过划刻，将金刚石尖端的划片沿着预先形成的划刻线在晶片表面上移动。这些划刻线沿着晶粒之间的空间延伸。这些空间通常称为“道(streets)”。金刚石划片沿着道在晶片表面中形成浅划痕。在(诸如用辊子)施加压力时，晶片沿划刻线分开。晶片中的断裂遵循晶片基板的晶格结构。划刻可用于厚度为约10密耳(千分之一英寸)或更小的晶片。对于较厚的晶片，锯切是当前较佳的切割方法。
通过锯切，以每分钟高转数旋转的金刚石尖端锯片接触晶片表面，并沿着道锯切晶片。晶片被安装在诸如跨膜框架拉伸的粘合膜之类的支撑构件上，并且将锯反复施加到垂直道和水平道两者。划刻或锯切的一个问题是，切屑(chips)和挖痕(gouges)可沿着晶粒的边缘形成。此外，裂缝可形成并从晶粒的边缘扩散到基板中，并使集成电路无法工作。利用划刻，碎裂和破裂尤其是问题，因为在晶体结构的<110>方向上只能划刻正方形或矩形晶粒的一侧。因此，切割晶粒的另一侧导致锯齿状的分离线。由于碎裂和破裂，在晶片上的晶粒之间需要额外的间隔以防止对集成电路的损坏，例如，将切屑和裂缝保持在距实际集成电路一定距离处。由于间隔要求，在标准尺寸的晶片上不能形成那么多的晶粒，并且浪费了原本可用于电路系统的晶片占地空间。锯的使用加剧了半导体晶片上的占地空间的浪费。锯的刀片约为15微米厚。因此，为了确保围绕锯所造成的切口的破裂和其他损伤不会损害集成电路，通常必须以三百至五百微米分开每个晶粒的电路系统。此外，在切割后，每个晶粒都需要进行彻底的清洁，以去除锯切工艺中产生的颗粒和其他污染物。
等离子体切割也被使用，但也可能有局限性。例如，妨碍等离子体切割的实施的一种限制可能是成本。用于图案化抗蚀胶的标准平板印刷操作可能使实施成本过高。可能妨碍等离子体切割的实施的另一限制是，沿着道切割时对常见的金属(例如铜)进行等离子体处理会产生生产问题或产量限制。
发明内容
本公开的实施例包括用于切割半导体晶片的方法和设备。
在一个实施例中，对具有多个集成电路的半导体晶片进行切割的方法涉及在半导体晶片上方形成掩模，所述掩模由覆盖并保护集成电路的层组成。接着利用主动聚焦激光束激光划刻工艺对掩模进行图案化，以提供具有间隙的图案化的掩模，从而暴露出集成电路之间的半导体晶片的区域。接着，通过图案化的掩模中的间隙对半导体晶片进行等离子体蚀刻，以对集成电路进行切单。
在另一实施例中，一种对包括多个集成电路的半导体晶片进行切割的方法涉及用主动聚焦激光束激光划刻工艺对半导体晶片进行激光划刻，以对集成电路进行切单。
在另一实施例中，一种用于对具有多个集成电路的半导体晶片进行切割的系统，所述系统包括工厂接口。所述系统还包括激光划刻设备，所述激光划刻设备与工厂接口耦接并且具有激光组件，所述激光组件被配置成提供主动聚焦激光束。所述系统还包括等离子体蚀刻腔室，所述等离子体蚀刻腔室与工厂接口耦接。
附图说明
图1是根据本公开的实施例的表示在对包括多个集成电路的半导体晶片进行切割的方法中的操作的流程图。
图2A示出了根据本公开的实施例，在执行与图1的流程图的操作102相对应的切割半导体晶片的方法期间的包括多个集成电路的半导体晶片的剖视图。
图2B示出了根据本公开的实施例，在执行与图1的流程图的操作104相对应的切割半导体晶片的方法期间的包括多个集成电路的半导体晶片的剖视图。
图2C示出了根据本公开的实施例，在执行与图1的流程图的操作108相对应的切割半导体晶片的方法期间的包括多个集成电路的半导体晶片的剖视图。
图3示出了非主动聚焦激光束激光划刻工艺的剖视图。
图4示出了根据本公开的实施例的主动聚焦激光束激光划刻工艺的剖视图。
图5示出了根据本公开的实施例的使用在飞秒范围、皮秒范围和纳秒范围内的激光脉冲宽度的效果。
图6示出了根据本公开的实施例的可以在半导体晶片或基板的道区域中使用的材料的堆叠的剖视图。
图7A至图7D示出了根据本公开的实施例的在切割半导体晶片的方法中的各种操作的剖视图。
图8示出了根据本公开的实施例的用于对晶片或基板进行激光和等离子体切割的工具布局的框图。
图9示出了根据本公开的实施例的示例性计算机系统的框图。
具体实施方式
描述了切割半导体晶片的方法，每个晶片在其上具有多个集成电路。在以下描述中，阐述了许多具体细节，诸如主动聚焦激光束激光划刻方法以及等离子体蚀刻条件和材料方案，以便提供对本公开的实施例的透彻理解。对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他情况中，未详细描述诸如集成电路制造之类的为人熟知的方面，以免不必要地模糊了本公开的实施例。此外，应理解，附图中所示的各种实施例为说明性的表示，并且不一定按照比例绘制。
可以实施涉及初始激光划刻和随后的等离子体蚀刻的混合晶片或基板切割工艺，以进行晶粒切单(singulation)。激光划刻工艺可用于干净地去除掩模层、有机和无机介电层以及器件层。接着可以在晶片或基板的暴露或部分蚀刻时终止激光蚀刻工艺。接着可以采用切割工艺的等离子体蚀刻部分来蚀刻穿过大块的晶片或基板(诸如穿过大块单晶硅)，以产生晶粒或芯片切单或分割。更具体地，一个或多个实施例涉及实施用于例如切割应用的主动聚焦激光束激光划刻工艺。
描述了使用混合激光划刻和等离子体蚀刻方法的用于晶片切割的主动聚焦激光束。可以实施本文描述的实施例以提供主动激光束聚焦控制，以补偿激光切割工艺中的卡盘变化。可以实施本文描述的实施例以提供主动激光束聚焦控制，以补偿激光切割工艺中的基板厚度变化。可以实施用于激光切割的主动激光束聚焦控制的实施例。在一个实施例中，对透镜的主动位置控制用于在激光切割工艺中聚焦激光束。
为了提供背景信息，在激光切割工艺中使用激光束的固定焦点位置可能会导致划刻轮廓，由于因为切割系统中的组装公差而发生的卡盘表面的平整度或调平偏移所导致的卡盘和/或基板表面的变化，划刻轮廓可能不理想。没有已知的用于在切割工艺期间用于主动控制激光聚焦的方法。
实施本文描述的一个或多个实施例的优点可包括以下各项中的一项或多项：(1)整个晶片上的划刻轮廓的均匀性提高；(2)切口宽度更小；(3)晶片良率更高；和/或(4)晶片上的晶粒密度增加。此外，在晶片翘曲的情况下，本文描述的方法可以用于在卡盘(和/或基板)上映射翘曲并调整激光聚焦以补偿翘曲，以便在翘曲的晶片和/或翘曲的支撑表面上实现均匀的划刻线。
可以实施本公开的实施例以在激光切割工艺中主动控制用于切割硅基板的激光束的焦点位置。在一个实施例中，首先通过在固定的高精度激光位移传感器下在多个位置处移动卡盘来制作硅基板卡盘的地形图。接着，使用地形图数据以在划刻期间主动控制激光聚焦透镜位置。在一些情况下，晶片被设置有翘曲。在划刻之前，可以代替地为每个晶片产生翘曲图，或者还可以类似地为每个晶片产生翘曲图，以在翘曲的晶片上产生干净且均匀的划刻线。实施例可包括主动激光聚焦控制、卡盘水平映射或翘曲晶片映射中的一个或多个。应理解，由于激光划刻的开口形状之后的蚀刻轮廓可以通过划刻质量来确定，因此如果划刻工艺涉及如本文所述的主动激光聚焦，则在等离子体切割工艺中可以改善蚀刻速率和轮廓均匀性。
为了提供进一步的背景信息，在涉及初始激光划刻和随后对涂覆的晶片进行等离子体蚀刻的混合晶片或基板切割工艺中，可以应用飞秒激光来去除切割道上的掩模和器件层，直到硅基板暴露为止。随后进行等离子体蚀刻以分离晶粒以实现晶粒切单。通常，非主动聚焦束用于飞秒激光划刻工艺。然而，非主动聚焦束可能会限制工艺灵活性和/或沟槽轮廓控制。
根据本公开的一个或多个实施例，划刻激光束被主动聚焦以改善混合激光切割中的激光划刻工艺。因此，在本公开的一个方面中，可以将主动聚焦激光束激光划刻工艺与等离子体蚀刻工艺的结合用于将半导体晶片切割成切单的集成电路。图1是根据本公开的实施例的表示在对包括多个集成电路的半导体晶片进行切割的方法中的操作的流程图100。图2A至图2C示出了根据本公开的实施例，在执行与流程图100的操作相对应的切割半导体晶片的方法期间的包括多个集成电路的半导体晶片的剖视图。
参照流程图100的操作102以及相对应的图2A，在半导体晶片或基板204上方形成掩模202。掩模202由覆盖和保护形成在半导体晶片204的表面上的集成电路206的层组成。掩模202还覆盖形成在集成电路206中的每一者之间的中间道207。
根据本公开的实施例，形成掩模202包括形成诸如但不限于光刻胶层或I线图案层之类的层。例如，诸如光刻胶层之类的聚合物层可以由另外适合于在光刻工艺中使用的材料组成。在一个实施例中，光刻胶层由正性光刻胶材料组成，所述正性光刻胶材料诸如但不限于248纳米(nm)抗蚀剂、193nm抗蚀剂、157nm抗蚀剂、极紫外(EUV)抗蚀剂、或具有重氮萘醌敏化剂的酚醛树脂基质。在另一实施例中，光刻胶层由负性光刻胶材料组成，所述负性光刻胶材料诸如但不限于聚顺式异戊二烯(poly-cis-isoprene)和聚肉桂酸乙烯酯(poly-vinyl-cinnamate)。
在另一实施例中，形成掩模202涉及形成在等离子体沉积工艺中沉积的层。例如，在一个这样的实施例中，掩模202由等离子体沉积的特氟龙或类特氟龙(聚合CF2)层组成。在具体的实施例中，聚合CF2层在涉及气体C4F8的等离子体沉积工艺中沉积。
在另一实施例中，形成掩模202涉及形成水溶性掩模层。在一个实施例中，水溶性掩模层易于溶解在水性介质中。例如，在一个实施例中，水溶性掩模层由可溶于碱性溶液、酸性溶液或去离子水中的一者或多者的材料组成。在一个实施例中，水溶性掩模层在暴露于加热工艺(诸如大约在50-160摄氏度范围内加热)时保持其水溶性。例如，在一个实施例中，水溶性掩模层在暴露于在激光和等离子体蚀刻切单工艺中使用的腔室条件下之后可溶于水溶液。在一个实施例中，水溶性掩模层由诸如但不限于聚乙烯醇(polyvinylalcohol)、聚丙烯酸(polyacrylic acid)、葡聚醣(dextran)、聚甲基丙烯酸(polymethacrylic acid)、聚乙烯亚胺(polyethylene imine)或聚环氧乙烷(polyethylene oxide)之类的材料组成。在具体的实施例中，水溶性掩模层在水溶液中的蚀刻速率大约在每分钟1-15微米的范围内，并且更具体地，大约为每分钟1.3微米。
在另一实施例中，形成掩模202涉及形成UV可固化掩模层。在一个实施例中，掩模层对UV光具有敏感性，UV光使UV可固化层的粘着性降低至少约80％。在一个这样的实施例中，UV层由聚氯乙烯(polyvinyl chloride)或丙烯酸基(acrylic-based)材料组成。在一个实施例中，UV可固化层由具有在暴露于UV光时变弱的粘着特性的材料或材料堆叠组成。在一个实施例中，UV可固化的粘着膜对大约365nm的UV光敏感。在一个这样的实施例中，这种敏感性使得能够使用LED光来执行固化。
在一个实施例中，半导体晶片或基板204由适合于经受制造工艺的材料组成，并且可以在其上适当地布置半导体处理层。例如，在一个实施例中，半导体晶片或基板204由基于IV族的材料组成，所述材料诸如但不限于晶体硅、锗、或硅/锗。在具体实施例中，提供半导体晶片204包括提供单晶硅基板。在特定实施例中，单晶硅基板掺杂有杂质原子。在另一实施例中，半导体晶片或基板204由III-V族材料组成，所述材料诸如例如在制造发光二极管(LEDs)中使用的III-V族材料基板。
在一个实施例中，半导体晶片或基板204具有布置在其上或其中的作为集成电路206的一部分的半导体器件的阵列。这种半导体器件的示例包括但不限于，制造在硅基板中并封装在介电层中的存储器器件或互补金属氧化物半导体(CMOS)晶体管。多个金属互连可以形成在器件或晶体管上方以及周围的介电层中，并且可用于电耦接器件或晶体管以形成集成电路206。组成道207的材料可以与用于形成集成电路206的那些材料相似或相同。例如，道207可以由介电材料、半导体材料和金属化的层组成。在一个实施例中，道207中的一个或多个道207包括与集成电路206的实际器件类似的测试器件。
参照流程图100的操作104，以及相对应的图2B，利用主动聚焦激光束激光划刻工艺对掩模202进行图案化，以提供具有间隙210的图案化掩模208，从而暴露出集成电路206之间的半导体晶片或基板204的区域。因此，使用激光划刻工艺来去除最初形成在集成电路206之间的道207的材料。根据本公开的实施例，如图2B所描绘，利用主动聚焦激光束激光划刻工艺来图案化掩模202包括部分地在集成电路206之间的半导体晶片204的区域中形成沟槽212。
为了比较的目的，作为不实施激光束的主动聚焦校正的示例性情况，图3示出了非主动聚焦激光束激光划刻工艺的剖视图。
参照图3，卡盘300在其上具有基板302。激光光学件304定位在基板302上方。在位置A处，激光束306A由激光光学件304提供并入射到基板302的表面位置308A。由于卡盘表面300上的起伏，例如，由于基板302或卡盘300的不均匀地貌，在此情况下为波谷或低点，激光束306A在位置308A处失焦。在位置B处，激光束306B由激光光学件304提供并入射到基板302的表面位置308B。激光束306B在位置308B处聚焦，因为位置308B恰好是来自激光光学件304的激光束(例如306B)聚焦入射的目标位置。在位置C处，激光束306C由激光光学器件304提供并入射在基板302的表面位置308C处。由于卡盘表面300上的起伏，例如，由于基板302或卡盘300的不均匀地貌，在此情况下为波峰或高点，激光束306C在位置308C处失焦。更一般地，参照图3，如果仅在一个点处执行聚焦，则晶片302或卡盘300的顶表面具有一些起伏(应理解，起伏可由卡盘翘曲和/或晶片翘曲造成)，从而使来自光学件304的激光在多个位置失焦。
与图3相反，作为实施激光束的主动聚焦校正的示例性情况，图4示出了根据本公开的实施例的主动聚焦激光束激光划刻工艺的剖视图。
参照图4，卡盘400在其上具有基板402。激光光学件404定位在基板402之上。在位置A处，激光束406A由激光光学件404提供并入射到基板402的表面位置408A。即使在卡盘表面400上存在起伏，例如，由于基板402或卡盘400的不均匀地貌，在此情况下为波谷或低点，激光束406A也聚焦在位置408A处。由于激光光学件被定位在基板402之上的相对较低的位置处以匹配波谷或低点，因此激光是聚焦的。
在位置B处，激光束406B由激光光学件404提供并入射到基板402的表面位置408B。激光束406B在位置408B处聚焦，因为位置308B恰好是来自激光光学件404的激光束(例如406B)聚焦入射的目标位置(标称位置)。
在位置C处，激光束406C由激光光学件404提供并入射到基板402的表面位置408C。即使在卡盘表面400上存在起伏，例如，由于基板402或卡盘400的不均匀地貌，在此情况下为波峰或高点，激光束406C也聚焦在位置408C处。由于激光光学件被定位在基板402之上的相对升高的位置处以匹配波峰或高点，因此激光是聚焦的。
更一般地，参照图4，晶片402或卡盘400的顶表面具有一些起伏(应理解，起伏可由卡盘翘曲和/或晶片翘曲造成)。基于卡盘和/或晶片表面图，调整激光聚焦透镜的位置以确保将激光主动聚焦在晶片表面的起伏位置上。
再次参照图4，根据本公开的实施例，主动聚焦激光束激光划刻工艺涉及在半导体晶片402的波谷位置(例如，位置408A)之上降低激光束。在另一实施例中，主动聚焦激光束激光划刻工艺涉及在半导体晶片402的波峰位置(例如，位置408C)之上升高激光束。在一个实施例中，主动聚焦激光束激光划刻工艺涉及预映射半导体晶片402的地貌或用于支撑半导体晶片402的卡盘400的地貌、或这两者。在一个实施例中，主动聚焦激光束激光划刻工艺涉及使用高斯源激光束。在一个这样的实施例中，主动聚焦激光束激光划刻工艺涉及使用飞秒源激光束。在一个实施例中，以主动聚焦激光束激光划刻工艺来划刻涉及以主动聚焦基于飞秒的激光束来划刻。
在一个实施例中，基于飞秒的激光器被用作主动聚焦激光束划刻工艺的源。例如，在一个实施例中，具有可见光谱加上紫外(UV)和红外(IR)范围(总宽带光谱)中的波长的激光器被用于提供基于飞秒的激光脉冲，其具有飞秒(10-15秒)数量级的脉冲宽度。在一个实施例中，烧蚀(ablation)不依赖于或基本上不依赖于波长的，并且因此适合于复杂的膜，诸如掩模202的膜、道207的膜、以及可能的半导体晶片或基板204的一部分的膜。
图5示出根据本公开的实施例的使用在飞秒范围、皮秒范围和纳秒范围内的激光脉冲宽度的效果。参照图5，通过使用飞秒范围内的激光束，相对于更长的脉冲宽度(例如，在对通孔500A进行纳秒处理情况下的显著损坏502A)，可以减轻或消除热损坏问题(例如，在对通孔500C进行飞秒处理情况下的最小至没有损坏502C)。在通孔500C的形成期间消除或减轻损坏可能是由于缺乏低能量回耦(recoupling)(如针对500B/502B的基于皮秒的激光烧蚀所见)或热平衡(如针对基于纳秒的激光烧蚀所见)，如图5所描绘。
激光参数选择(诸如束轮廓)对于开发成功的激光划刻和切割工艺是关键性的，所述工艺最小化碎裂，微裂痕和分层以便实现干净的激光划片切割。激光划片切割越干净，可以为最终的晶粒切单执行的蚀刻工艺就越顺畅。在半导体器件晶片中，通常在其上设置不同材料类型(例如，导体、绝缘体、半导体)和厚度的许多功能层。这样的材料可以包括但不限于，有机材料(诸如聚合物)、金属或无机电介质(诸如二氧化硅和氮化硅)。
设置在晶片或基板上的各个集成电路之间的道可以包括与集成电路本身相似或相同的层。例如，图6示出了根据本公开的实施例的可以在半导体晶片或基板的道区域中使用的材料的堆叠的剖视图。
参照图6，道区域600包括硅基板的顶部部分602、第一二氧化硅层604、第一蚀刻停止层606、第一低K介电层608(例如，具有的介电常数小于二氧化硅的4.0的介电常数)、第二蚀刻停止层610、第二低K介电层612、第三蚀刻停止层614、未掺杂二氧化硅玻璃(USG)层616、第二二氧化硅层618和光刻胶层620，其中描绘了相对厚度。铜金属化622设置在第一蚀刻停止层606与第三蚀刻停止层614之间，并穿过第二蚀刻停止层610。在具体实施例中，第一蚀刻停止层606、第二蚀刻停止层610和第三蚀刻停止层614由氮化硅组成，而低K介电层608和612由碳掺杂的氧化硅材料组成。
在常规的激光照射下(例如基于纳秒的照射)，道600的材料在光吸收和烧蚀机制方面表现完全不同。例如，在正常条件下，诸如二氧化硅之类的介电层对于所有可商购的激光波长基本上是透明的。相比之下，金属、有机物(例如低K材料)和硅可以非常容易地耦合光子，特别是在响应于基于纳秒的照射时。在一个实施例中，主动聚焦激光束激光划刻工艺被用于在烧蚀低K材料层和铜层之前通过烧蚀二氧化硅层来图案化二氧化硅层、低K材料层和铜层。
在主动聚焦激光束是基于飞秒的激光束的情况下，在一个实施例中，合适的基于飞秒的激光工艺的特征在于通常导致各种材料中的非线性相互作用的高峰值强度(辐照度)。在一个这样的实施例中，飞秒激光源的脉冲宽度大约在10飞秒至500飞秒的范围内，尽管较佳地在100飞秒至400飞秒的范围内。在一个实施例中，飞秒激光源的波长大约在1570纳米至200纳米的范围内，尽管较佳地在540纳米至250纳米的范围内。在一个实施例中，激光和相对应的光学系统在工作表面上提供大约在3微米至15微米范围内的焦点，尽管较佳地大约在5微米至10微米范围内或在10-15微米之间。
在一个实施例中，激光源具有大约在200kHz至10MHz范围内的脉冲重复率，尽管较佳地大约在500kHz至5MHz的范围内。在一个实施例中，激光源在工作表面处传递大约在0.5uJ至100uJ范围内的脉冲能量，尽管较佳地大约在1uJ至5uJ的范围内。在一个实施例中，激光划刻工艺沿着工件表面以大约在500mm/秒至5m/秒范围内的速度运行，尽管较佳地大约在600mm/秒至2m/秒的范围内。
划刻工艺可以仅以单程或以多程运行，但是，在一个实施例中，较佳地以1-2程进行。在一个实施例中，在工件中的划刻深度大约在5微米至50微米深的范围内，较佳地大约在10微米至20微米深的范围内。在一个实施例中，所产生的激光束的切口宽度大约在2微米至15微米的范围内，尽管在硅晶片划刻/切割中，较佳地大约在6微米至10微米的范围内(在器件/硅界面处测量)。
可以选择具有好处和优点的激光参数，诸如提供足够高的激光强度以实现无机电介质(例如，二氧化硅)的离子化，并在直接烧蚀无机电介质之前最小化由底层损坏引起的分层和碎裂。同样地，可以选择参数以为工业应用提供有意义的工艺产量，并具有精确控制的烧蚀宽度(例如，切口宽度)和深度。在一个实施例中，主动聚焦激光束激光划刻工艺适于提供这样的优点。
应理解到，在使用激光划刻来图案化掩模以及完全划刻穿过晶片或基板以便切单晶粒的情况下，在上述激光划刻之后可以停止切割或切单工艺。因此，在这种情况下将不需要进一步的切单处理。然而，在没有单独实施激光划刻来进行整体切单的情况下，可以考虑以下实施例。
现在参考流程图100的选择性操作106，执行中间掩模开启后清洁操作。在一个实施例中，掩模开启后清洁操作是基于等离子体的清洁工艺。在第一示例中，如下所述，基于等离子体的清洁工艺对基板204的由间隙210暴露的区域起反应。在基于反应性等离子体的清洁工艺的情况下，由于基于反应性等离子体的清洁操作至少在某种程度上是基板204的蚀刻剂，因此清洁工艺本身可能在基板204中形成或延伸沟槽212。在第二个不同的示例中，也如下所述，基于等离子体的清洁工艺对基板204的由间隙210暴露的区域不起反应。
根据第一实施例，基于等离子体的清洁工艺对基板204的暴露区域具有反应性，因为在清洁工艺期间暴露区域被部分地蚀刻。在一个这样的实施例中，将Ar或另一种非反应性气体(或混合物)与SF6结合以进行高偏压等离子体处理，以清洁划刻的开口。执行使用在高偏压功率下混合的气体Ar+SF6的等离子体处理以轰击掩模开启的区域，以实现对掩模开启区域的清洁。在反应性突破工艺中，来自Ar和SF6的物理轰击以及由于SF6和F离子引起的化学蚀刻两者都有助于清洁掩模开启区域。方法可适用于光刻胶或等离子体沉积的特氟龙掩模202，其中突破处理导致相当均匀的掩模厚度减低和温和的硅蚀刻。然而，这种突破蚀刻工艺可能不是最适合水溶性掩模材料的。
根据第二实施例，基于等离子体的清洁工艺对基板204的暴露区域是不反应的，因为在清洁工艺期间暴露区域未被蚀刻或仅被蚀刻可忽略不计的程度。在一个这样的实施例中，仅使用非反应性气体等离子体清洁。例如，使用Ar或另一种非反应性气体(或混合物)执行高偏压等离子体处理以用于掩模凝结和划刻开口清洁两者。所述方法可适用于水溶性掩模或用于较薄的等离子体沉积特氟龙202。在另一个这样的实施例中，使用单独的掩模凝结和划刻沟槽清洁操作，例如，首先执行Ar或非反应性气体(或混合物)高偏压等离子体处理以用于掩模凝结，然后执行激光划刻沟槽的Ar+SF6等离子体清洁。此实施例可适用于由于掩模材料太厚而造成Ar清洁不足以进行沟槽清洁的情况。对于较薄的掩模，清洁效率改善，但是掩模蚀刻速率低得多，在随后的深硅蚀刻工艺中几乎没有消耗。在又另一个这样的实施例中，执行三操作清洁：(a)Ar或非反应性气体(或混合物)高偏压等离子体处理以用于掩模凝结，(b)激光划刻沟槽的Ar+SF6高偏压等离子体清洁，以及(c)Ar或非反应气体(或混合物)高偏压等离子体处理以用于掩模凝结。根据本公开的另一实施例，等离子体清洁操作涉及首先使用反应性等离子体清洁处理，诸如以上在操作106的第一方面中所述的。接着在反应性等离子体清洁处理之后执行非反应性等离子体清洁处理，诸如与操作106的第二方面相关联所述的。
参照流程图100的操作108，以及相对应的图2C，通过图案化掩模208中的间隙210蚀刻半导体晶片204，以对集成电路206进行切单。根据本公开的实施例，蚀刻半导体晶片204包括通过蚀刻最初以主动聚焦激光束激光划刻工艺形成的沟槽212来最终完全蚀刻穿过半导体晶片204，如图2C所描绘。
在一个实施例中，以激光划刻工艺对掩模进行图案化涉及在集成电路之间的半导体晶片的区域中形成沟槽，并且对半导体晶片进行等离子体蚀刻涉及延伸沟槽以形成相对应的沟槽延伸。在一个这样的实施例中，沟槽中的每一者具有宽度，并且相对应的沟槽延伸中的每一者具有宽度。
根据本公开的实施例，由于激光划刻而导致的掩模开口的粗糙度可影响由于随后形成的等离子体蚀刻沟槽而导致的晶粒侧壁质量。平板印刷开启的掩模通常具有光滑的轮廓，从而导致等离子体蚀刻沟槽的光滑的相对应侧壁。相比之下，如果选择了不合适的激光工艺参数(诸如点重叠，从而导致等离子体蚀刻沟槽的水平粗糙侧壁)，则传统激光开启的掩模沿划刻方向可具有非常粗糙的轮廓。尽管可以通过附加等离子体工艺使表面粗糙度变平滑，但是解决此类问题仍存在成本和产量的问题。因此，本文所述的实施例在从切单工艺的激光划刻部分提供更平滑的划刻工艺和/或更可靠的沟槽形成工艺的方面可能是有利的。
在一个实施例中，蚀刻半导体晶片204包括使用等离子体蚀刻工艺。在一个实施例中，使用硅通孔(through-silicon via)型蚀刻工艺。例如，在具体实施例中，半导体晶片204的材料的蚀刻速率是大于每分钟25微米。超高密度等离子体源可以用于晶粒切单工艺的等离子体蚀刻部分。适于执行这种等离子体蚀刻工艺的处理腔室的一个示例是可从美国加利福尼亚州森尼维尔市的应用材料公司获得的Applied
Figure BDA0003501221640000131
SilviaTM蚀刻系统。Applied
Figure BDA0003501221640000132
SilviaTM蚀刻系统结合了电容性和电感性RF耦合，其与仅使用电容性耦合(即使通过磁增强技术进行改良)所可能实现的相比，提供对离子密度和离子能量的多得多的独立控制。这种结合使得能够有效地将离子密度与离子能量解耦，从而即使在非常低的压力下也能实现相对高密度的等离子体，而没有很高的、可能造成损害的DC偏压水平。这导致异常宽的处理窗口。然而，可以使用能够蚀刻硅的任何等离子体蚀刻腔室。在示例性实施例中，深硅蚀刻用于以比常规硅蚀刻速率的约40％更大的蚀刻速率蚀刻单晶硅基板或晶片204，同时保持基本精确的轮廓控制和实际上无荷叶边(scallop)的侧壁。在具体实施例中，使用硅通孔型蚀刻工艺。蚀刻工艺是基于从反应性气体产生的等离子体，所述反应性气体通常是基于氟的气体(诸如SF6、C4F8、CHF3、XeF2)或能够以相对快的蚀刻速率蚀刻硅的任何其他反应物气体。在一个实施例中，如图2C所描绘，在切单工艺之后去除掩模层208。在另一个实施例中，与图2C相关联描述的等离子体蚀刻操作采用常规的博世型沉积/蚀刻/沉积工艺(Bosch-type dep/etch/dep process)来蚀刻穿过基板204。通常，博世型工艺由三个子操作组成：沉积、定向轰击蚀刻和等向化学蚀刻，这些子操作经过多次迭代(循环)运行，直到硅被蚀刻透为止。
因此，再次参照流程图100和图2A至图2C，晶片切割可以通过以下方式执行：使用主动聚焦激光束激光划刻工艺进行初始烧蚀以烧蚀穿过掩模层、穿过晶片道(包括金属化)、并且部分地进入硅基板。接着可以通过随后的贯穿硅的深度等离子体蚀刻来完成晶粒切单。根据本公开的实施例，下面与图7A-图7D相关联地描述用于切割的材料堆叠的具体示例。
参照图7A，用于混合激光烧蚀和等离子体蚀刻切割的材料堆叠包括掩模层702、器件层704和基板706。掩模层、器件层和基板设置在晶粒附着膜708上方，晶粒附着膜708固定至背带710。在一个实施例中，掩模层702是水溶性层，诸如与掩模202相关联的上述水溶性层。器件层704包括设置在一个或多个金属层(诸如铜层)和一个或多个低K介电层(诸如碳掺杂的氧化物层)上方的无机介电层(诸如二氧化硅)。器件层704还包括布置在集成电路之间的道，所述道包括与集成电路相同或相似的层。基板706是块状单晶硅基板。
在一个实施例中，块状单晶硅基板706在被附接到晶粒附接膜708上之前从背侧被减薄。可以通过背侧研磨工艺来执行薄化。在一个实施例中，块状单晶硅基板706被减薄至大约在50-100微米范围内的厚度。重要的是要注意到，在一个实施例中，薄化是在激光烧蚀和等离子体蚀刻切割工艺之前执行的。在一个实施例中，光刻胶层702具有大约5微米的厚度，并且器件层704具有大约在2-3微米的范围内的厚度。在一个实施例中，晶粒附着膜708(或能够将减薄的或薄的晶片或基板结合到背带710的任何合适的替代物)具有大约20微米的厚度。
参照图7B，利用主动聚焦激光束激光划刻工艺712来图案化掩模702、器件层704以及基板706的一部分，以在基板706中形成沟槽714。参照图7C，使用贯穿硅的深等离子体蚀刻工艺716来将沟槽714向下延伸至晶粒附着膜708，从而暴露出晶粒附着膜708的顶部并且将硅基板706切单。在贯穿硅的深等离子体蚀刻工艺716期间，器件层704由掩模层702保护。
参照图7D，切单工艺可进一步包括图案化晶粒附着膜708、暴露背带710的顶部、以及将晶粒附着膜708切单。在一个实施例中，通过激光工艺或通过蚀刻工艺将晶粒附着膜切单。进一步的实施例可包括随后从背带710去除基板706的切单部分(例如，作为单独的集成电路)。在一个实施例中，切单的晶粒附着膜708被保持在基板706的切单部分的背侧上。其他实施例可包括从器件层704去除掩模层702。在替代实施例中，在基板706薄于大约50微米的情况下，主动聚焦激光束激光划刻工艺712用于完全切单基板706，而无需没有使用额外的等离子体工艺。
单个处理工具可被配置成在主动聚焦激光束烧蚀和等离子体蚀刻切单工艺中执行许多或所有操作。例如，图8示出了根据本公开的实施例的用于对晶片或基板进行激光和等离子体切割的工具布局的框图。
参照图8，处理工具800包括工厂接口802(FI)，工厂接口802具有与其耦接的多个装载锁804。群集工具806与工厂接口802耦接。群集工具806包括一个或多个等离子体蚀刻腔室，诸如等离子体蚀刻腔室808。激光划刻设备810也耦接到工厂接口802。在一个实施例中，处理工具800的总占地面积可以是大约3500毫米(3.5米)乘以大约3800毫米(3.8米)，如图8所描绘。
在一个实施例中，激光划刻设备810容纳配置成提供主动聚焦激光束的激光组件。在一个这样的实施例中，激光组件被配置成在半导体晶片的波谷位置之上的降低位置处提供主动聚焦激光束。在另一个这样的实施例中，激光组件被配置成在半导体晶片的波峰位置之上的升高位置处提供主动聚焦激光束。在一个实施例中，激光划刻设备810被配置为预映射半导体晶片的地貌或用于支撑半导体晶片的卡盘的地貌、或这两者。在一个实施例中，激光组件包括高斯源激光束。在一个实施例中，激光组件包括飞秒源激光束。
在一个实施例中，激光适于执行混合激光和蚀刻切单工艺的激光烧蚀部分，诸如上述的激光烧蚀工艺。在一个实施例中，可移动的台也被包括在激光划刻设备810中，可移动的台配置成用于相对于激光移动晶片或基板(或其载体)。在具体实施例中，激光也是可移动的。在一个实施例中，激光划刻设备810的总占地面积可以是大约2240毫米乘以大约1270毫米，如图8所描绘。
在一个实施例中，一个或多个等离子体蚀刻腔室808被配置用于穿过图案化的掩模中的间隙来蚀刻晶片或基板，以对多个集成电路进行切单。在一个这样的实施例中，一个或多个等离子体蚀刻腔室808被配置成执行深硅蚀刻工艺。在具体实施例中，一个或多个等离子体蚀刻腔室808是可从美国加利福尼亚州森尼维尔市的应用材料公司获得的Applied
Figure BDA0003501221640000161
SilviaTM蚀刻系统。蚀刻腔室可被具体设计为用于深硅蚀刻，所述深硅蚀刻用于产生容纳在单晶硅基板或晶片上或单晶硅基板或晶片中的单片集成电路。在一个实施例中，高密度等离子体源被包括在等离子体蚀刻腔室808中以促进高硅蚀刻速率。在一个实施例中，多于一个的蚀刻腔室被包括在处理工具800的群集工具806部分中以实现切单或切割工艺的高制造产量。
工厂接口802可以是合适的大气端口，以在具有激光划刻设备810的外部制造设施与群集工具806之间进行连接。工厂接口802可包括具有臂或刀片的机器人以用于将晶片(或其载体)从存储单元(诸如前开式标准舱)传送到群集工具806或激光划刻设备810或这两者中。
群集工具806可包括适合于在切单方法中执行功能的其他腔室。例如，在一个实施例中，代替于额外的蚀刻腔室，包括了沉积腔室812。沉积腔室812可被配置成用于在对晶片或基板进行激光划片之前在晶片或基板的器件层上或上方的掩模沉积。在一个这样的实施例中，沉积腔室812适于沉积光刻胶层。在另一个实施例中，代替额外的蚀刻腔室，包括了湿/干站814。湿/干站可适合于在对基板或晶片进行激光划刻和等离子体蚀刻切单工艺之后清洁残留物和碎片、或适于移除掩模。在又另一实施例中，代替额外的深硅蚀刻腔室，包括了等离子体蚀刻腔室，并且所述等离子体蚀刻腔室被配置成用于执行基于等离子体的清洁工艺。在一个实施例中，还包括计量站作为处理工具800的部件。
本公开的实施例可作为计算机程序产品或软件提供，所述计算机程序产品或软件可以包括具有存储于其上的指令的机器可读介质，所述指令可用于对计算机系统(或其他电子装置)编程以执行根据本公开的实施例的处理。在一个实施例中，计算机系统与和图8相关联地描述的处理工具800耦接。机器可读介质包括用于以机器(例如，计算机)可读的形式存储或传送信息的任何机制。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、闪存器件等)、机器(例如，计算机)可读传输介质(电子、光学、声波、或其他形式的传播信号(例如，红外信号、数字信号等))等。
图9示出了计算机系统900的示例性形式的机器的示意表示，在其中可以执行用于使机器执行本文所述的方法中的任何一个或多个的一组指令。在替代实施例中，机器可连接(例如，联网)至在局域网(LAN)、内联网、外联网络或互连网中的其他机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的能力操作，或者在对等(或分布式)网络环境中作为对等机器操作。机器可以是个人计算机(PC)、平板计算机、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络电器、服务器、网络路由器、交换机或网桥、或是能够执行指明将由此机器采取的动作的(顺序的或以其他方式的)一组指令的任何机器。进一步地，尽管只示出单个机器，术语“机器”还应被考虑为包括机器(例如，计算机)的任何集合，这些机器单独地或共同地执行一组(或多组)指令以执行本文所述的方法中的任何一个或多个。
在示例性计算机系统900包括处理器902、主存储器904(例如，只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)，诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器906(例如，闪存、静态随机存取存储器(SRAM)、MRAM等)、或辅助存储器918(例如，数据存储装置)，这些装置经由总线930彼此通信。
处理器902代表一个或多个通用处理装置，诸如微处理器、中央处理单元等。更具体地，处理器902可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字集(VLIW)微处理器、实施其他指令集的处理器、或实施指令集的组合的处理器。处理器902也可以是一个或多个专用处理装置，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理器902被配置成执行处理逻辑926以用于执行本文描述的操作。
计算机系统900可进一步包括网络接口装置908。计算机系统900还可包括视频显示单元910(例如，液晶显示器(LCD)、发光二极管显示器(LED)、或阴极射线管(CRT))、字母数字输入设备912(例如，键盘)、光标控制设备914(例如，鼠标)和信号发生设备916(例如，扬声器)。
辅助存储器918可包括机器可访问存储介质(或更具体地计算机可读存储介质)932，在机器可访问存储介质932上存储有一组或多组指令(例如，软件922)，所述一组或多组指令实施本文所描述的方法或功能中的任何一者或多者。软件922在由计算机系统900执行期间还可完全地或至少部分地驻留在主存储器904中和/或在处理器902中，主存储器904和处理器902也构成机器可读存储介质。软件922可进一步通过网络920经由网络接口装置908传送或接收。
尽管机器可访问存储介质932在示例性实施例中示出为单个介质，术语“机器可读存储介质”应被考虑为包括存储一组或多组指令的单个介质或多个介质(例如，中央或分布式数据库、和/或相关联的高速缓存与服务器)。术语“机器可读存储介质”还应被考虑为包括能够存储或编码由机器执行并且使得机器执行本文的方法中的任何一者或多者的指令组的任何介质。因此，术语“机器可读存储介质”应被考虑为包括但不限于固态存储器以及光学和磁性介质。
根据本公开的实施例，机器可访问存储介质具有指令存储于其上，所述指令使数据处理系统执行对具有多个集成电路的半导体晶片进行切割的方法。所述方法包括在半导体晶片上方形成掩模，所述掩模由覆盖并保护集成电路的层组成。接着利用主动聚焦激光束激光划刻工艺对掩模进行图案化，以提供具有间隙的图案化的掩模，从而暴露出集成电路之间的半导体晶片的区域。接着，通过图案化的掩模中的间隙对半导体晶片进行等离子体蚀刻，以对集成电路进行切单。
因此，已公开使用主动聚焦激光束和等离子体蚀刻工艺的混合晶片切割方法。

Claims (20)

1.一种对包括多个集成电路的半导体晶片进行切割的方法，所述方法包括以下步骤：
在所述半导体晶片上方形成掩模，所述掩模包括覆盖并保护所述集成电路的层；
用主动聚焦激光束激光划刻工艺对所述掩模进行图案化，以提供具有间隙的图案化掩模，从而暴露出在所述集成电路之间的所述半导体晶片的区域；以及
通过所述图案化掩模中的所述间隙对所述半导体晶片进行等离子体蚀刻，以对所述集成电路进行切单。
2.如权利要求1所述的方法，其中所述主动聚焦激光束激光划刻工艺包括：在所述半导体晶片的波谷位置之上降低激光束。
3.如权利要求1所述的方法，其中所述主动聚焦激光束激光划刻工艺包括：在所述半导体晶片的波峰位置之上升高激光束。
4.如权利要求1所述的方法，其中所述主动聚焦激光束激光划刻工艺包括预映射所述半导体晶片的地貌或用于支撑所述半导体晶片的卡盘的地貌、或这两者。
5.如权利要求1所述的方法，其中所述主动聚焦激光束激光划刻工艺包括使用高斯源激光束。
6.如权利要求5所述的方法，其中所述主动聚焦激光束激光划刻工艺包括使用飞秒源激光束。
7.如权利要求1所述的方法，其中用所述主动聚焦激光束激光划刻工艺来划刻包括用主动聚焦基于飞秒的激光束来划刻。
8.如权利要求1所述的方法，其中用所述激光划刻工艺对所述掩模进行图案化包括在所述集成电路之间的所述半导体晶片的所述区域中形成沟槽，并且其中对所述半导体晶片进行等离子体蚀刻包括延伸所述沟槽以形成相对应的沟槽延伸。
9.一种对包括多个集成电路的半导体晶片进行切割的方法，所述方法包括以下步骤：
用主动聚焦激光束激光划刻工艺对所述半导体晶片进行激光划刻，以对所述多个集成电路进行切单。
10.如权利要求9所述的方法，其中所述主动聚焦激光束激光划刻工艺包括：在所述半导体晶片的波谷位置之上降低激光束。
11.如权利要求9所述的方法，其中所述主动聚焦激光束激光划刻工艺包括：在所述半导体晶片的波峰位置之上升高激光束。
12.如权利要求9所述的方法，其中所述主动聚焦激光束激光划刻工艺包括预映射所述半导体晶片的地貌或用于支撑所述半导体晶片的卡盘的地貌、或这两者。
13.如权利要求10所述的方法，其中所述主动聚焦激光束激光划刻工艺包括使用高斯源激光束。
14.如权利要求10所述的方法，其中所述主动聚焦激光束激光划刻工艺包括使用飞秒源激光束。
15.一种用于对包括多个集成电路的半导体晶片进行切割的系统，所述系统包括：
工厂接口；
激光划刻设备，所述激光划刻设备与所述工厂接口耦接并且包括激光组件，所述激光组件配置成提供主动聚焦激光束；以及
等离子体蚀刻腔室，所述等离子体蚀刻腔室与所述工厂接口耦接。
16.如权利要求15所述的系统，其中所述激光组件被配置成在半导体晶片的波谷位置之上的降低位置处提供所述主动聚焦激光束。
17.如权利要求15所述的系统，其中所述激光组件被配置成在半导体晶片的波峰位置之上的升高位置处提供所述主动聚焦激光束。
18.如权利要求15所述的系统，其中所述激光划刻设备被配置成预映射半导体晶片的地貌或用于支撑半导体晶片的卡盘的地貌、或这两者。
19.如权利要求15所述的系统，其中所述激光组件包括高斯源激光束。
20.如权利要求15所述的系统，其中所述激光组件包括飞秒源激光束。
CN202080056989.1A 2019-08-13 2020-07-30 利用主动聚焦激光束激光划刻工艺和等离子体蚀刻工艺的混合式晶片切割方案 Pending CN114223056A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/539,828 US11342226B2 (en) 2019-08-13 2019-08-13 Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US16/539,828 2019-08-13
PCT/US2020/044330 WO2021030070A1 (en) 2019-08-13 2020-07-30 Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process

Publications (1)

Publication Number Publication Date
CN114223056A true CN114223056A (zh) 2022-03-22

Family

ID=74566949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080056989.1A Pending CN114223056A (zh) 2019-08-13 2020-07-30 利用主动聚焦激光束激光划刻工艺和等离子体蚀刻工艺的混合式晶片切割方案

Country Status (7)

Country Link
US (2) US11342226B2 (zh)
EP (1) EP4014252A4 (zh)
JP (1) JP7402312B2 (zh)
KR (1) KR20220041219A (zh)
CN (1) CN114223056A (zh)
TW (2) TW202341273A (zh)
WO (1) WO2021030070A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230045661A (ko) 2021-09-27 2023-04-05 삼성전자주식회사 반도체 패키지의 제조 방법

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
DE69725245T2 (de) 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
EP1231513A1 (en) * 2001-02-08 2002-08-14 Asm Lithography B.V. Lithographic projection apparatus with adjustable focal surface
US6964793B2 (en) * 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
US7049617B2 (en) 2001-07-26 2006-05-23 Seiko Epson Corporation Thickness measurement in an exposure device for exposure of a film with a hologram mask, exposure method and semiconductor device manufacturing method
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
WO2003090258A2 (en) 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
US20030227614A1 (en) * 2002-06-05 2003-12-11 Taminiau August A. Laser machining apparatus with automatic focusing
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
JP4843212B2 (ja) 2004-10-29 2011-12-21 東京エレクトロン株式会社 レーザー処理装置及びレーザー処理方法
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
US7363180B2 (en) * 2005-02-15 2008-04-22 Electro Scientific Industries, Inc. Method for correcting systematic errors in a laser processing system
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4127287B2 (ja) 2006-04-03 2008-07-30 セイコーエプソン株式会社 記録方法、ホログラム露光方法、半導体の製造方法および電気光学装置の製造方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
US20090045179A1 (en) * 2007-08-15 2009-02-19 Ellen Marie Kosik Williams Method and system for cutting solid materials using short pulsed laser
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
EP2252426A4 (en) 2008-03-21 2014-08-06 Imra America Inc METHODS AND SYSTEMS FOR LASER MATERIAL PROCESSING
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
JP5199789B2 (ja) 2008-08-25 2013-05-15 株式会社ディスコ レーザー加工装置及びレーザー加工方法
US8053256B2 (en) * 2008-12-31 2011-11-08 Texas Instruments Incorporated Variable thickness single mask etch process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US10112258B2 (en) * 2012-03-30 2018-10-30 View, Inc. Coaxial distance measurement via folding of triangulation sensor optics path
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
JP5743123B1 (ja) * 2014-03-14 2015-07-01 株式会社東京精密 レーザーダイシング装置及びダイシング方法
US9587929B2 (en) * 2014-07-15 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Focus metrology method and photolithography method and system
US9281244B1 (en) * 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
JP6242776B2 (ja) 2014-09-26 2017-12-06 富士フイルム株式会社 保護膜組成物、半導体装置の製造方法およびレーザーダイシング方法
US9245803B1 (en) * 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
NL2017892A (en) * 2015-12-22 2017-06-28 Asml Netherlands Bv Topography measurement system
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US20190067049A1 (en) 2017-08-23 2019-02-28 Asm Technology Singapore Pte Ltd Radiative wafer cutting using selective focusing depths
JP6934381B2 (ja) 2017-09-28 2021-09-15 株式会社ディスコ レーザー加工装置

Also Published As

Publication number Publication date
US20220246476A1 (en) 2022-08-04
TW202115784A (zh) 2021-04-16
EP4014252A1 (en) 2022-06-22
TWI807207B (zh) 2023-07-01
EP4014252A4 (en) 2023-10-04
US11342226B2 (en) 2022-05-24
KR20220041219A (ko) 2022-03-31
JP7402312B2 (ja) 2023-12-20
US20210050262A1 (en) 2021-02-18
WO2021030070A1 (en) 2021-02-18
JP2022544923A (ja) 2022-10-24
TW202341273A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
CN108701651B (zh) 使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法
KR102377901B1 (ko) 회전 빔 레이저 스크라이빙 프로세스 및 플라즈마 식각 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US10535561B2 (en) Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US20240079273A1 (en) Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
US20210233816A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
TWI813895B (zh) 使用均勻旋轉光束雷射刻劃處理及電漿蝕刻處理之混合式晶圓切割方法
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US9330977B1 (en) Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination