JP2014523113A - マルチステップ・非対称形状レーザビームスクライビング - Google Patents

マルチステップ・非対称形状レーザビームスクライビング Download PDF

Info

Publication number
JP2014523113A
JP2014523113A JP2014515845A JP2014515845A JP2014523113A JP 2014523113 A JP2014523113 A JP 2014523113A JP 2014515845 A JP2014515845 A JP 2014515845A JP 2014515845 A JP2014515845 A JP 2014515845A JP 2014523113 A JP2014523113 A JP 2014523113A
Authority
JP
Japan
Prior art keywords
laser
substrate
illuminance
mask
fluence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014515845A
Other languages
English (en)
Other versions
JP2014523113A5 (ja
JP6198727B2 (ja
Inventor
ウェイシェン リー
ブラッド イートン
マドハバ ラオ ヤラマンチリ
サラブジート シン
アジャイ クマー
ジェームズ エム ホルデン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/160,822 external-priority patent/US8759197B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2014523113A publication Critical patent/JP2014523113A/ja
Publication of JP2014523113A5 publication Critical patent/JP2014523113A5/ja
Application granted granted Critical
Publication of JP6198727B2 publication Critical patent/JP6198727B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

レーザスクライビング及びプラズマエッチングの両方によって基板をダイシングする方法。方法は、材料層をレーザアブレーションする工程であって、第１照度で先に行い、第１よりも低い第２照度で後に行うアブレーションする工程を含む。異なるフルエンスレベルを有するように調節されたビームの複数パス又は様々なフルエンスレベルを有する複数レーザビームを使用して、これによってマスク及びＩＣ層を第１フルエンスレベルでアブレーション加工して基板を露出させ、その後第２フルエンスレベルでトレンチの底部から再堆積された材料を洗い落とすことができる。ビームスプリッタを用いたレーザスクライブ装置は、単一のレーザとは異なるフルエンスの第１及び第２ビームを提供することができる。

Description

関連出願の相互参照
本出願は、「マルチステップ・非対称形状レーザビームスクライビング」の名称で２０１１年６月１５日に出願された米国特許出願第１３／１６０，８２２号の一部継続出願（ＣＩＰ）であり、その全内容は引用により全ての目的のために全体的に援用される。
本発明の実施形態は、半導体処理の分野に関し、特に、各基板が集積回路（ＩＣ）を上に有する基板をダイシングするための方法に関する。
関連技術の背景説明
半導体基板の処理において、典型的にはシリコン又は他の半導体材料からなる基板（ウェハとも呼ばれる）上にＩＣが形成される。一般的には、半導体、導体又は絶縁体のうちのいずれかである種々の材料の薄膜層が、ＩＣを形成するために使用される。これらの材料は、様々な周知のプロセスを用いてドープされ、蒸着（堆積）され、エッチングされ、これによって同時に複数のＩＣ（例えば、メモリデバイス、論理デバイス、光起電デバイス等）を同一基板上に同時に形成する。
デバイス形成に続いて、基板は、支持部材（例えば、フィルムフレーム全域に亘って引き伸ばされた接着フィルム）に載置され、基板は梱包等のために互いに各々個々のデバイス又は「ダイ」を分離するために「ダイシング」される。現在、最も人気のある２つのダイシング技術は、スクライビングとソーイングである。スクライビングの場合、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿って基板表面を横切って移動する。例えば、ローラによって圧力を印加すると、基板はスクライブラインに沿って分離する。ソーイングの場合は、ダイヤモンドを先端に付けたのこぎりがストリートに沿って基板を切断する。１５０μｍ厚未満のバルクシリコンの個片化等の薄い基板の個片化の場合、従来のアプローチでは、悪いプロセス品質しか得られていない。薄い基板からダイを個片化する際に直面する可能性のある課題のいくつかは、異なる層間における微小亀裂の形成又は層間剥離、無機誘電体層のチッピング、厳密なカーフ幅（切り口幅）制御の保持、又は正確なアブレーション深さの制御を含めることができる。
プラズマダイシングも考えられるが、レジストのパターニングのための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する配線金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。最終的に、プラズマダイシングプロセスのマスキングは、とりわけ、基板の厚さ及び上面のトポグラフィ、プラズマエッチングの選択性、及び基板の上面上に存在する材料に応じて、問題となる可能性がある。
概要
本発明の実施形態は、基板をレーザスクライビングする方法を含む。例示的な実施形態では、レーザスクライビングは、レーザスクライビングとプラズマエッチングの両方を含むハイブリッドダイシングプロセス内の第１操作として実行される。
一実施形態では、複数のＩＣを有する半導体基板をダイシングする方法は、マスクされた半導体基板を受け取る工程を含み、マスクは基板上でＩＣを被覆し保護する。マスクされた基板は、増大した照度に曝露された基板上の一点で、ＩＣ間のストリートに沿ってアブレーション加工される。一実施形態では、ストリート内のマスク厚の少なくとも一部は、第１照度（光強度）の電磁照射への曝露を介してアブレーション加工され、これによってギャップ又はトレンチを有するパターニングされたマスクを提供する。その後、マスクの下に配置された薄膜デバイス層スタックの少なくとも一部は、第２照度を有する電磁照射への曝露を介してアブレーション加工され、これによってＩＣ間の基板の領域を露出させる。その後、ＩＣは、例えば、パターニングされたマスク内のトレンチ以下の露出された基板を貫通してプラズマエッチングすることによって、チップに個片化される。
他の一実施形態では、半導体基板をダイシングするシステムは、同一のプラットフォーム上に統合されたレーザスクライブモジュール及びプラズマエッチングチャンバを含む。レーザスクライブモジュールは、反復的に基板をスクライビングし、プラズマチャンバは、基板を貫通してエッチングして、ＩＣチップを個片化する。レーザスクライブモジュールは、１以上の多重レーザ、マルチパスコントローラ、又はビーム成形器を含み、これによって複数の光強度への曝露を介して基板をスクライビングすることができる。
他の一実施形態では、複数のＩＣを有する基板をダイシングする方法は、マスクされたシリコン基板を受け取る工程を含む。ＩＣは、パッシベーション層（例えば、ポリイミド（ＰＩ））によって囲まれたバンプを有する銅バンプが形成された上面を含む。バンプ及びパッシベーションの下の表面下の薄膜は、低κ層間絶縁膜（ＩＬＤ）層と銅配線層を含み、層の全セットは、デバイス膜層スタックを含む。フェムト秒レーザは、１以上の連続したレーザ照射工程によって、基板の一部を露出させるために第２照度によって、膜層スタック内に、及びマスクの下方に配置された薄膜ＩＣスタック内に、照射を通して所定のパターンのトレンチをアブレーション加工し、トレンチ底部において基板上に残留する残留物の膜層スタックが十分に少量になるように、同一基板内に更にアブレーション加工することもできる。アブレーションは、第１照度で先に行い、第１照度よりも大きい、第１照度よりも小さい、又は本質的に第１照度と等しい第２照度で後に続ける。照度を変えることによって、カーフ幅を更に低減又は増加させてもよい。プラズマエッチングがプラズマエッチングチャンバ内で実行され、これによって除去された膜層スタックの下方の基板材料を更に除去し、単一の基板から個々のＩＣを個片化する。その後、いずれの残留するマスク材料も、適当な方法（例えば、溶媒による洗浄又はドライプラズマクリーニング）によって除去される。
本発明の実施形態は、添付図面の図において、限定ではなく例として示されている。
本発明の一実施形態に係る、第１照度で先に行い、第２照度で後に続くレーザスクライビングプロセスによるハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。 本発明の一実施形態に係る、図１に利用することができるレーザスクライビングプロセスを示すフロー図である。 本発明の一実施形態に係る、図１に利用することができるレーザスクライビングプロセスを示すフロー図である。 本発明の一実施形態に係る、図１に利用することができるレーザスクライビングプロセスを示すフロー図である。 本発明の一実施形態に係るレーザスクライビングプロセス用の経時的な照度を示すグラフである。 本発明の一実施形態に係る、シングルパスレーザスクライビングプロセス用非対称レーザビームの空間プロファイルのグラフである。 本発明の一実施形態に係る、マルチパスレーザスクライビングプロセス用レーザビームの空間プロファイルのグラフである。 本発明の一実施形態に係る、図１に示されるダイシング法の操作１０１に対応する複数のＩＣを含む基板の断面図を示す。 本発明の一実施形態に係る、図１に示されるダイシング法の操作１０３に対応する複数のＩＣを含む基板の断面図を示す。 本発明の一実施形態に係る、図１に示されるダイシング法の操作１０４に対応する複数のＩＣを含む基板の断面図を示す。 本発明の一実施形態に係る、図１に示されるダイシング法の操作１０５に対応する複数のＩＣを含む半導体基板の断面図を示す。 本発明の一実施形態に係る、レーザによってアブレーションされ、プラズマエッチングされた、マスク及び薄膜デバイス層スタックの拡大断面図を示す。 本発明の一実施形態に係る、基板のレーザ・プラズマダイシング用の統合プラットフォームのレイアウトのブロック図を示す。 本発明の一実施形態に係る、レーザスクライビング用レーザスクライブモジュールのブロック図を示す。 本発明の一実施形態に係る、本明細書に記載されるレーザスクライビング法の１以上の操作の自動実行を制御する例示的なコンピュータシステムのブロック図を示す。 本発明の一実施形態に係る、第１照度で先に行い、第１照度よりも低い第２照度で後に続くレーザスクライビングプロセスによるハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。 〜 本発明の一実施形態に係る、図８Ａに示されるダイシング法の操作に対応する基板の断面図を示す。 本発明の一実施形態に係る、第１照度で先に行い、第２照度で後に続く分割ビームレーザスクライビングプロセスによるハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。 本発明の一実施形態に係る、分割ビームレーザスクライビング用レーザスクライビングモジュールの概略図を示す。 本発明の一実施形態に係るビームスプリッタの概略図を示す。
詳細な説明
各基板が複数のＩＣを上に有する基板をダイシングする方法を説明する。以下の説明では、本発明の例示的な実施形態を説明するために、多数の特定の詳細（例えば、フェムト秒レーザスクライビング条件及びディープシリコンプラズマエッチング条件）が記載されている。しかしながら、本発明の実施形態は、これらの特定の詳細なしに実施できることは当業者には明らかであろう。他の例において、周知の態様（例えば、ＩＣ製造、基板薄化、テーピング等）は、本発明の実施形態を不必要に不明瞭にすることを避けるために、詳細には説明されない。本明細書全体を通して、「一実施形態」への参照は、その実施形態に関連して記載された特定の構成、構造、材料、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して様々な箇所で「一実施形態では」というフレーズが出現するが、必ずしも本発明の同じ実施形態に言及しているわけではない。更に、特定の構成、構造、材料、又は特性は、１以上の実施形態において任意の適切な方法で組み合わせることができる。また、図に示される様々な例示的実施形態は単なる例示表現であり、必ずしも一定の縮尺で描かれていないことを理解すべきである。
用語「結合される」、「接続される」及びそれらの派生語は、本明細書内では構成要素間の構造的関係を記述するために使用することができる。これらの用語は互いに同義語として意図されるものではないことを理解すべきである。むしろ、特定の実施形態では、「接続される」は、２以上の要素が互いに直接物理的又は電気的に接触していることを示すために使用される場合がある。「結合される」は、２以上の要素が互いに直接的又は間接的に（それらの間に他の介在要素を有して）物理的又は電気的に接触していること、及び／又は２以上の要素が（例えば、因果関係のように）互いに協働又は相互作用することを示すために使用される場合がある。
本明細書内で使用されるように用語「上に」、「下に」、「間に」、「表面に」は、１つの材料層の他の材料層に対する相対位置を表す。このように、例えば、１つの層が別の層の上に又は下に配置されるというのは、直接別の層に接触していてもよく、又は１以上の介在層を有していてもよい。更に、２つの層の間に配置された１つの層は、２つの層と直接接触していてもよく、又は１以上の介在層を有していてもよい。対照的に、第１層が第２層の「表面に」ある場合は、第１層は第２層に接触している。また、１つの層の他の層に対する相対位置は、基板の絶対的な姿勢を考慮することなく、基板に対して操作が相対的に行われると仮定して設けられている。
一般的には、パターニングされていない（すなわち、ブランケット）マスク層、パッシベーション層、及び表面下の薄膜デバイス層を通して所定の経路をきれいにアブレーション加工するために、複数の光強度を利用したレーザスクライブプロセスが本明細書で説明される。レーザスクライブプロセスは、その後、基板の露出、又は基板の部分的なアブレーション時に終了することができる。アブレーション加工は、複数の光強度のうちの第１を用いて、基板及び／又は他の薄膜デバイス層よりも容易に損傷を受ける上層（例えば、マスク及び薄膜デバイス層）を除去する。その後、使用されるより高強度の照射に容易に損傷を受ける層を曝露することなく、基板の一部まで下り基板の一部を含む後続のアブレーションを進めることができる。本明細書で用いられるとき、用語「反復アブレーション」は、複数の光強度を有するレーザ照射に基板上の一点を曝露するアブレーションプロセスを指す。
本発明の一実施形態によると、反復レーザスクライビングプロセスの少なくとも一部分は、フェムト秒レーザを用いる。フェムト秒レーザスクライビングは、もしも完全でないならば、本質的に非平衡プロセスである。例えば、フェムト秒ベースのレーザスクライビングは、無視できる程度の熱損傷領域に局所化することができる。一実施形態では、フェムト秒レーザスクライビングは、超低κ膜を有する（すなわち、３．０未満の誘電率を有する）ＩＣを個片化するのに使用される。一実施形態では、レーザによる直接描画は、リソグラフィのパターニング操作を削減し、マスキング材料をフォトリソグラフィーで使用されるようなフォトレジスト以外のものにできる。例示的なハイブリッドダイシングの実施形態では、反復レーザスクライビングプロセスには、基板のバルクを貫通するプラズマエッチングが続く。このような一実施形態では、エッチングされたトレンチの側壁の表面にエッチングポリマーを堆積させることによって、基板内への高い指向性を実現する実質的に異方性のエッチングが使用され、これによってプラズマエッチングチャンバ内でダイシングプロセスを完了する。
図１は、本発明の一実施形態に係る、反復レーザスクライビングを採用したハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス１００を示すフロー図である。図４Ａ〜図４Ｄは、本発明の一実施形態に係る方法１００の操作に対応する第１及び第２のＩＣ４２５、４２６を含む基板４０６の断面図を示す。
図１の操作１０１及び対応する図４Ａを参照すると、基板４０６を受け取る。基板４０６は、ＩＣ４２５、４２６内と、ＩＣ４２５、４２６間に介在するストリート４２７の両方に見つかる複数の異なる材料を含む薄膜デバイス層スタック４０１を覆うマスク４０２を含む。一般的に、基板４０６は、その上に形成される薄膜デバイス層の製造プロセスに耐えるのに適した材料から構成され、他の特性要求（例えば、シリコンベースのトランジスタＩＣにおいて、基板は能動素子の一部を形成する）を有することも可能である。例えば、一実施形態では、基板４０６は、ＩＶ族系材料（例えば、単結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）である。別の一実施形態では、基板４０６は、ＩＩＩ−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板等）である。デバイス製造中に、基板４０６は、典型的には６００μｍ〜８００μｍの厚さであるが、図４Ａに示されるように、キャリア４１１（例えば、ダイシングフレーム（図示せず）の支持構造全域に亘って引き伸ばされ、ダイ取り付け膜（ＤＡＦ）４０８によって基板の裏面に付けられたバッキングテープ４１０）によって薄化された基板を今支持しながら、４００μｍ未満まで、ときには１５０μｍよりも薄く薄化される場合もある。
実施形態では、第１及び第２のＩＣ４２５、４２６は、シリコン基板４０６内に製造され、誘電体スタック内に入れられたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含む。複数の金属配線（相互接続）をデバイス又はトランジスタの上方、及び取り囲む誘電体層内に形成することができ、ＩＣ４２５、４２６を形成するためにデバイス又はトランジスタを電気的に結合するために使用することができる。ストリート４２７を構成する材料は、ＩＣ４２５、４２６を形成するために用いる材料と類似又は同一であることができる。例えば、ストリート４２７は、誘電体材料、半導体材料、及びメタライゼーションの薄膜層を含むことができる。一実施形態では、ストリート４２７は、ＩＣ４２５、４２６と同様のテストデバイスを含む。ストリート４２７の幅は、薄膜デバイス層スタック／基板界面で測定して、どこでも１０μｍ〜１００μｍの間であることが可能である。
実施形態では、マスク４０２は、プラズマ蒸着ポリマー（例えば、ＣｘＦｙ）、水溶性材料（例えば、ポリ（ビニルアルコール））、フォトレジスト、又は下地のパッシベーション層（しばしば、ポリイミド（ＰＩ）である）及び／又はバンプ（しばしば、銅である）に損傷を与えることなく除去可能な類似のポリマー材料のいずれかを含む１以上の材料層であることができる。マスク４０２は、（それは非常にほとんど消費されてもよいが）プラズマエッチングプロセスを耐え、これによって基板エッチングプラズマに曝露された場合に、損傷を受ける、酸化される、又はそうでなくとも汚染される可能性のある銅バンプを保護するのに十分な厚さである必要がある。
図５は、本発明の実施形態に係る、ＩＣ４２６及びストリート４２７の上面と接触しているマスク層４０２Ａ（例えば、水溶性材料）上に塗布されたマスク層４０２Ｂ（例えば、ＣｘＦｙポリマー）を含む二層マスクの拡大断面図５００を示す。図５に示されるように、基板４０６は、薄膜デバイス層が上に配置され、ＤＡＦ４０８（図４Ａ）と界面接続する底面５０２の反対側にある上面５０３を有する。一般的に、薄膜デバイス層材料としては、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素、窒化ケイ素）を含むことができるが、これらに限定されない。図５に示される例示的な薄膜デバイス層は、二酸化ケイ素層５０４、窒化ケイ素層５０５、銅配線層５０８と共に、それらの間に配置される低κ（例えば、３．５未満）又は超低κ（例えば、３．０未満）の層間誘電体層（ＩＬＤ）５０７（例えば、炭素ドープ酸化物（ＣＤＯ））を含む。ＩＣ４２６の上面は、パッシベーション層５１１（典型的には、ポリイミド（ＰＩ）又は類似のポリマー）によって囲まれたバンプ５１２（典型的には、銅）を含む。したがって、バンプ５１２及びパッシベーション層５１１は、表面下のＩＣ層を形成する薄膜デバイス層と共にＩＣの上面を構成している。バンプ５１２は、パッシベーション層５１１の上面からバンプ高さＨＢ延びており、例示的な実施形態では１０μｍ〜５０μｍの間の範囲である。マスクの１以上の層が、バンプ５１２の上面を完全には覆わなくてもよい。
図１を再び参照すると、操作１０３では、基板４０６に対して制御されたパスに沿って、第１アブレーションによってマスク４０２内に所定のパターンが直接に書き込まれる。対応する図４Ｂに示されるように、マスク４０２は、レーザ放射４１１による第１アブレーション内でパターニングされ、これによってマスクの厚さの少なくとも一部を通して延びるトレンチ４１４Ａを形成する。図５に示される例示的な実施形態では、レーザスクライビング深さＤＬ１は、マスク層４０２Ａと４０２Ｂの厚さに応じて、約５μｍ〜３０μｍの深さの範囲内にあり、有利には１０μｍ〜２０μｍの深さの範囲内にある。第１照度Ｉ１は、薄膜デバイス層スタック４０１のいくつかの層をアブレーション加工するには不十分であり、したがって薄膜デバイス層スタック４０１の少なくとも一部が、操作１０３の後でトレンチ４１４Ａの底部に残留する。このような一実施形態では、第１照度Ｉ１は、薄膜デバイス層スタック４０１の配線金属（例えば、配線銅層５０８）及び／又は誘電体層（例えば、二酸化ケイ素層５０４）をアブレーション加工するには不十分である。
操作１０４では、所定のパターンが、基板４０６に対して制御されたパスに沿って、第２のアブレーションの反復によって直接描画される。図４Ｃの例示的な実施形態を参照すると、基板４０６は、薄膜デバイス層スタック４０１の少なくとも一部を通って延びるトレンチ４１４Ｂを形成するレーザ照射４１２による第２のアブレーションの反復に曝露される。図５に示されるように、第１の実施形態では、レーザスクライビング深さＤＬ２は再び、基板を露出させるために、マスク層４０２Ａと４０２Ｂの厚さに応じて、約５μｍ〜３０μｍの深さの範囲内にあり、有利には１０μｍ〜２０μｍの深さの範囲内にある。
実施形態に応じて、レーザ照射４１２（図４Ｃ）は、第１照度Ｉ１と同じ又は異なる第２照度Ｉ２を有する。照度Ｉ２がＩ１と同じである実施形態では、連続したスクライビングは、時間をかけて広がるように印加された全エネルギーが、スクライビングプロセスのダメージを軽減することを可能にする。このような特定の実施形態では、アブレーション加工されたエッジの清浄度の更なる向上のため、カーフ幅はＩ１とＩ２の間で異なっていてもよい。照度Ｉ２がＩ１とは異なる第１の一実施形態では、照度Ｉ２はＩ１よりも大きく、例えば、第２照度Ｉ２は、薄膜デバイス層スタック４０１の配線金属及び／又は誘電体層をアブレーション加工するのに十分である。例示的な実施形態では、第２照度Ｉ２は、薄膜デバイス層スタック４０１の各層をアブレーション加工するのに十分であり、したがって操作１０３は、基板４０６をトレンチ４１４Ｂの底部で露出したままにする。更なる一実施形態では、第２照度は、基板４０６（例えば、単結晶シリコン）の一部をアブレーション加工するのに十分であり、これによってトレンチ４１４Ｂの底部を基板４０６の上面の下に延ばす。
図４Ｂ、図４Ｃに更に示されるように、トレンチ４１４Ａは、マスク４０２の特定の材料に関連した閾値よりも大きいエネルギーをもつビーム幅の関数である第１カーフ幅（ＫＷ１）を有し、トレンチ４１４Ｂは、薄膜デバイス層スタック４０１内の材料に関連した最大閾値よりも大きいエネルギーをもつビーム幅の関数としての第２カーフ幅ＫＷ２を有する。第１の一実施形態では、第１カーフ幅ＫＷ１は第２カーフ幅ＫＷ２よりも大きいので、第１照度Ｉ１でアブレーション加工されたマスク４０２及び薄膜デバイススタック４０１の上層は、より高い照度Ｉ２でアブレーション加工される下地の材料層のアブレーションによって更に乱されることはない。とりわけ、例示的な実施形態では、（進行方向と垂直に）カーフ幅ＫＷ１を画定するビームプロファイル内のいかなる点も、デバイススタックの厚さ全体をアブレーション加工するのに十分な照度を有していないので、第１カーフ幅ＫＷ１全体は、実質的に同じ深さにアブレーション加工される。これは、ビーム径の外周部で第１照度及びビームの内径の内側で第２照度を有するガウシアン空間プロファイルを有し、これによってビームが移動するにつれて、ビームの前縁が内側ビーム径のカーフ幅よりも小さい第１カーフ幅ＫＷ１を作るビームとは対照的である。このような特定の実施形態では、第２幅ＫＷ２は、第２カーフ幅ＫＷ２よりも１０％〜５０％小さい。例示的な一実施形態として、第１カーフ幅ＫＷ１は１５μｍ未満であり、一方第２カーフ幅ＫＷ２は６μｍ〜１０μｍである。
図３Ａは、本発明の一実施形態に係る、反復レーザスクライビングプロセスに対する経時的な照度のグラフである。図示のように、照度（Ｗ／ｃｍ２）曲線３０５は、アブレーション経路に沿って基板上の特定の点に対してプロットされている。時刻ｔ０から始まる点は、前端部３１５の期間中に第１照度Ｉ１を有する照射に曝露される。時刻ｔ１において、照射の照度は、閾値Ｔ（例えば、単結晶基板材料の閾値エネルギーＴＳｉ）を超えて増加し、アブレーション速度は実質的に増加し始め、これは概して０．０１ＧＷ／ｃｍ２〜１ＧＷ／ｃｍ２の範囲内にあるかもしれない。時刻ｔ１から始まる点は、時刻ｔ２で終わる後端部３１０の期間中に第２照度Ｉ２を有する照射に曝露される。例示的な実施形態では、第２照度Ｉ２は、単結晶基板材料の閾値エネルギーＴＳｉを超える。代替の実施形態では、Ｉ１とＩ２の間の閾値は、マスク材料（概して、０．０００１ＧＷ／ｃｍ２〜０．００１ＧＷ／ｃｍ２の範囲内）、薄膜デバイス層スタック４０１の誘電体層（概して、０．１ＧＷ／ｃｍ２〜１０ＧＷ／ｃｍ２の範囲内）、又は薄膜デバイス層スタック４０１の配線層（概して、０．０１ＧＷ／ｃｍ２〜０．１ＧＷ／ｃｍ２の範囲内である）のうちの何れかに関連する閾値によって画定される。
反復アブレーション（例えば、操作１０３及び１０４）は、図３Ａに示される照度の変化を達成するために、いくつかのやり方で実施することができる。一実施形態では、レーザビームは、第１アブレーション反復を提供する第１部分及び第２アブレーション反復を提供する第２部分によって、進行方向に沿って空間的に変化する照度プロファイルを有するように形成される。図３Ｂは、本発明の一実施形態に係る、単一パス反復レーザスクライビングプロセス用の非対称形状のレーザビームの空間プロファイル３２０のグラフである。出力（Ｐ）が次元ｘに沿ってプロットされ、ｘは進行方向に沿って増加し、空間プロファイル３２０は、前端部３１５と後端部３１０を含む。前端部３１５は、後端部３１０よりも低い出力（Ｐ）を有し、これによって距離ｘ１〜ｘ２に及んで第１照度Ｉ１を提供し、一方第２照度Ｉ２は距離ｘ０〜ｘ１に及ぶ。図示の例示的実施形態では、ｘ０〜ｘ２は、進行方向に垂直な（すなわち、ｙ）任意の幅に対して、進行方向に沿ったビーム幅（Ｄ４σ、１０／９０ナイフエッジ、１／ｅ２、ＦＷＨＭ等によって測定されたもの）を表し、後端部３１０は、進行方向に沿ってビーム幅内で中心から外れて（すなわち、非対称で）いる。図３Ｂに更に示されるように、ｘ１において、出力はシリコン基板と関連する閾値エネルギーＴＳｉを超え、これによって前端部３１５は、薄膜デバイス層スタック４０１全体をアブレーション加工するのに十分なエネルギーを有さず、一方後端部３１０は、薄膜デバイス層スタック４０１全体及びシリコン基板の一部をアブレーション加工するのに十分なエネルギーを有している。
図２Ａは、単一ビーム及び単一パスによって方法１００（図１）内で第１反復（操作１０３）及び第２反復（操作１０４）を実行する、図３Ｂに示されるような形状プロファイルを有するビームを用いた反復レーザスクライビングプロセス２００を示すフロー図である。図２Ａを参照すると、単一ビームは、操作２０１で生成される。一実施形態では、ビームは、フェムト秒範囲（すなわち、１０−１５秒）のパルス幅（持続時間）を有し、本明細書内ではフェムト秒レーザと呼ぶ。レーザパラメータの選択（例えば、パルス幅）は、クリーンなレーザスクライビング切断を達成するために、チッピング、微小亀裂及び層間剥離を最小化する成功したレーザスクライビング・ダイシングプロセスを開発するのに重要である可能性がある。フェムト秒の範囲内のレーザパルス幅は、有利にはより長いパルス幅（例えば、ピコ秒又はナノ秒）に対して熱損傷の問題を軽減する。理論に縛られないが、現在理解されているように、フェムト秒エネルギー源は、ピコ秒光源に対して存在する低エネルギー再結合メカニズムを回避し、ナノ秒光源よりも大きな熱非平衡性を提供する。ナノ秒又はピコ秒レーザ光源を使用すると、ストリート４２７内に存在する様々な薄膜デバイス層材料は、光学吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素等の誘電体層は、通常の条件下で市販されているレーザのすべての波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低κ材料）及びシリコンは、非常に容易に光子に結合可能である（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射）。最適でないレーザパラメータが選択されたならば、無機誘電体、有機誘電体、半導体、又は金属のうちの２以上を含む積層構造において、ストリート４２７のレーザ照射は、不利なことに層間剥離を生ずる可能性がある。例えば、測定可能な吸収がなく、高バンドギャップエネルギーの誘電体（例えば、約９ｅＶのバンドギャップを有する二酸化ケイ素）を貫通するレーザは、下地の金属又はシリコン層に吸収され、金属層又はシリコン層のかなりの蒸発を引き起こす可能性がある。蒸発は高い圧力を発生させ、潜在的に深刻な層間剥離及び微小亀裂を引き起こす可能性がある。フェムト秒ベースのレーザ照射プロセスは、このような材料スタックのこのような微小亀裂又は層間剥離を回避又は軽減することが実証されている。
一実施形態では、操作２０１用のレーザ光源は、約２００ｋＨｚ〜１０ＭＨｚの範囲内のパルス繰り返しレートを有するが、好ましくは約５００ｋＨｚ〜５ＭＨｚの範囲内である。操作２０１で生成されるレーザ放射は、広帯域又は狭帯域の発光スペクトルに対して、可視スペクトル、紫外線（ＵＶ）スペクトル、及び／又は赤外線（ＩＲ）スペクトルの任意の組み合わせに及ぶことができる。更にフェムト秒レーザアブレーションに対しては、アブレーション加工される材料に応じて、特定の波長が他の波長よりも優れたパフォーマンスを提供する場合がある。特定の一実施形態では、半導体基板又は基板のスクライビングに適したフェムト秒レーザは、約２００〜１５７０ナノメートル又はそれ以下の波長を有するレーザに基づくが、好ましくは２５０ナノメートル〜５４０ナノメートルの範囲内である。特定の一実施形態では、５４０ナノメートル以下の波長を有するレーザに対して、パルス幅は４００フェムト秒以下である。代替の一実施形態では、操作２０１でビームを生成するために、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。
操作２０５では、生成されたビームは、図３Ｂに例示されるように光強度（照度）空間プロファイルを変えるように形作られている。非対称の空間プロファイルを提供するための当該技術分野で公知の任意の技術を、操作２０５に適用することができる。例えば、既知のビーム成形光学素子を利用して、進行方向に沿って長軸を有する楕円形のビームを生成することができる。一実施形態では、楕円形のビームは、ビーム短軸よりも少なくとも１．５倍長い長軸を有する。あるいはまた、図３Ａ〜図３Ｃに記載されるように、コマ収差を意図的に、空間プロファイルを作成するために導入してもよい。操作２０１における既知の生成技術と共に、操作２０５において追加の既知のビーム成形技術を適用して、図３Ｂに示される非対称なプロファイルを提供するために、楕円ビームの長軸の前端部と後端部の間に、強度又は照度の変化を提供することができる。
操作２１０及び２１５では、空間的に成形されたビームは、基板に対して所定のパスを移動するように制御され、これによってまず（例えば、図４Ｂに示されるような）ビームの前端部によってマスク４０２上の一点をアブレーション加工し、続いて（例えば、図４Ｃに示されるような）ビームの後端部によってその点で基板の上方に配置された任意の下地の薄膜デバイススタックをアブレーション加工する。一実施形態では、レーザスクライビングプロセスは、進行方向に約２００ｍｍ／秒〜５ｍ／秒の範囲内の速度でワークピース表面に沿って走るが、好ましくは約３００ｍｍ／秒〜２ｍ／秒の範囲内である。操作２２０において、方法２００は、露出した基板のプラズマエッチングのために図１に戻る。
図３Ｃは、本発明のマルチパスの一実施形態において、方法１００（図１）内の操作１０３及び１０４を実施するための空間プロファイル３３０及び３４０のグラフである。図３Ｃに示されるように、各々が異なる空間プロファイルを有する複数のビームが提供される。ビーム幅Ｗに沿った第１プロファイルは、閾値エネルギー（例えば、シリコン基板のアブレーションエネルギー閾値を参照してＴＳｉ）未満の最大出力（Ｐ）を有するガウシアン３３０又はトップハット３３５形状を有しており、一方同一幅Ｗに沿った第２ビームプロファイルは、閾値エネルギーを超えた最大出力（Ｐ）を有するガウシアン３４０又はトップハット３４５形状を有している。図３Ｃに更に図示されるように、より高い照度に関連する空間プロファイル３４０、３４５は、より低い照度に関連する空間プロファイル３３０、３３５に対して等価に決定された幅Ｗ１よりも小さい幅Ｗ２の上で閾値出力（ＴＳｉ）を超える出力を有する。
図２Ｂは、単一ビームの複数パスによって方法１００（図１）内で第１反復（操作１０３）及び第２反復（操作１０４）を実行する、図３Ｃに示されるような形状をした複数のビームプロファイルを用いたレーザスクライビング法２５０を示すフロー図である。図２Ｂを参照すると、単一ビームが、第１照度を有するように操作２２５で生成される。ビーム生成は、操作２０１に対して前で説明したのと実質的に同様に進めることができ、例えば、同一のフェムト秒パルス幅、波長、パルスレート等を用いて、第１照度Ｉ１を有するビーム（例えば、図３Ｃのガウシアン３３０）が生成される。操作２３０では、ビームを所定の経路に沿って移動させ、これによって実質的に図４Ｂに示されるように、マスク内へトレンチをアブレーション加工する。一実施形態では、レーザスクライビング操作２３０は、ワークピース表面に沿って進行方向に約５００ｍｍ／秒〜５ｍ／秒の範囲内の速度で実行されるが、好ましくは約６００ｍｍ／秒〜２ｍ／秒の範囲内である。
操作２４０では、ビームは第２照度Ｉ２（例えば、図３Ｃのガウシアン３４０）を生成するように調整される。調整されたビームは、操作２４０の場合とほぼ同じ速度で、実質的に図４Ｃに示されるように、操作２４５で基板を露出させるために同じ所定の経路を引き返す。操作２４９では、方法２５０は、露出した基板を次いでプラズマエッチングするために、図１に戻る。
図２Ｃは、複数のレーザからのビームの連続パスによって方法１００（図１）内で第１反復（操作１０３）及び第２反復（操作１０４）を実行する、図３Ｃに示されるような形状をした複数のビームプロファイルを用いた反復レーザスクライビングプロセス２９０を示すフロー図である。図２Ｃを参照すると、第１レーザは操作２５５で、第１照度Ｉ１を有するビーム（例えば、図３Ｂのガウシアン３３０）を生成する。ビーム生成は、操作２０１に対して前で説明したのと実質的に同様に進めることができ、例えば、同一のフェムト秒パルス幅、波長、パルスレート等を用いることができる。しかしながら、好ましい実施形態では、操作２５５で利用されるレーザは、マスキング材料内へトレンチを比較的容易にアブレーション加工するために、実質的により大きなパルス幅を有し、更に連続波（ＣＷ）光源であることができる。操作２６０では、第１ビームを所定の経路に沿って移動させ、これによって実質的に図４Ｂに示されるように、マスク内へトレンチをアブレーション加工する。
操作２６５では、第２レーザは、第２照度を有する第２ビームを生成する。第２照度Ｉ２（例えば、図３Ｂのガウシアン３３５）を有する第２ビームの生成は、操作２０１に対して前で説明したのと実質的に同様に進めることができ、例えば、同一のフェムト秒パルス幅、波長、パルスレート等を用いることができる。特定の一実施形態では、第１レーザは第１波長で第１パルス幅（ＣＷ）を有する第１パルス列を生成し、第２レーザは、第２パルス幅及び第２の波長を有する第２パルス列を生成し、第２パルス幅及び第２波長のうちの少なくとも１つは、第１パルス幅及び第１波長とは異なる。例えば、ＣＷレーザをスクライビング操作２６０で使用する例示的な実施形態では、フェムト秒レーザは、操作２６５で第２ビームを生成する。
操作２７０では、第２レーザビームは、同じ所定の経路に沿って移動され、これによって実質的に図４Ｃに示されるように、完全に薄膜デバイススタックをアブレーション加工し、基板を露光させる。一実施形態では、レーザスクライビング操作２７０は、両方のレーザビームが、基板に沿って同時に走り、各々の進行方向の速度は約５００ｍｍ／秒〜５ｍ／秒の範囲内であるが、好ましくは約６００ｍｍ／秒〜２ｍ／秒の範囲内である。操作２７５では、方法２９０は露出した基板のプラズマエッチングのために図１に戻る。
図１及び図４Ｄに戻って、基板４０６は、操作１０５において、プラズマ４１６に曝され、マスク４０２内のトレンチ４１４を貫通してエッチングされ、ＩＣ４２６を個片化する。例示的なインサイチューでのマスク蒸着の実施形態では、基板は、プラズママスク蒸着操作１０２を実行したのと同じチャンバ内でエッチングされる。本発明の一実施形態によると、操作１０５において基板４０６をエッチングすることは、図４Ｄに示されるように、レーザスクライビングプロセスによって形成されたトレンチ４１４Ｂをエッチングして、最終的に基板４０６を完全に貫通してエッチングすることを含む。
一実施形態では、エッチング操作１０５は、スルービアエッチングプロセスを伴う。例えば、特定の一実施形態では、基板４０６の材料のエッチング速度は、毎分２５μｍよりも大きい。高出力で動作する高密度プラズマ源を、プラズマエッチング操作１０５に対して使用することができる。典型的な出力は、３ｋＷ〜６ｋＷの間、又はそれ以上の範囲である。
例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度を約４０％上回るエッチング速度で単結晶シリコン基板又は基板４０６をエッチングするのに、ディープシリコンエッチング（すなわち、スルーシリコンビア（ＴＳＶ）エッチング等）が使用される。マスク４０２内に存在する何れかの水溶性材料層上での高出力の効果は、−１０℃〜−１５℃に冷却された静電チャック（ＥＳＣ）を介して冷却電力を印加することを通して制御され、これによってプラズマエッチングプロセスの期間を通して、水溶性マスク材料層を１００℃未満の温度に維持するが、好ましくは７０℃〜８０℃である。このような温度では、水溶性は有利に維持される。
特定の一実施形態では、プラズマエッチング操作１０５は更に、複数のエッチングサイクルと時間の経過と共に交互に配置された複数の保護ポリマー堆積サイクルを伴う。デューティサイクルは、例示的なデューティサイクルを約１：１〜１：２（エッチング：堆積）として、変えることができる。例えば、エッチングプロセスは、２５０ｍｓ〜７５０ｍｓの持続時間を有する堆積サイクルと、２５０ｍｓ〜７５０ｍｓのエッチングサイクルを有することができる。堆積サイクルとエッチングサイクルの間に、エッチングプロセスの化学物質（例えば、例示的なシリコンエッチングの実施形態用にＳＦ６を用いる）を、堆積プロセスの化学物質（重合フッ化炭素（ＣｘＦｙ）ガスを用いる（例えば、Ｃ４Ｆ６又はＣ４Ｆ８又はフッ素化炭化水素（ＣＨｘＦｙ、ただし、ｘ＞＝１）又はＸｅＦ２が挙げられるが、これらに限定されない））と入れ替える。当該技術分野で知られるように、更にプロセス圧力を、エッチングサイクルと堆積サイクルの間に、特定のサイクルで各々が有利に働くように変更することができる。
操作１０７では、方法３００は、マスク４０２の除去によって完了する。一実施形態では、水溶性マスク層は、水で洗い流され、例えば、脱イオン水の加圧されたジェットによって、又は周囲温度又は加熱された水浴中で浸漬を介して洗い流される。代替実施形態では、マスク４０２は、エッチングポリマーの除去に効果的である当該技術分野で公知の水性溶媒の溶液で洗い流してもよい。プラズマ個片化操作１０５又は操作１０７におけるマスク除去プロセスのいずれかは、ダイ取り付け膜４０８を更にパターニングして、バッキングテープ４１０の上部を露出させることができる。
単一の統合プロセスツール６００は、ハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス１００内の多くの又はすべての操作を実行するように構成することができる。例えば、図６は、本発明の一実施形態に係る、基板のレーザ・プラズマダイシング用レーザスクライブ装置６１０と結合されたクラスタツール６０６のブロック図を示す。図６を参照すると、クラスタツール６０６は、複数のロードロック６０４を有するファクトリインターフェース６０２（ＦＩ）に結合される。ファクトリインターフェース６０２は、レーザスクライブ装置６１０を有する外部製造施設とクラスタツール６０６との間をインターフェース接続するのに適した大気ポートであることが可能である。ファクトリインターフェース６０２は、基板（又はそのキャリア）を格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール６０６又はレーザスクライブ装置６１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。
レーザスクライブ装置６１０はまた、ＦＩ６０２に結合される。図６Ｂは、レーザスクライブ装置６１０の例示的な機能ブロック図を示す。図６Ｂに示される一実施形態では、レーザスクライブ装置６１０は、フェムト秒レーザ６６５を含む。フェムト秒レーザ６６５は、ハイブリッドレーザ・エッチング個片化プロセス１００のレーザアブレーション部分を実行する。スクライブラインを生成するレーザビームと基板の間の相対運動は、レーザビームスポットを移動させる、又は基板を移動させる、又はその両方の組み合わせのいずれかによって実現することができる。一実施形態では、基板４０６を支持するための可動ステージ（図示せず）もまた、レーザスクライブ装置６１０に含まれ、可動ステージは、基板４０６（又はそのキャリア）をフェムト秒レーザ６６５に対して相対的に移動させるように構成されている。更に図示されるように、レーザスクライブ装置は、コントローラ６８０からの制御信号に応答して、レーザビームを走査するために動くことができるミラーを備えたスキャナ６７０（例えば、ガルバノメータ）を含む。フェムト秒レーザ６６５とスキャナ６７０の間には、一実施形態では、実質的に図３Ｂに示されるような反復レーザスクライビングプロセス２００を実行するための非対称形状のビームプロファイルを提供するビーム成形光学素子６６０がある。更なる実施形態では、コントローラ６８０がフェムト秒レーザ６６５に結合され、これによって実質的に図３Ａに示されるように時間上で、及び／又は実質的に図３Ｃに示されるように空間上で、複数の非ゼロの照度に亘ってフェムト秒レーザ６６５の照度を調節して、スクライビング法２５０を実行する。別の一実施形態では、レーザスクライブ装置６１０は更に、フェムト秒又はその他のものが可能な第２レーザ６６６を含む。第２レーザ６６６は、コントローラ６８０に結合され、レーザ６６５と６６６の各々は、コントローラ６８０によって、スキャナ６７０を介して時間内で連続して、又は別々のスキャナ（すなわち、スキャナ６７０が基板４０６とレーザの間において完全に独立した光路用に複製される）を介して同時に操作され、これによって実質的に同じ経路上に反復アブレーションを指向させ、スクライビングプロセス２９０を実行する。
図６Ａに戻って、クラスタツール６０６は、レーザスクライブ装置６１０、プラズマエッチングチャンバ６０８、及び／又はマスクモジュール６１２の間における基板の真空中での搬送のためのロボットアームを収容したロボット搬送チャンバ６５０によってＦＩに結合された１以上のプラズマエッチングチャンバ６０８を含む。プラズマエッチングチャンバ６０８は、ハイブリッドレーザ・エッチング個片化プロセス１００の少なくともプラズマエッチング部分用に適しており、更に基板上にポリマーマスクを堆積させることができる。例示的な一実施形態では、プラズマエッチングチャンバ６０８は更に、ＳＦ６ガス源と、Ｃ４Ｆ８源、Ｃ４Ｆ６源、又はＣＨ２Ｆ２源のうちの少なくとも１つとに結合される。特定の一実施形態では、１以上のプラズマエッチングチャンバ６０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名） Ｅｔｃｈシステムであるが、他の適当なエッチングシステムも市販されている。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名） Ｅｔｃｈシステムは、容量性及び誘導性ＲＦ結合を提供し、これによって容量結合のみで可能なものとは異なりイオン密度及びイオンエネルギーを独立に制御し、更に磁気強化による改善も提供される。これは、イオン密度をイオンエネルギーから効果的に分離することを可能にし、これによって非常に低い圧力（例えば、５〜１０ミリトール）でさえ、高く、潜在的に損傷を与えるＤＣバイアスレベル無しで、相対的に高い密度のプラズマを達成することができる。これは、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバを用いることができる。一実施形態では、複数のプラズマエッチングチャンバ６０８が単一の統合プロセスツール６００のクラスタツール６０６部に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
クラスタツール６０６は、ハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス１００内の機能を実行するのに適した他のチャンバを含むことができる。図６に示される例示的な実施形態では、マスクモジュール６１２は、本明細書に記載される水溶性マスク層の塗布のための任意の市販のスピンコーティングモジュールを含む。スピンコーティングモジュールは、キャリア（例えば、フレーム上に取り付けらえたバッキングテープ）上に取り付けられた薄化された基板を、真空又はその他によってクランプするように構成された回転可能なチャックを含むことができる。
図７は、本明細書内で議論された１以上のスクライビング法をマシンに実行させるための命令セットを内部で実行することができるコンピュータシステム７００を示す。例示的なコンピュータシステム７００は、プロセッサ７０２、メインメモリ７０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）等）、スタティックメモリ７０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）等）、及び二次メモリ７１８（例えば、データ記憶装置）を含み、これらはバス７３０を介して互いに通信する。
プロセッサ７０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置等）を表す。より具体的には、プロセッサ７０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ等であることができる。プロセッサ７０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ等）であることも可能である。プロセッサ７０２は、本明細書に記載の操作及び手順を実行するための処理ロジック７２６を実行するように構成される。
コンピュータシステム７００は更に、ネットワークインターフェースデバイス７０８を含むことができる。コンピュータシステム７００は、ビデオディスプレイユニット７１０（例えば、液晶ディスプレイ（ＬＣＤ）又は陰極線管（ＣＲＴ））、英数字入力装置７１２（例えば、キーボード）、カーソル制御装置７１４（例えば、マウス）、及び信号生成装置７１６（例えば、スピーカ）も含むことができる。
二次メモリ７１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア７２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）７３１を含むことができる。ソフトウェア７２２はまた、コンピュータシステム７００、メインメモリ７０４及びプロセッサ７０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ７０４内及び／又はプロセッサ７０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア７２２は更に、ネットワークインターフェースデバイス７０８を介してネットワーク７２０上で送信又は受信されることができる。
マシンアクセス可能な記憶媒体７３１は、パターン認識アルゴリズム、アーチファクト形状データ、アーチファクト位置データ、又は粒子の輝きデータを格納するためにも使用することができる。マシンアクセス可能な記憶媒体７３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディアを含むが、これらに限定されないように解釈されるべきである。
レーザビームの照度（又は固定パルス幅を仮定するならばフルエンス）をクリーンなエッチングトレンチを生成するための複数パス用に一定の適度なレベルで維持することは実現可能ではあるが、最適化されたフルエンスレベルに関連したレーザ出力（又はパルスエネルギー）レベルの範囲は狭いことが見出されている。これは、レーザスクライビングのプロセスウィンドウを比較的小さくする実用的な効果を有する。また、複数パス用の固定された高フルエンスは、第１パスによって形成されたトレンチの上にアブレーションされた材料を再堆積する第２レーザパスに起因すると現在考えられている相対的に悪いトレンチトポロジーを生成することも見出されている。
第１パスで低フルエンスを採用して、下地の薄膜ＩＣ層（より具体的には誘電体層）の損傷／アブレーションを限定しながら、マスク及びポリイミド層のみを除去し、次いで高フルエンスを採用して、デバイス層を除去し、基板を露出させる（図１に図示される方法１００のような）複数パススクライビングプロセスによって、クリーンなトレンチを形成することはできるが、層間剥離が起こる可能性がある。追加の高フルエンスパスが、常にこのような層間剥離を修復又は除去することはできない。理論に束縛されないが、「低フルエンスファースト」マルチステップスクライビングプロセスにおいて、第１パス内のレーザエネルギーの一部は、誘電体材料を貫通して伝わり、１以上の誘電体層と界面接続しているデバイス層又は基板結晶（例えば、シリコン）内の金属を溶解／蒸発させる原因となると現在のところ考えられている。低フルエンスレベルでは、ポリマーのアブレーションは、主にレーザエネルギーの線形吸収に依存している。多くのポリマーマスキング及びパッシベーション材料は、３００ｎｍのＵＶ波長に対してさえ高い光透過率（数十パーセント）を有し、同時にいくつかの金属及びいくつかの基板（例えば、シリコン）のアブレーション閾値は、多くのポリマーのアブレーション閾値と非常に近いので、薄膜デバイススタックの１以上の誘電体層を貫通して伝わるレーザフォトンは、誘電体−金属及び／又は誘電体−基板の界面で層間剥離を引き起こす可能性がある。
したがって、特定の実施形態では、スクライビング法は、トレンチ内の材料をアブレーション及び除去して、基板を露出させるための高照度（フルエンス）レベルでの第１（第２、第３等）のパスと、その後、基板に著しい損傷を与えることなく、アブレーション加工されたトレンチ内に残された破片及び残留物を除去するための低照度（フルエンス）レベルでの第２（第３、第４等）のパスを含む。この種の「高フルエンスファースト」プロセスは、固定フルエンス複数パスプロセス又は低フルエンスファーストプロセスのいずれよりも広いプロセスウィンドウを備えたクリーンな露出した基板表面とすることができる。マスク又はポリマーパッシベーション層はスクライブトレンチ幅に対してより厚くなる（例えば、幅が低減されるか、又は層の厚さが増加する）ので、高フルエンスファーストのアプローチは、より有利となる。
図８Ａは、レーザスクライビングプロセスが第１照度で先に行われ、第１照度よりも低い第２照度で続いて行われる、本発明の一実施形態に係るハイブリッドレーザアブレーション・プラズマエッチング個片化法８０１を示すフロー図である。方法８０１は、本明細書の他の箇所に記載されたように、操作１０１でマスクされた基板から始まる。典型的な基板が、図４Ａにおける断面図により示されている。
操作２５５では、第１照度を有する第１ビームが操作２５５で生成される。ビームは、本明細書の他の箇所に記載された方法のいずれかで生成される。一実施形態では、所定のパルス幅（例えば、本明細書の他の箇所に記載されたフェムト秒パルス幅）を有するレーザは、１０μｍの直径のスポットサイズに対して１．０μＪを下回らない（好ましくは、１．５μＪ以上の）第１フルエンスレベルで運転され、これによって第１照度を達成する。このフルエンスレベルの範囲は、薄膜ＩＣスタックの誘電体層（例えば、図５の層５０４及び５０７）をアブレーション加工するのに十分である。集光スポット径が１０μｍで、パルス幅が３００ｆｓ〜１．５ｐｓの範囲内で、レーザ波長が３００ｎｍ〜１５７０ｎｍの範囲内であるフェムト秒レーザビームの一実施形態では、１．５μＪ以上のパルスエネルギーレベルに対応するように高フルエンスレベルが決定された。
操作８６０では、第１フルエンスレベルで運転しているレーザからのビームは、所定の経路に沿って移動し、マスキング材料、ＩＣパッシベーション、及び薄膜デバイス層を貫通してトレンチをアブレーション加工し、基板を露出させる。図８Ｂ、８Ｃ、及び８Ｄは、本発明の一実施形態に係る、図８Ａに示されるダイシング方法の操作が実行されたときの基板（例えば、図４Ａに示したもの）の断面図を示している。
図８Ｂでは、操作８６０において第１フルエンスレベルで動作するレーザの第１パスは、第１カーフ幅（ＫＷ１）に沿って基板４０６を露出させるトレンチ８１４Ａをアブレーション加工する。例示的な実施形態では、第１フルエンスは、薄膜デバイス層スタック４０１の各層をアブレーション加工するのに十分であり、したがって操作１０３は、トレンチ４１４Ａの底部に基板４０６が露出したままにする。カーフ幅ＫＷ１は、上述したように、薄膜デバイス層スタック４０１内の特定の材料に関連する閾値（特に、誘電体層閾値（ＴＤ））よりも大きい強度Ｉ１をもつビーム幅の関数である。このため、より低い閾値を有するマスク４０２は、カーフ幅ＫＷ１よりも広いカーフ幅（ＫＷＭ）を有することができる。図８Ｂに更に示されるように、操作８６０は、マスク及びＩＣパッシベーション（例えば、有機物）から再堆積された材料を含むトレンチ８１４Ａの底部に残留物８０２のスプラットを残す。薄膜デバイス層スタック４０１からの金属及び誘電体が、残留物８０２内でマスク及びパッシベーション材料と組み合わされる場合もある。
図８Ａに戻って、操作８６０では、第１照度よりも低い第２照度を有する第２レーザビームが生成される。同一のパルス幅（例えば、フェムト秒）が採用される場合には、照度の低減は、フルエンスの低減によって達成することができる。特定のフェムト秒の実施形態では、操作８６０でのフルエンスは、１０μｍ直径のスポットサイズに対して１μＪを超えず、好ましくは０．７５μＪ以下である。このフルエンスレベルの範囲は、薄膜ＩＣスタックの誘電体層（例えば、図５の層５０４及び５０７）をアブレーション加工するのに不十分である。集光スポット径が１０μｍで、パルス幅が３００ｆｓ〜１．５ｐｓの範囲内で、レーザ波長が３００ｎｍ〜１５７０ｎｍの範囲内である特定の一実施形態では、低フルエンスレベルは０．７５μＪ以下と決定された。
操作８７０では、第２フルエンスレベルで動作するレーザからのビームは、同じ所定のパスに沿って移動し、次いで操作８６０でマスキング材料、ＩＣパッシベーション、及び薄膜デバイス層を貫通してトレンチをアブレーション加工し、操作８６０によって残された残留物８０２のスパッツを除去する。図８Ｃに更に示されるように、照射４１１は、Ｉ１の強度（Ｉ１とＩ２の間の差の説明として破線で示される）よりも小さい第２強度Ｉ２を有する。図示のように、第２フルエンスレベルは、誘電体層閾値（ＴＤ）を超えないので、誘電体層の付加的な直接アブレーションは無く、薄膜デバイススタック４０１を貫通するカーフ幅ＫＷ１は顕著な変化をしない。しかしながら、マスク及びパッシベーション用に典型的なポリマー材料に関連する閾値は低いので、第２フルエンスレベル（照度）は、トレンチの第１カーフ幅全体の上の残留物を取り除き、これによってよりクリーンなトレンチ底部８１４Ｂを提供するであろう。
図８Ａに戻って、操作１０５では、本明細書の他の箇所に記載されるように、プラズマエッチング操作が実行される。図８Ｃに更に示されるように、プラズマエッチングは、基板を通して清浄化されたトレンチ底部８１４Ｂを前進させる。より低いフルエンスアブレーションによってスプラット残留物８０２を除去しながら、プラズマエッチングされたトレンチは、高フルエンスアブレーションによって提供されるのと実質的に同じカーフ幅（ＫＷ１）を有する。その後、本明細書の他の箇所に記載されるように、操作１０７（図８Ａ）で、マスクを除去することができる。
なお、方法８０１によって例示される高フルエンスファーストの実施形態は、例示的な低フルエンスファーストプロセスに関して本明細書の他の箇所に記載される技術及びハードウェアのいずれかによって実施することができることに留意すべきである。例えば、一実施形態では、反復アブレーション操作８６０及び８７０は、異なるフルエンスレベルで動作する同一のレーザによる複数パスによって、又は１以上のパスを実行する複数のレーザによって、実行することができる。同様に、ビーム成形技術は、ビームの空間プロファイルを変化させるために実行することができる。例えば、進行方向を図３Ｂに示される方向から反転して、低フルエンスファーストプロセスではなく、高フルエンスファーストプロセスに影響を与えることができる。同様に、低フルエンスファーストの実施形態（つまり、パルス幅が固定された低照度ファーストプロセス）の文脈において説明された図６Ａ、図６Ｂ、図７に記載される全てのハードウェアは、高フルエンスファーストの実施形態を実施するためにほぼ同様に操作可能である。
出力の再調整又は第２パス用の第２レーザ（操作２６５及び８７０）のいずれかを含むマルチステップ法８０１の代替として、ビームスプリッタを採用する図９Ａに図示されるマルチステップ法９０１によって、より高いスループットを達成することができる。図９Ａに示される例示的な実施形態は、本明細書の他の箇所に記載されるように、操作１０１におけるマスク基板の受け取り及び操作２０１におけるビームの生成から始まる。操作９６５では、異なる照度（フルエンス）レベルＩ１、Ｉ２の先端ビーム及び後端ビームにビームが分割され、Ｉ１及びＩ２は、本明細書の他の箇所に記載される任意の実施形態の相対レベルを有する。操作９７０では、分割されたビームは、本明細書に記載される方法のいずれかによって、所定の経路に沿って基板に対して揃って移動される。分割ビームスポットの相対出力に対する基板間の相対変位の方向に応じて、高フルエンスファースト又は高フルエンスラストの反復スクライビング法は、単一のパスで実施することができる。例示的な実施形態では、分割ビーム法９０１は、高フルエンスファーストのスクライビング法を実施する。前述のように方法９０１は、プラズマエッチング及びマスク除去操作１０５及び１０７によって、ダイの個片化を完了する。
任意の市販の可変ビームスプリッタを、操作９６５のために利用することができる。例えば、一実施形態では、コーティングの反射率が角度によって変化するガラスのコーティングされたディスクは、ディスクを回転させると、デバイスによって生成された二つのビーム間で所望の出力比を選択することができる。更なる一実施形態では、位相格子が２つの回折次数でレーザエネルギーの大部分を集光する回折光学素子（ＤＯＥ）が採用される。入力ビームと同等の直径を有し、よく特定化された角度で一次元又は二次元アレイに配置された複数のレプリカビームにマスタービームを複製するために回折型ビームスプリッタが使用される一実施形態では、操作２０１で生成されたビームの位相プロファイルは、回折次数間の出力比が所定値を有するように選択される。更なる実施形態では、生成されたレプリカ間の異なる出力比は、回折格子の隣接回折要素上で選択されてもよい。したがって、ＤＯＥの位置の横方向シフトは、分割ビーム法９０１を実施するために使用される複数のビームのレプリカ間の出力比の所望の値を選択する。
図９Ｂは、本発明の一実施形態に係る、分割ビームレーザスクライビング用のレーザスクライブモジュール９００の概略図を示す。図９Ｂでは、レーザ９０２は、ビームエキスパンダ及びコリメータ９０４にビームを供給する。一実施形態では、レーザ９０２は、Ｍ×Ｎ個のドットマトリクスの各焦点に必要なパルスエネルギーを送出する最大パルス繰り返しレートで、又は最大パルス繰り返しレート近傍で運転される。オプションとして、ビームは、ガウシアン−トップハットビーム成形モジュール９０６を通すことができる。しかしながら、そのようなプロファイル変換は、典型的には入力電力の少なくとも３０％を損失し、これは例えばピコ秒光源と比べて出力がすでに相対的に低いフェムト秒の実施形態にとっては許容できない場合がある。ビームエキスパンダ及びコリメータ９０４から、又はガウシアン−トップハットビーム成形モジュール９０６、又はそれら両方から得られたビームは、スプリットビームとして可変ビームスプリッタモジュール９０８を通過し、その後基板９１２上へ送達するためにテレセントリックレンズ９１０を通過し、これによって集束スポット間距離は、少なくとも一次元でスクライビングするために必要なダイサイズに等しくなる。
図９ＢのビームスポットパターンのＢ−Ｂ図によって示されるように、本明細書の他の箇所に記載された何れかの実施形態の相対レベルをＩ１及びＩ２が有する、異なる照度（フルエンス）レベルＩ１、Ｉ２の先端及び後端ビームにビームは分割される。図９ＢのＢ−Ｂ図に示される分割ビームスポットの相対出力に関して基板９１２間の相対変位の方向に応じて、高フルエンスファースト又は高フルエンスラストの反復スクライビング法を単一パスで実施することができる。図９Ｂに示される例示的な実施形態では、図示のスクライビング方向は、高フルエンスファーストのスクライビング法を実施する。図９Ｂには正方形のパターンとして示されているが、Ａ−Ａ図及びＢ−Ｂ図はまた、矩形のパターン等であってもよいことを理解すべきである
図１０は更に、本発明の一実施形態に係る回折ビーム分割装置１０００を示す。入射レーザ１００２は、作業領域１００８に複数のビーム、点、又はスポットを提供する複数の焦点を有する集光レンズ１００６と共に回折光学素子（ＤＯＥ）１００４を通過する。一実施形態では、例えば、回折型ビームスプリッタを介してレーザビームを分割した後の非ゼロの分割角度が存在する可能性があるので、入射ビーム位置がワーク表面に垂直に送出されていることを確認するために、集束レンズ１００６はテレセントリックである。このような一実施形態では、適切な焦点距離のテレセントリック焦点レンズが採用され、これによって複数のＩＣ間のストリートのピッチｄに等しい一次元のピッチでＮ×Ｎのビームを提供する。
このように、各基板が複数のＩＣを有する半導体基板をダイシングする方法が開示された。要約書に記載されていることを含む本発明の例示的な実施形態の上記説明は、網羅的であること又は開示された正確な形態に本発明を限定することを意図していない。本発明の特定の実施及び本発明に対する実施例は、例示の目的で本明細書内に記載されているが、当業者が認識すると思われるように、様々な等価な修正形態が本発明の範囲内で可能である。したがって、本発明の範囲は、請求項解釈の確立された原則に従って解釈されるべきである以下の特許請求の範囲によって完全に決定されるべきである。

Claims (15)

  1. 複数のＩＣを含む基板をダイシングする方法であって、
    ＩＣを被覆し保護するパターニングされていないマスクを有する基板を受け取る工程と、
    マスク内に、及びマスクの下に配置された薄膜ＩＣスタック内に、所定のパターンのトレンチをレーザによってアブレーション加工し、これによって基板の一部を露出させる工程であって、アブレーション加工は第１照度を有する電磁照射で先に行い、第１照度よりも低い第２照度を有する電磁照射で後に行う工程と、
    パターニングされたマスクトレンチによって露出した基板を貫通してプラズマエッチングし、これによってＩＣを個片化する工程を含む方法。
  2. 電磁照射は、所定のパルス幅を有する単一レーザからのものであり、第１照度は、第２照度と関連する第２フルエンスよりも高い第１フルエンスで動作するレーザの第１パスと関連する請求項１記載の方法。
  3. 第１フルエンスは、薄膜ＩＣスタックの誘電体層をアブレーション加工するのに十分であり、第２フルエンスは、誘電体層をアブレーション加工するのに不十分である請求項２記載の方法。
  4. 第１フルエンスは、直径１０μｍのスポットサイズに対して１．０μＪより大きく、第２フルエンスは、３００ｆｓ〜１．５ｐｓのパルス幅を有する直径１０μｍのスポットサイズに対して１．０μＪ未満である請求項２記載の方法。
  5. 第１照度による電磁照射は、第１カーフ幅を有するマスク内にトレンチを形成し、第２照度による電磁照射は、トレンチの第１カーフ幅内の残留物を除去する請求項１記載の方法。
  6. アブレーション加工する工程は、パターニングされていないマスク、パターニングされていないマスクの下に配置されたポリマーパッシベーション層、及び薄膜デバイススタックを、第１照度を有する照射によってアブレーション加工する工程と、第２照度を有する照射によって再堆積したポリマーマスク又はパッシベーション材料をアブレーション加工する工程を含む請求項１記載の方法。
  7. アブレーション加工する工程は、波長が５４０ナノメートル以下であり、パルス幅が４００フェムト秒以下であるレーザを含む請求項２記載の方法。
  8. アブレーション加工する工程は、レーザからビームのアレイにビームを分割する工程を含み、アレイの第１ビームは第１照度を有し、アレイの第２ビームは第２照度を有する請求項１記載の方法。
  9. ビームのアレイは、複数のＩＣの隣接するものを分離するストリートのピッチに等しい少なくとも１つの次元内にビームのピッチを有する二次元である請求項８記載の方法。
  10. 基板はシリコンであり、プラズマエッチングは、循環的なエッチング及びポリマー堆積プロセスを用いた異方性ディープシリコンエッチングプロセスを含む請求項１記載の方法。
  11. 複数のＩＣを含む半導体基板をダイシングするためのシステムであって、
    マスクをパターニングし、所定のパスに沿ってＩＣ間の基板の領域を露出させるレーザスクライブモジュールであって、レーザスクライブモジュールは、マスク内に、及びマスクの下に配置された薄膜ＩＣスタック内に、所定のパターンのトレンチを、第１照度で先に行い、第１よりも低い第２照度で後に行うことによってアブレーション加工するためのレーザスクライブモジュールと、
    レーザスクライブモジュールに物理的に結合され、基板の異方性プラズマエッチングによってＩＣを個片化するためのプラズマエッチングモジュールと、
    レーザスクライビングされた基板を、レーザスクライブモジュールとプラズマエッチングモジュールの間を真空中で搬送するロボット搬送チャンバを含むシステム。
  12. レーザスクライブモジュールは、波長が５４０ナノメートル以下であり、パルス幅が４００フェムト秒以下である少なくとも１つのレーザを含む請求項１１記載のシステム。
  13. 少なくとも１つのフェムト秒レーザは、所定のパターンに沿った第１パスの間、直径１０μｍのスポットサイズに対して１．０μＪより大きい第１フルエンスで操作する請求項１２記載のシステム。
  14. レーザスクライブモジュールは、波長が５４０ナノメートル以下であり、パルス幅が４００フェムト秒以下である第２レーザを含み、第２レーザは所定のパターンに沿った第２パスの間、第２フルエンスで動作し、第２フルエンスは直径１０μｍのスポットサイズに対して１．０μＪ未満である請求項１３記載のシステム。
  15. レーザからのレーザビームをＭ×Ｎ個のビームアレイに分割するように構成されたビームスプリッタを含み、アレイの第１ビームは第１照度を有し、アレイの第２ビームは第２照度を有する請求項１１記載のシステム。
JP2014515845A 2011-06-15 2012-05-25 マルチステップ・非対称形状レーザビームスクライビング Active JP6198727B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/160,822 US8759197B2 (en) 2011-06-15 2011-06-15 Multi-step and asymmetrically shaped laser beam scribing
US13/160,822 2011-06-15
US13/180,336 US8557683B2 (en) 2011-06-15 2011-07-11 Multi-step and asymmetrically shaped laser beam scribing
US13/180,336 2011-07-11
PCT/US2012/039753 WO2012173770A2 (en) 2011-06-15 2012-05-25 Multi-step and asymmetrically shaped laser beam scribing

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015066100A Division JP6089057B2 (ja) 2011-06-15 2015-03-27 マルチステップ・非対称形状レーザビームスクライビング

Publications (3)

Publication Number Publication Date
JP2014523113A true JP2014523113A (ja) 2014-09-08
JP2014523113A5 JP2014523113A5 (ja) 2015-05-14
JP6198727B2 JP6198727B2 (ja) 2017-09-20

Family

ID=47353999

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014515845A Active JP6198727B2 (ja) 2011-06-15 2012-05-25 マルチステップ・非対称形状レーザビームスクライビング
JP2015066100A Active JP6089057B2 (ja) 2011-06-15 2015-03-27 マルチステップ・非対称形状レーザビームスクライビング

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015066100A Active JP6089057B2 (ja) 2011-06-15 2015-03-27 マルチステップ・非対称形状レーザビームスクライビング

Country Status (6)

Country Link
US (2) US8557683B2 (ja)
JP (2) JP6198727B2 (ja)
KR (2) KR101962456B1 (ja)
CN (2) CN103582943B (ja)
TW (2) TWI536438B (ja)
WO (1) WO2012173770A2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102039A (ja) * 2011-11-08 2013-05-23 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2017154179A (ja) * 2016-02-29 2017-09-07 ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ 支持されていない層に開口をアブレーションする方法
JP2018129394A (ja) * 2017-02-08 2018-08-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019512875A (ja) * 2016-03-03 2019-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP2019525465A (ja) * 2016-07-15 2019-09-05 ブルーワー サイエンス アイ エヌ シー． レーザーアブレーションの誘電性物質
JP2019175976A (ja) * 2018-03-28 2019-10-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR20200118912A (ko) * 2018-03-12 2020-10-16 어플라이드 머티어리얼스, 인코포레이티드 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
WO2023067791A1 (ja) * 2021-10-22 2023-04-27 ギガフォトン株式会社 レーザ加工方法及びレーザ加工システム
JP7486379B2 (ja) 2020-08-13 2024-05-17 株式会社ディスコ レーザー加工方法およびチップの製造方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693074B2 (ja) * 2010-07-26 2015-04-01 浜松ホトニクス株式会社 レーザ加工方法
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8951819B2 (en) * 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
KR20140092402A (ko) * 2011-11-16 2014-07-23 어플라이드 머티어리얼스, 인코포레이티드 레이저 스크라이빙 시스템들, 장치들, 및 방법들
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
DE102013005136A1 (de) * 2013-03-26 2014-10-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zurn Abtragen von sprödhartem Material mittels Laserstrahlung
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
EP2881808B1 (fr) * 2013-12-03 2020-08-19 Rolex Sa Procédé de fabrication d'un composant horloger
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9018079B1 (en) * 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US11264206B2 (en) 2014-03-10 2022-03-01 D2S, Inc. Methods and systems for forming a pattern on a surface using multi-beam charged particle beam lithography
TWI661265B (zh) * 2014-03-10 2019-06-01 美商Ｄ２Ｓ公司 使用多重射束帶電粒子束微影術於表面上形成圖案之方法
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
JP2016039280A (ja) * 2014-08-08 2016-03-22 株式会社ディスコ 加工方法
US20160074968A1 (en) * 2014-09-11 2016-03-17 Suss Microtec Photonic Systems Inc. Laser etching system including mask reticle for multi-depth etching
US9449877B2 (en) * 2014-09-17 2016-09-20 Asm Technology Singapore Pte Ltd Method of protecting a mounting tape during laser singulation of a wafer
US9196536B1 (en) * 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
JP6347714B2 (ja) * 2014-10-02 2018-06-27 株式会社ディスコ ウエーハの加工方法
US11069627B2 (en) * 2014-11-06 2021-07-20 Texas Instruments Incorporated Scribe seals and methods of making
US20160184926A1 (en) * 2014-12-30 2016-06-30 Suss Microtec Photonic Systems Inc. Laser ablation system including variable energy beam to minimize etch-stop material damage
JP6510829B2 (ja) * 2015-02-05 2019-05-08 株式会社ディスコ レーザー加工装置
KR20160126175A (ko) * 2015-04-22 2016-11-02 삼성디스플레이 주식회사 기판 절단 방법 및 표시 장치 제조 방법
CN108136543A (zh) * 2015-10-07 2018-06-08 康宁股份有限公司 将要被激光切割的经过涂覆的基材的激光预处理方法
JP6600254B2 (ja) * 2015-12-28 2019-10-30 株式会社ディスコ ウェーハの加工方法
KR102081191B1 (ko) * 2016-06-24 2020-02-26 에이피시스템 주식회사 전주도금법을 이용한 미세 금속 마스크 제조방법
US10720360B2 (en) * 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby
RU2639200C1 (ru) * 2016-10-14 2017-12-20 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Способ двухлучевой лазерной сварки
CN106653689B (zh) * 2016-12-26 2019-09-10 中国电子科技集团公司第五十五研究所 一种双脉冲频率激光分离复合SiC的方法
JP6795811B2 (ja) * 2017-02-16 2020-12-02 国立大学法人埼玉大学 剥離基板製造方法
JP6903375B2 (ja) * 2017-04-19 2021-07-14 株式会社ディスコ デバイスチップの製造方法
KR102067983B1 (ko) * 2017-11-23 2020-01-20 주식회사 탑 엔지니어링 기판 절단 장치
DE102018100763A1 (de) 2018-01-15 2019-07-18 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Halbleiterbauteilen und Halbleiterbauteil
JP7123652B2 (ja) * 2018-06-20 2022-08-23 株式会社ディスコ レーザー加工装置
JP7017648B2 (ja) * 2018-11-15 2022-02-08 東京応化工業株式会社 プラズマダイシング用保護膜形成剤、及び半導体チップの製造方法
KR102158832B1 (ko) * 2018-11-20 2020-09-22 한화정밀기계 주식회사 웨이퍼 절단 방법 및 절단 장치
KR102668705B1 (ko) 2019-03-21 2024-05-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7328020B2 (ja) * 2019-06-21 2023-08-16 株式会社ディスコ レーザー加工装置
KR102152007B1 (ko) * 2020-03-18 2020-09-04 주식회사 탑 엔지니어링 기판 절단 방법 및 기판 절단 장치
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
CN113649709A (zh) * 2021-08-16 2021-11-16 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法
KR20230045661A (ko) * 2021-09-27 2023-04-05 삼성전자주식회사 반도체 패키지의 제조 방법
CN113795087B (zh) * 2021-11-15 2022-05-03 深圳市大族数控科技股份有限公司 开窗方法及开窗设备
JP7387791B2 (ja) * 2022-03-22 2023-11-28 株式会社ソディック レーザ加工装置
US20230302572A1 (en) * 2022-03-22 2023-09-28 Sodick Co., Ltd. Laser processing method
CN115841969B (zh) * 2022-12-12 2023-09-08 江苏宜兴德融科技有限公司 一种半导体器件激光钝化设备及钝化方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329686A (ja) * 2001-04-30 2002-11-15 Kulicke & Soffa Investments Inc 半導体ウェハを個々分割するための装置および方法
JP2005074485A (ja) * 2003-09-01 2005-03-24 Toshiba Corp レーザ加工装置、加工マスク、レーザ加工方法、半導体装置の製造方法及び半導体装置
JP2005523583A (ja) * 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2007305646A (ja) * 2006-05-09 2007-11-22 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2010173316A (ja) * 2009-02-02 2010-08-12 Institute Of National Colleges Of Technology Japan スクライブ加工装置及びスクライブ加工方法

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS51121592U (ja) * 1975-03-26 1976-10-01
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
JPS6014441A (ja) * 1983-07-04 1985-01-25 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPS63299173A (ja) * 1987-05-28 1988-12-06 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) 1993-02-01 2002-04-11 Canon K.K., Tokio/Tokyo Flüssigkristallanzeige
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6562698B2 (en) * 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
CA2395960A1 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6383931B1 (en) 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
EP1162795A3 (en) 2000-06-09 2007-12-26 Broadcom Corporation Gigabit switch supporting improved layer 3 switching
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
JP2005504445A (ja) 2001-10-01 2005-02-10 エグシル テクノロジー リミテッド 基板、特に半導体ウェハの加工
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
JP4006994B2 (ja) 2001-12-18 2007-11-14 株式会社リコー 立体構造体の加工方法、立体形状品の製造方法及び立体構造体
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US20040137700A1 (en) 2002-02-25 2004-07-15 Kazuma Sekiya Method for dividing semiconductor wafer
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
GB2402230B (en) * 2003-05-30 2006-05-03 Xsil Technology Ltd Focusing an optical beam to two foci
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
KR20060040277A (ko) * 2004-11-05 2006-05-10 엘지.필립스 엘시디 주식회사 펨토초 레이저를 이용한 기판의 절단방법
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
DE102005039479B3 (de) * 2005-08-18 2007-03-29 Infineon Technologies Ag Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
US20070079866A1 (en) * 2005-10-07 2007-04-12 Applied Materials, Inc. System and method for making an improved thin film solar cell interconnect
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP2007186757A (ja) * 2006-01-13 2007-07-26 Tokyo Electron Ltd 真空処理装置及び真空処理方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
US20070272666A1 (en) 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
US8624157B2 (en) * 2006-05-25 2014-01-07 Electro Scientific Industries, Inc. Ultrashort laser pulse wafer scribing
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) * 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
KR101634970B1 (ko) 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP4488037B2 (ja) 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP2009034694A (ja) 2007-07-31 2009-02-19 Disco Abrasive Syst Ltd レーザ加工方法
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2009147232A (ja) * 2007-12-17 2009-07-02 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体製造装置
US8614151B2 (en) 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP5225710B2 (ja) * 2008-02-28 2013-07-03 リンテック株式会社 レーザーダイシングシートおよびチップ体の製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
GB2458475B (en) * 2008-03-18 2011-10-26 Xsil Technology Ltd Processing of multilayer semiconductor wafers
WO2009117451A1 (en) * 2008-03-21 2009-09-24 Imra America, Inc. Laser-based material processing methods and systems
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
KR101026010B1 (ko) 2008-08-13 2011-03-30 삼성전기주식회사 레이저 가공장치 및 레이저 가공방법
JP2010165963A (ja) 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US10307862B2 (en) 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
JP2011104633A (ja) * 2009-11-19 2011-06-02 Stanley Electric Co Ltd スクライブ方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329686A (ja) * 2001-04-30 2002-11-15 Kulicke & Soffa Investments Inc 半導体ウェハを個々分割するための装置および方法
JP2005523583A (ja) * 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2005074485A (ja) * 2003-09-01 2005-03-24 Toshiba Corp レーザ加工装置、加工マスク、レーザ加工方法、半導体装置の製造方法及び半導体装置
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2007305646A (ja) * 2006-05-09 2007-11-22 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2008193034A (ja) * 2007-02-08 2008-08-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2010173316A (ja) * 2009-02-02 2010-08-12 Institute Of National Colleges Of Technology Japan スクライブ加工装置及びスクライブ加工方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102039A (ja) * 2011-11-08 2013-05-23 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2017154179A (ja) * 2016-02-29 2017-09-07 ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ 支持されていない層に開口をアブレーションする方法
US11217536B2 (en) 2016-03-03 2022-01-04 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP2019512875A (ja) * 2016-03-03 2019-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP2022191302A (ja) * 2016-03-03 2022-12-27 アプライド マテリアルズ インコーポレイテッド 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP2019525465A (ja) * 2016-07-15 2019-09-05 ブルーワー サイエンス アイ エヌ シー． レーザーアブレーションの誘電性物質
JP2018129394A (ja) * 2017-02-08 2018-08-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR20200118912A (ko) * 2018-03-12 2020-10-16 어플라이드 머티어리얼스, 인코포레이티드 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
KR102476266B1 (ko) 2018-03-12 2022-12-08 어플라이드 머티어리얼스, 인코포레이티드 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
JP7142236B2 (ja) 2018-03-28 2022-09-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019175976A (ja) * 2018-03-28 2019-10-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11551974B2 (en) 2018-03-28 2023-01-10 Panasonic Intellectual Property Management Co., Ltd. Manufacturing process of element chip using laser grooving and plasma-etching
JP7486379B2 (ja) 2020-08-13 2024-05-17 株式会社ディスコ レーザー加工方法およびチップの製造方法
WO2023067791A1 (ja) * 2021-10-22 2023-04-27 ギガフォトン株式会社 レーザ加工方法及びレーザ加工システム

Also Published As

Publication number Publication date
US8557683B2 (en) 2013-10-15
US9054176B2 (en) 2015-06-09
TWI536438B (zh) 2016-06-01
CN106077965B (zh) 2018-06-29
TW201306110A (zh) 2013-02-01
TW201511115A (zh) 2015-03-16
CN103582943B (zh) 2016-08-17
JP6089057B2 (ja) 2017-03-01
WO2012173770A3 (en) 2013-02-21
US20140011338A1 (en) 2014-01-09
KR20150001829A (ko) 2015-01-06
CN106077965A (zh) 2016-11-09
CN103582943A (zh) 2014-02-12
KR101962456B1 (ko) 2019-03-26
US20120322242A1 (en) 2012-12-20
JP6198727B2 (ja) 2017-09-20
JP2015159297A (ja) 2015-09-03
KR20140037934A (ko) 2014-03-27
TWI479558B (zh) 2015-04-01
WO2012173770A2 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
JP6089057B2 (ja) マルチステップ・非対称形状レーザビームスクライビング
JP6223325B2 (ja) レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
US8759197B2 (en) Multi-step and asymmetrically shaped laser beam scribing
US10112259B2 (en) Damage isolation by shaped beam delivery in laser scribing process
KR102036728B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 수용성 마스크
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
TWI508155B (zh) 使用混合式分裂射束雷射劃線製程及電漿蝕刻的晶圓切割
JP6081993B2 (ja) プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング
US20140273401A1 (en) Substrate laser dicing mask including laser energy absorbing water-soluble film
US9620379B2 (en) Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150326

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150326

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160411

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160419

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170822

R150 Certificate of patent or registration of utility model

Ref document number: 6198727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250