JP2006310634A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006310634A
JP2006310634A JP2005132622A JP2005132622A JP2006310634A JP 2006310634 A JP2006310634 A JP 2006310634A JP 2005132622 A JP2005132622 A JP 2005132622A JP 2005132622 A JP2005132622 A JP 2005132622A JP 2006310634 A JP2006310634 A JP 2006310634A
Authority
JP
Japan
Prior art keywords
gas
film
processing chamber
etching
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005132622A
Other languages
English (en)
Inventor
Takanobu Nishida
貴信 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005132622A priority Critical patent/JP2006310634A/ja
Priority to TW095111987A priority patent/TWI299189B/zh
Priority to US11/398,533 priority patent/US20060246731A1/en
Priority to KR1020060034840A priority patent/KR100769876B1/ko
Publication of JP2006310634A publication Critical patent/JP2006310634A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】
金属膜のサイドエッチを抑制し、良好な形状の配線を形成することができる半導体装置の製造方法を提供すること。
【解決手段】
本発明の半導体装置の製造方法は、半導体基板上に金属膜を形成し、金属膜上にハードマスクを形成し、得られた基板を処理チャンバー内に設置し、前記処理チャンバー内を所定圧力に減圧し、前記処理チャンバー内にエッチングガスを供給すると共に、前記処理チャンバー内にプラズマを生成して金属膜をパターニングする工程を備え、前記エッチングガスが、不飽和炭化水素ガスを含むことを特徴とする。
【選択図】図1

Description

本発明は半導体装置の製造方法に関する。
従来、半導体装置の金属配線は、基板上に形成したAl膜をプラズマエッチングによりパターニングすることにより形成していた。このパタ−ニングは、通常、金属膜上に形成されたレジストマスクを用いて行っていた。
近年、半導体装置の微細化が進み、それに伴ってパターニングでの加工精度を確保するために、レジストマスクの薄厚化が要求されてきた。しかし、通常使用されるレジストマスクは、Al膜のプラズマエッチングに通常用いられるCl2やBCl3といったエッチングガスに対する選択比が小さいため、レジストマスクの薄厚化は困難であった。
そこで、レジストマスクに代わって、SiO2膜やSiN膜で形成されたハードマスクが採用された。
しかし、ハードマスクの採用によってAl膜のサイドエッチ量が大きくなるという新たな問題が浮上した。レジストマスクを使用していたときはプラズマエッチングの際にレジストマスクから炭素原子や水素原子が放出され、これらがエッチング中のAl膜の側壁に付着してポリマーとなることによって保護層が形成されていたが、ハードマスクの採用によって炭素原子や水素原子の供給源が無くなり、Al膜の側壁に保護層が形成されなくなったことがその理由であると考えられている。
この問題に対処するために、特許文献1では、CHF3などのCF系ガスをエッチングガスに含め、このCF系ガスを炭素原子や水素原子の供給源とすることで、Al膜の側壁に保護膜が形成されるようにして、サイドエッチを抑える技術が開示されている。
特開2000−124201号公報
しかし、本発明の発明者による実験では、特許文献1に記載のエッチングガスを用いると、特許文献1の記載に基づいて実験条件の最適化を行っても、Al膜のサイドエッチを十分に抑えることができなかった。
本発明はこのような事情に鑑みてなされたものであり、金属膜のサイドエッチを抑制し、良好な形状の配線を形成することができる半導体装置の製造方法を提供するものである。
課題を解決するための手段及び発明の効果
本発明の半導体装置の製造方法は、半導体基板上に金属膜を形成し、金属膜上にハードマスクを形成し、得られた基板を処理チャンバー内に設置し、前記処理チャンバー内を所定圧力に減圧し、前記処理チャンバー内にエッチングガスを供給すると共に、前記処理チャンバー内にプラズマを生成して金属膜をパターニングする工程を備え、前記エッチングガスが、不飽和炭化水素ガスを含むことを特徴とする。
本発明の発明者は、ハードマスクを用いたプラズマエッチングにより金属膜をパターニングする際に、不飽和炭化水素ガスを含むエッチングガスを用いると、金属膜側壁での保護膜形成が促進され、金属膜のサイドエッチが抑制され、良好な形状の配線を形成することができることを見出し、本発明の完成に到った。
この作用は、必ずしも明らかではないが、不飽和炭化水素ガスに含まれる不飽和結合がプラズマ生成の際に切断され、効率的に炭素原子が供給されるためであると推測される。
図1を用いて、本発明の一実施形態の半導体装置の製造方法について説明する。図1は、本実施形態の半導体装置の製造工程を示す断面図である。以下の記載及び図面は、例示であって、本発明の範囲を限定するものではない。
1.金属膜形成工程
まず、図1(a)に示すように、半導体基板1上に、層間絶縁膜3及びバリア膜5を介して金属膜7を形成する。半導体基板1には、SiやGaAsなどの一般的な半導体基板を用いることができる。層間絶縁膜3は、BPSG膜やSiOF膜などからなり、CVD法などで形成することができ、また、ポリイミド膜等を塗布法によって形成したものであってもよい。層間絶縁膜3は、例えば、厚さ400〜800nmで形成する。バリア膜5は、Ti又はTi/TiNなどからなり、スパッタ法などで形成することができる。バリア膜5は、例えば、厚さ30〜50nmで形成する。金属膜7は、ドライエッチングが可能な種々の金属、例えば、Al、Al合金,Ti,TiN,TiW,Ta,TaN,WSi,Wなどからなり、エッチングの容易性等の観点から、好ましくは、Al又はAl合金からなる。「Al合金」とは、Alを主成分とする合金であり、例えば、数%程度のSiやCuを含有し、残部がAlからなる合金をいう。金属膜7は、単層であってもよく、複数の金属膜からなる積層構造であってもよい。金属膜7は、真空蒸着法やスパッタリング法などで形成することができる。金属膜7は、例えば、厚さ150〜200nmで形成する。
2.ハードマスク形成工程
次に、金属膜7上に反射防止膜9を介してハードマスク用の膜11aを形成する。反射防止膜9は、TiN/Tiなどからなり、スパッタリング法などで形成することができる。反射防止膜9は、例えば、厚さ40〜60nmで形成する。ハードマスク用の膜11aは、金属膜7との間で高いエッチング選択比を確保できる種々の材料、例えば、シリコン酸化膜又はシリコン窒化膜などの無機膜からなり、CVD法などで形成することができる。
次に、得られた基板上にスピンコート法によりレジスト層を形成し、フォトリソグラフィによってレジストマスク13を形成し、図1(a)に示す構造を得る。レジストマスク13は、例えば、厚さ200〜400nmで形成する。また、図1(a)に示すパターン間間隔Aは、例えば90〜130nmとする。
次に、レジストマスク13を用いてハードマスク用の膜11aをエッチングによりパターニングしてハードマスク11を形成し、図1(b)に示す構造を得る。エッチングの後、レジストマスク13を除去し、図1(c)に示す構造を得る。なお、レジストマスク13は、ハードマスク11を用いたエッチングの支障にならない程度の厚さであれば、残しておいてもよい。
3.金属膜のパターニング工程
次に、得られた基板をプラズマエッチング装置の処理チャンバー内に設置する。ここで、図2を用いて本発明の実施に使用可能なプラズマエッチング装置の一例について説明する。このプラズマエッチング装置21は、平行平板型の枚葉式エッチング装置である。プラズマエッチング装置21は、処理チャンバー23内に、被処理基板25を設置する下部電極27と、下部電極27に対向する上部電極29とを備えている。下部電極27は、静電吸着式で被処理基板25を保持する機構を備えている。上部電極29には、プラズマ化するエッチングガスを導入するガス導入路31が接続され、導入されたガスが被処理基板25全面に均一に噴出するように、複数のガス噴出口33が形成されている。また、下部電極27及び上部電極29には、互いに周波数の異なる高周波電源35,37がそれぞれ接続されている。処理チャンバー23の底部には排気口39が形成されており、処理チャンバー23内の圧力を制御する為に、スロットルバルブ41を備えており、真空ポンプ43で排気されている。
以下、図2に基づいて説明を進めるが、本発明の方法は、図2以外の装置で実施してもよく、例えば、バレル型やマイクロ波放電型等のプラズマエッチング装置で実施することができる。
基板(被処理基板25)の設置後、チャンバー23内を減圧し、チャンバー23内にエッチングガスを供給して、エッチングガスをプラズマ化させ、プラズマ化したエッチングガスによって反射防止膜9、金属膜7及びバリア膜5を順次エッチングし、図1(d)に示す構造を得る。エッチングの際に、金属膜7等の側壁に炭素系のポリマーからなる保護膜15が形成される。この保護膜15によって、金属膜7のサイドエッチングが抑制される。
エッチングガスは、金属膜7と反応して揮発性の化合物を生成するガス、例えば、塩素原子含有ガスを含むことが好ましい。例えば、金属膜7がAl又はAl合金の場合は、塩素原子含有ガスとして、Cl2ガス及びBCl3ガスを用いることができる。
また、エッチングガスは、不飽和炭化水素ガスを含む。不飽和炭化水素ガスが含有する不飽和結合の数は、1つであっても複数であってもよい。不飽和結合は、好ましくは、二重結合である。「不飽和炭化水素ガス」には、少なくとも1つの水素原子が、ClやFなどのハロゲン原子によって置換されているものも含まれる。しかし、ClやFで置換されているとサイドエッチングが促進されたり、側壁保護膜の生成が抑制されたりする場合があるので、無置換であることが好ましい。
不飽和炭化水素ガスは、好ましくは、炭素数が2〜5であり、具体的には、例えば、エチレン、プロピレン、1−ブテン、シス−2−ブテン、イソブテン、トランス−2−ブテン、シス−2−ペンテン、トランス−2−ペンテンからなる群より選ばれる。
不飽和炭化水素ガスは、エッチングガスの全量に対する濃度が好ましくは0.5〜5%、さらに好ましくは1〜3%、さらに好ましくは1.3%〜2%である。これらの範囲内であれば、側壁の保護膜15が効果的に形成され、また、不飽和炭化水素ガスの爆発の危険性が高くないからである。
また、不飽和炭化水素ガスは、好ましくは、He,Ne,Ar,Kr又はXeなどの希ガスによって希釈された状態で供給される。この場合、不飽和炭化水素ガスが爆発する危険性を低くすることができるという利点がある。不飽和炭化水素ガスは、好ましくは37〜40倍に希釈される。
プラズマエッチングの好ましい条件は、チャンバー23内の圧力は5m〜15mTorr,RFPowerはWs/Wb=1.59〜2.22/0.32〜0.45w/cm2(Wsは上部電極29に印加する高周波電力、Wbは下部電極27側に印加する高周波電力。以下,同じ。)、ガス流量比はCl2/BCl3/C24(希ガスで希釈済)/N2=0.1〜0.3/0.3〜0.5/1.0/0.01〜0.1程度であり、温度は、下部電極27が20〜60℃、チャンバー23側壁が40〜70℃、上部電極29が70〜90℃である。この条件は、加工される金属膜の種類や本発明が適用されるウエハのサイズなどによって適宜調節することができる。
以下、図1を用いて、本発明の実施例を説明する。図1は、説明の便宜のためにのみ用いられ、以下に示す膜厚等を必ずしも正確に反映していない。
1.金属膜形成工程
まず、直径200mmのシリコン基板1上にBPSGからなる層間絶縁膜3をCVD法により形成し、その上にTi/TiNからなるバリア膜5及びAl合金(Al:99.5%,Cu:0.5%)からなる金属膜7をスパッタ法により形成した。層間絶縁膜3、バリア膜5、金属膜7は、それぞれ、厚さ600nm,40nm,180nmとした。
2.ハードマスク形成工程
次に、得られた基板上にTiN/Tiからなる反射防止膜9及びTEOSからなるハードマスク用の膜11aをCVD法により形成した。反射防止膜9及び膜11aは、それぞれ、厚さ50nm,180nmとした。
次に、得られた基板上にスピンコート法によりレジスト層を形成し、フォトリソグラフィによってレジストマスク13を形成し、図1(a)に示す構造を得た。レジストマスク13は、厚さ300nmとし、パターン間間隔Aは、例えば110nmとした。
次に、レジストマスク13を用いてハードマスク用の膜11aをエッチングによりパターニングしてハードマスク11を形成し、図1(b)に示す構造を得た。エッチングの後、フォトリソグラフィで用いたレジストマスクをアッシングにより除去し、図1(c)に示す構造を得た。
3.金属膜のパターニング工程
次に、得られた基板を図2に示すプラズマエッチング装置の真空チャンバー23内に設置し、チャンバー23の圧力を6mTorrに低下させた。
次に、チャンバー23内にエッチングガスを供給して、エッチングガスをプラズマ化させ、プラズマ化したエッチングガスによって反射防止膜9、金属膜7及びバリア膜5を順次エッチングし、図1(d)に示す構造を得た。エッチングガスの流量比は、Cl2/BCl3/C24/N2=0.2/0.4/1.0/0.05(実際の各ガス流量はCl2/BCl3/C24/N2=20/40/100/5)とし、RFPowerは、Ws/Wb=1.8/0.38w/cm2とし、温度は、下部電極27が45℃、チャンバー側壁が65℃、上部電極29が80℃とした。なお、C24は、予めHeで37倍に希釈されており、上記流量は、この希釈後のガスを基準にしている。上記条件では、エッチングガスの全量に対するC24の濃度は、1.64%となる。
以上の方法で、金属膜7のパターニングを行ったところ、図3の距離Bで示すサイドエッチ量は、ほぼ0nmであった。
(比較例)
24の代わりにCHF3を用い、その他は上記実施例と同様の方法で、金属膜7のパターニングを行った。その結果、図3の距離Bで示すサイドエッチ量は、約20nmとなり、本発明の有効性が確認された。
本発明の一実施形態の半導体装置の製造工程を示す断面図である。 本発明の実施に使用可能なプラズマエッチング装置の一例を示す。 本発明の実施例と比較例のサイドエッチ量を比較するための図である。
符号の説明
1:半導体基板 3:層間絶縁膜 5:バリア膜 7:金属膜 9:反射防止膜 11:ハードマスク 11a:ハードマスク用の膜 13:レジストマスク 15:保護膜 21:プラズマエッチング装置 23:処理チャンバー 25:被処理基板 27:下部電極 29:上部電極 31:ガス導入路 33:ガス噴出口 35,37:高周波電源 39:排気口 41:スロットルバルブ 43:真空ポンプ

Claims (9)

  1. 半導体基板上に金属膜を形成し、
    金属膜上にハードマスクを形成し、
    得られた基板を処理チャンバー内に設置し、
    前記処理チャンバー内を所定圧力に減圧し、
    前記処理チャンバー内にエッチングガスを供給すると共に、前記処理チャンバー内にプラズマを生成して金属膜をパターニングする工程を備え、
    前記エッチングガスが、不飽和炭化水素ガスを含むことを特徴とする半導体装置の製造方法。
  2. 不飽和炭化水素ガスは、二重結合を有し、炭素数が2〜5である請求項1に記載の方法。
  3. 不飽和炭化水素ガスは、エチレン、プロピレン、1−ブテン、シス−2−ブテン、イソブテン、トランス−2−ブテン、シス−2−ペンテン、トランス−2−ペンテンからなる群より選ばれる請求項1に記載の方法。
  4. 不飽和炭化水素ガスは、希ガスによって希釈された状態で供給される請求項1に記載の方法。
  5. 不飽和炭化水素ガスは、エッチングガスの全量に対する濃度が1.3〜2%である請求項1に記載の方法。
  6. 金属膜は、Al膜又はAl合金膜からなる請求項1に記載の方法。
  7. ハードマスクは、シリコン酸化膜又はシリコン窒化膜からなる請求項1に記載の方法。
  8. エッチングガスは、塩素原子含有ガスをさらに含む請求項1に記載の方法。
  9. 塩素原子含有ガスは、Cl2ガス及びBCl3ガスを含む請求項8に記載の方法。
JP2005132622A 2005-04-28 2005-04-28 半導体装置の製造方法 Pending JP2006310634A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005132622A JP2006310634A (ja) 2005-04-28 2005-04-28 半導体装置の製造方法
TW095111987A TWI299189B (en) 2005-04-28 2006-04-04 Semiconductor device fabrication method
US11/398,533 US20060246731A1 (en) 2005-04-28 2006-04-06 Semiconductor device fabrication method
KR1020060034840A KR100769876B1 (ko) 2005-04-28 2006-04-18 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005132622A JP2006310634A (ja) 2005-04-28 2005-04-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006310634A true JP2006310634A (ja) 2006-11-09

Family

ID=37235017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005132622A Pending JP2006310634A (ja) 2005-04-28 2005-04-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20060246731A1 (ja)
JP (1) JP2006310634A (ja)
KR (1) KR100769876B1 (ja)
TW (1) TWI299189B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004607A (ja) * 2011-06-14 2013-01-07 Rohm Co Ltd 半導体装置およびその製造方法
JP2015046459A (ja) * 2013-08-28 2015-03-12 ソニー株式会社 エッチング方法、電子デバイスの製造方法および偏光板の製造方法
JP5942985B2 (ja) * 2011-03-29 2016-06-29 日本ゼオン株式会社 プラズマエッチングガス及びプラズマエッチング方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924611B1 (ko) 2007-05-11 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7638441B2 (en) * 2007-09-11 2009-12-29 Asm Japan K.K. Method of forming a carbon polymer film using plasma CVD
US20100003828A1 (en) * 2007-11-28 2010-01-07 Guowen Ding Methods for adjusting critical dimension uniformity in an etch process with a highly concentrated unsaturated hydrocarbon gas
US7632549B2 (en) * 2008-05-05 2009-12-15 Asm Japan K.K. Method of forming a high transparent carbon film
US20100104770A1 (en) * 2008-10-27 2010-04-29 Asm Japan K.K. Two-step formation of hydrocarbon-based polymer film
KR20150092581A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 배선 구조물 및 그 형성 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009830A (en) * 1997-11-21 2000-01-04 Applied Materials Inc. Independent gas feeds in a plasma reactor
JPH11293481A (ja) 1998-04-14 1999-10-26 Toshiba Corp 薄膜処理方法及びその装置
US6010966A (en) * 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers
JP2000208488A (ja) * 1999-01-12 2000-07-28 Kawasaki Steel Corp エッチング方法
JP2001044173A (ja) 1999-07-26 2001-02-16 Kobe Steel Ltd エッチング方法
WO2002021586A1 (fr) * 2000-09-07 2002-03-14 Daikin Industries, Ltd. Gaz d'attaque à sec et procédé correspondant
JP2002093778A (ja) 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7147900B2 (en) * 2003-08-14 2006-12-12 Asm Japan K.K. Method for forming silicon-containing insulation film having low dielectric constant treated with electron beam radiation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5942985B2 (ja) * 2011-03-29 2016-06-29 日本ゼオン株式会社 プラズマエッチングガス及びプラズマエッチング方法
JP2013004607A (ja) * 2011-06-14 2013-01-07 Rohm Co Ltd 半導体装置およびその製造方法
JP2015046459A (ja) * 2013-08-28 2015-03-12 ソニー株式会社 エッチング方法、電子デバイスの製造方法および偏光板の製造方法

Also Published As

Publication number Publication date
TWI299189B (en) 2008-07-21
KR20060113409A (ko) 2006-11-02
TW200703499A (en) 2007-01-16
KR100769876B1 (ko) 2007-10-24
US20060246731A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
JP5134363B2 (ja) プラズマ加工システムによる基板エッチング法
JP2006310634A (ja) 半導体装置の製造方法
TWI671795B (zh) 利用共形碳薄膜減低臨界尺寸之方法
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
US7601246B2 (en) Methods of sputtering a protective coating on a semiconductor substrate
US20150325469A1 (en) Trench Formation using Rounded Hard Mask
US20150325479A1 (en) Method for forming self-aligned contacts/vias with high corner selectivity
JP2008198659A (ja) プラズマエッチング方法
JP4024636B2 (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
TW201724252A (zh) 蝕刻方法
KR20030052162A (ko) 반도체 소자의 금속 배선 후처리 방법
JP3318801B2 (ja) ドライエッチング方法
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2005116801A (ja) 半導体装置の製造方法
JP4849875B2 (ja) プラズマエッチング方法
JP2011009556A (ja) 半導体装置の製造方法及び半導体装置
US9502264B2 (en) Method for selective oxide removal
US9679802B2 (en) Method of etching a porous dielectric material
JPH10178014A (ja) 半導体装置の製造方法
JP2003332337A (ja) 半導体装置の製造方法
JP2007116167A (ja) 特徴画成部を形成する方法
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
JP2007227529A (ja) 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
US7041230B2 (en) Method for selectively etching organosilicate glass with respect to a doped silicon carbide
JP3781290B2 (ja) 積層絶縁膜の加工方法及び配線構造の形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929