TWI497586B - Plasma etching method - Google Patents

Plasma etching method Download PDF

Info

Publication number
TWI497586B
TWI497586B TW100148896A TW100148896A TWI497586B TW I497586 B TWI497586 B TW I497586B TW 100148896 A TW100148896 A TW 100148896A TW 100148896 A TW100148896 A TW 100148896A TW I497586 B TWI497586 B TW I497586B
Authority
TW
Taiwan
Prior art keywords
gas
film
etching
tantalum nitride
nitride film
Prior art date
Application number
TW100148896A
Other languages
English (en)
Other versions
TW201318059A (zh
Inventor
Tomoyuki Watanabe
Mamoru Yakushiji
Michikazu Morimoto
Tetsuo Ono
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of TW201318059A publication Critical patent/TW201318059A/zh
Application granted granted Critical
Publication of TWI497586B publication Critical patent/TWI497586B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Description

電漿蝕刻方法
本發明係關於使用電漿進行蝕刻的電漿蝕刻方法。
氧化矽膜及氮化矽膜係以絕緣膜而言具有優異的特性，因此在半導體裝置的製造中，在多數工程中加以使用。在半導體裝置的製造工程中，已知有多數將形成在氧化矽膜上的氮化矽膜進行蝕刻的工程。例如有在電晶體中形成摻雜層時，被配置在閘極電極的兩側的間隔件構造的製造工程。在上述間隔件構造，一般使用氮化矽膜，在形成於閘極電極周圍的氧化矽膜上形成氮化矽膜，藉由將該氮化矽膜進行蝕刻來進行製造。使用氧化矽膜作為氮化矽膜蝕刻時的中止膜。
以加大如上所示之形成在氧化矽膜上的氮化矽膜相對氧化矽膜的蝕刻選擇比的技術而言，例如專利文獻1所示，已揭示將CHF3 氣體、或CH2 F2 氣體等氟碳氣體作為蝕刻氣體而將氮化矽膜進行蝕刻的內容。
在專利文獻1所揭示的技術中，氮化矽膜係根據以氟自由基(F＊ )為主蝕刻種的自由基反應來進行蝕刻，在氧化矽膜上係沈積氟碳系的沈積膜，藉此可使蝕刻速度降低，而可加大對氧化矽膜的蝕刻選擇比。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平10-303187號公報
藉由上述習知技術，可加大氮化矽膜對氧化矽膜的蝕刻選擇比。但是，對於氧化矽膜，亦主要根據以CF3 離子為主蝕刻種的離子輔助反應機構來進行蝕刻。因此，在氮化矽膜蝕刻速度的提升、上述間隔件構造的製造工程等中的形狀控制的目的下對晶圓施加高偏壓時，即使為氧化矽膜，亦進行蝕刻，而使氮化矽膜對氧化矽膜的選擇比降低。
但是，伴隨著近年來的半導體裝置的微細化，在上述間隔件構造的製造工程中，作為氮化矽膜蝕刻用的中止膜而加以使用的氧化矽膜的薄膜化亦更為明顯。因此，更加要求氮化矽膜對氧化矽膜的選擇比提升。
鑑於如上所示之課題，本發明係提供一種可得在與製造經高微細化的半導體裝置相關之氧化矽膜上的氮化矽膜蝕刻中所被要求之氮化矽膜對氧化矽膜的選擇比的電漿蝕刻方法。
本發明係一種電漿蝕刻方法，其係相對不同於被蝕刻膜的膜，將前述被蝕刻膜作選擇性蝕刻，其使用可生成與 前述不同於被蝕刻膜的膜為同樣成分的沈積膜的氣體，對抑制前述沈積膜生成的被蝕刻膜進行蝕刻。
藉由本發明之構成，可使被蝕刻膜對不同於被蝕刻膜的膜的蝕刻選擇比比習知技術更為提升。
以下參照第1圖至第6圖，說明本發明之一實施例。
第1圖係本實施例中所使用之微波電漿蝕刻裝置之構成的縱剖面圖。在第1圖中，電漿蝕刻裝置係具備有：真空容器101、對真空容器101內部供給微波的手段、及將真空容器101內部進行排氣的排氣手段。
在真空容器101內部係配備有：為在其內側形成有電漿的空間且藉由電漿來處理被配置在內側的處理對象的試料100的處理室103；及被配置在處理室103內而在其上面載置試料100且予以保持的試料台107。此外，在真空容器101上方係配置有：供給微波的磁控管電源104；作為傳播微波而導入至處理室103內的管路的導波管105；及與導波管105相連接而被導入在導波管105內部傳播而來的微波而在內部的空間共振的共振容器106。
此外，在真空容器101內配置有使磁場發生的螺線管線圈108。螺線管線圈108係包圍圓筒形狀真空容器101的上部的外周而作配置，藉由供給至此的電流而發生磁場 。在本實施例中，螺線管線圈108係以複數段數作配置，在上下方向的中心軸周圍，等磁場以軸對稱而朝下逐漸開展的形狀的磁場被導入至處理室103內側。
此外，在真空容器101的下方配置有作為排氣手段之渦輪分子泵等真空泵102，在處理室103下部與被配置在試料台107之正下方的圓形排氣用開口相連通。
在圓筒形狀的處理室103的上方配置有配合軸之具有圓筒形狀的共振容器106內之屬於共振用空間的共振室106’。該共振室106’與處理室103之間係配置有構成共振室106’之底面的介電質製圓板狀窗構件109。
在窗構件109的下方係與窗構件109的下面隔著間隙並列配置有介電質製的圓板狀噴淋板110，噴淋板110的下面構成處理室103的頂棚面。
噴淋板110係與試料台107的上面相對向配置，在其中央部配置複數個由上方將晶圓處理用氣體導入至處理室103內的貫穿孔。上述窗構件109與噴淋板110之間的間隙係連通有供由被設置在供設置微波電漿蝕刻裝置的清淨室等建屋的氣體源(未圖示)所被供給的蝕刻用氣體通流的管路，來自氣體源的蝕刻用氣體係在通過管路而被導入至上述間隙之後，通過貫穿孔而流入至下方的試料台107方向。
試料台107係在內部配置導電體製電極，該電極與將預定頻率的高頻電力供給至試料台107的高頻偏壓電源111作電性連接。在試料台107上面之載置面上載置有晶 圓的狀態下，藉由由該高頻偏壓電源111所被供給的高頻電力，在晶圓表面形成偏壓電位，藉由與形成在試料台107上方的處理室103內的電漿之間的電位差，將離子拉入至晶圓上面。
此外，在試料台107的上部係配置有構成試料載置面之由Al2 O3 或Y2 O3 等介電質材料所構成的介電質膜(未圖示)，但是在其內部配置有藉由靜電力將晶圓吸附在介電質膜表面上的靜電吸附電極，而使對該靜電吸附電極供給直流電力的直流電源112作電性連接。
在具備有上述構成的微波電漿蝕刻裝置中，係在藉由在處理室103內由氣體源被導入氬等惰性氣體，並且藉由排氣手段進行排氣而予以減壓的狀態下，藉由機械手臂等搬送手段(未圖示)，通過閘閥(未圖示)而使作為試料100的晶圓搬送在試料台107上且在此作交接。
作為試料100的晶圓係在被載置於構成試料台107之載置面的介電質膜上之後，由直流電源112對介電質膜內的電極供給電力而形成靜電力，而吸附保持在介電質膜上。
由氣體源通過上述噴淋板110的貫穿孔而在處理室103內導入蝕刻用氣體，並且藉由與利用真空泵102所為之排氣的均衡，處理室103內部係被調節成預定的壓力。由磁控管電源104所被振盪的微波係在導波管105內傳播而到達至共振容器106，在內部的共振室106’形成預定強度的電場。該電場係透過窗構件109、噴淋板110而被供 給至處理室103內。
藉由由螺線管線圈108所被供給的磁場與由共振容器106所被供給的微波的相互作用，蝕刻用氣體被激發而電漿化，在處理室103內的試料台107上方的空間形成電漿。藉由該所形成的電漿來對晶圓施行蝕刻處理。
接著，以下說明使用上述微波電漿蝕刻裝置之本發明之一實施例。
在使用由如表1所示之CH3 F氣體與O2 氣體與SiF4 氣體所構成的混合氣體進行蝕刻的本實施例之條件與習知條件中，將氮化矽膜及氧化矽膜分別進行蝕刻，將氮化矽膜對氧化矽膜的蝕刻選擇比進行比較檢討。將比較檢討結果顯示於第2圖。
如第2圖所示，在習知條件中，氮化矽膜對氧化矽膜的蝕刻選擇比係顯示較高的值，為約17，但是由於氧化矽膜的蝕刻速度為正，因此氧化矽膜的蝕刻不斷在進行。
另一方面，在本實施例之條件中，氮化矽膜的蝕刻速度係比習知條件較為增加。此外，顯示出氧化矽膜的蝕刻速度係成為負的值，在氧化矽膜上形成有沈積物。因此，在本實施例之條件中，氮化矽膜對氧化矽膜的蝕刻選擇比 係成為∞。
如上所示本實施例係比習知條件，可使氮化矽膜對氧化矽膜的蝕刻選擇比大幅提升。換言之，可得在與製造經高微細化的半導體裝置相關之氧化矽膜上的氮化矽膜蝕刻中所被要求之氮化矽膜對氧化矽膜的選擇比。
在此，氮化矽膜對氧化矽膜的蝕刻選擇比係指將氮化矽膜的蝕刻速度除以氧化矽膜的蝕刻速度所得的值。
接著，為了調查藉由本實施例所得之氮化矽膜對氧化矽膜的蝕刻選擇比提升的機制，使用X射線光電子光譜法(X-Ray Photoelectron Spectroscopy：以下稱為XPS)，來對以本實施例之條件與習知條件之處理後的矽晶圓表面進行分析，且將分析結果顯示於第3圖。
本實施例之條件與習知條件均在矽晶圓表面形成有沈積物。經藉由XPS分析該沈積物後的結果，如第3圖所示，可確認出習知條件為2.2nm、實施例的條件為6.6nm之形成有約3倍的厚度的沈積物。此外，以實施例的條件，與習知條件相比較，亦可確認出在沈積物含有多數Si-O鍵結。由該分析結果可知，由於含有大量Si-O鍵結的沈積物沈積在氧化矽膜上而使選擇比提升。
根據上述XPS的分析結果，藉由含有大量Si-O鍵結的沈積物，氮化矽膜對氧化矽膜的蝕刻選擇比大幅提升的機制係如以下所示。
第4圖係顯示以實施例的條件，將基底膜為氧化矽膜、遮罩為氧化矽膜、被蝕刻膜為氮化矽膜的晶圓進行蝕刻 處理時的蝕刻的進行經過圖。
第4圖(a)係顯示電漿發生瞬後，藉由利用電漿所發生的自由基、離子，以離子輔助反應為主體來進行晶圓的蝕刻。此外，SiF4 氣體、O2 氣體分別藉由電漿而被解離，藉此在電漿中生成Si、O。該等Si與O係如第4圖(b)所示，作為Si-O鍵結的沈積膜而附著在氧化矽膜的遮罩表面。
另一方面，在氮化矽膜表面上，上述的Si與O係在進行Si-O鍵結前，O係與氮化矽膜的N鍵結而成為揮發性高的NOx，因此在氮化矽膜表面上不易生成Si-O鍵結的沈積膜。此係由於N-O鍵結的鍵結能量(150Kcal/mol)高於Si-N鍵結的鍵結能量(105Kcal/mol)，因此若O附著在氮化矽膜表面上時，容易引出氮化矽膜的N之故。
因此，如第4圖(c)所示，形成為氧化矽膜的遮罩並未被蝕刻，僅有氮化矽膜進行蝕刻的狀態。
若藉由蝕刻去除氮化矽膜時，會露出基底膜的氧化矽膜，但是如第4圖(d)所示，即使在基底膜的氧化矽膜表面上，亦與氧化矽膜的遮罩表面上同樣地，電漿中的Si與O作為Si-O鍵結的沈積膜而附著。
此時，氮化矽膜的蝕刻形狀由於為錐形狀，必須要有用以形成為垂直形狀的追加的蝕刻，但是在基底膜的氧化矽膜表面上生成有Si-O鍵結的沈積膜，因此基底膜的氧化矽膜並未被蝕刻。
因此，如第4圖(e)所示不會對基底膜的氧化矽膜造成損傷，即可得垂直形狀。
接著，調查氮化矽膜對氧化矽膜的蝕刻選擇比中SiF4 氣體流量相對由CH3 F氣體與O2 氣體所構成的混合氣體的依存性，將結果顯示於第5圖。
如第5圖所示，若添加SiF4 氣體，氮化矽膜的蝕刻速度會增加，氧化矽膜的蝕刻速度係變為負而形成為蝕刻不會進行的狀態。氮化矽膜的蝕刻速度係SiF4 氣體相對由CH3 F氣體與O2 氣體所構成的混合氣體的流量比在7%的附近成為最大，若比此還要增加上述的流量比時，則蝕刻速度會減少。
若上述流量比超過20%，氮化矽膜的蝕刻速度成為3.0nm/min左右，若上述流量比更加增加時，會形成為氮化矽膜的蝕刻不會進行的蝕刻中止狀態。因此，SiF4 氣體係以相對由CH3 F氣體與O2 氣體所構成的混合氣體成為20%以下的流量來使用為宜。
接著，調查氮化矽膜對氧化矽膜的蝕刻選擇比中O2 氣體相對由CH3 F氣體與SiF4 氣體所構成的混合氣體的流量的依存性，將結果顯示於第6圖。
如第6圖所示，無關於O2 氣體相對由CH3 F氣體與SiF4 氣體所構成的混合氣體的流量比，由於氧化矽膜的蝕刻速度為負的值，因此可知氧化矽膜的蝕刻未進行。
另一方面，氮化矽膜的蝕刻速度係取決於O2 氣體的流量比而大幅變化。在O2 氣體的流量比為25%以下與 45%以上的領域中，由於氮化矽膜係蝕刻中止，因此在O2 氣體的流量比為25%至45%的領域中使用為佳。
此外，藉由O2 氣體的流量比，氮化矽膜的蝕刻速度會大幅變化，因此藉由適當設定O2 氣體的流量比，可將氮化矽膜的蝕刻速度控制成所希望的蝕刻速度。
基於近年來之半導體裝置的微細化，在本實施例中作為蝕刻對象的氮化矽膜亦薄膜化。在將如上所示之薄膜進行蝕刻時，藉由減慢氮化矽膜的蝕刻速度，變得容易控制蝕刻量。在本實施例中，如上所述，可藉由O2 氣體的流量比而將氮化矽膜的蝕刻速度控制成所希望的蝕刻速度，因此對如上所述之蝕刻亦為有效。
在本實施例中，係使用由CH3 F氣體、O2 氣體、及SiF4 氣體所構成的混合氣體，但是CH3 F氣體及O2 氣體即使分別使用氟碳氣體、含氧氣體，亦可得與本實施例同樣的效果。以氟碳氣體而言，係可使用CH3 F氣體、CH2 F2 氣體、CHF3 氣體之中至少一種氣體。
此外，以含氧氣體而言，係可使用O2 氣體、CO氣體、CO2 氣體之中至少一種氣體。再者，亦可在由氟碳氣體、含氧氣體、及SiF4 氣體所構成的混合氣體添加惰性氣體。以惰性氣體而言，係可使用He氣體、Ne氣體、Ar氣體、Xe氣體、Kr氣體之中至少一種氣體。
此外，以上述氟碳系氣體的替代氣體而言，亦可使用由CH4 氣體及含氟氣體所構成的混合氣體而得與本實施例同樣的效果。以含氟氣體而言，係可使用SF6 氣體、CF4 氣體之中至少一種氣體。
此外，在本實施例中，係將被蝕刻膜形成為氮化矽膜，但是即使將氮氧化矽膜(SiON膜)、氮碳氧化矽膜(SiOCN膜)作為被蝕刻膜，亦可得與本實施例同樣的效果。此外，即使將碳化矽膜(SiC膜)、碳氧化矽膜(SiOC膜)作為被蝕刻膜，亦可得與本實施例同樣的效果。若為碳化矽膜(SiC膜)、碳氧化矽膜(SiOC膜)，在蝕刻時因O2 氣體解離所發生的O與被蝕刻膜中的C鍵結而生成揮發性高的COx ，因此可使被蝕刻膜對氧化矽膜的蝕刻選擇比提升。
此外，在本實施例中，係針對使用微波之ECR(Electron Cyclotron Resonance)方式的微波電漿蝕刻裝置的適用例加以說明，但是並非限定於此，亦可適用於使用電容耦合型、感應耦合型的電漿生成手段的電漿蝕刻裝置。
以上如上所述，本發明係使用可生成與不同於被蝕刻膜的膜為同樣成分的沈積膜的氣體，對抑制前述沈積膜生成的被蝕刻膜進行蝕刻的電漿蝕刻方法。因此，藉由本發明，相較於習知技術，可使抑制前述沈積膜生成的被蝕刻膜對不同於被蝕刻膜的膜的蝕刻選擇比大幅提升。
以本發明之其他實施例而言，即使在使用金屬電極材料作為基底膜的多晶矽膜的蝕刻中，亦若例如在基底膜使用TaN膜或WN膜時，使用TaF5 氣體、或WF6 氣體來對多晶矽膜進行蝕刻，藉此在TaN膜或WN膜上形成含有 Ta或W的沈積膜，因此相較於習知技術，可使多晶矽膜對TaN膜或WN膜的蝕刻選擇比大幅提升。
100‧‧‧試料
101‧‧‧真空容器
102‧‧‧真空泵
103‧‧‧處理室
104‧‧‧磁控管電源
105‧‧‧導波管
106‧‧‧共振容器
106’‧‧‧共振室
107‧‧‧試料台
108‧‧‧螺線管線圈
109‧‧‧窗構件
110‧‧‧噴淋板
111‧‧‧高頻偏壓電源
112‧‧‧直流電源
第1圖係顯示適用於本發明之微波電漿蝕刻裝置之構成圖。
第2圖係顯示將本實施例之條件與習知條件中氮化矽膜對氧化矽膜的蝕刻選擇比作比較後的結果的圖。
第3圖係顯示使用X射線光電子光譜法的分析結果圖。
第4圖係顯示本實施之蝕刻經過圖。
第5圖係顯示氮化矽膜對氧化矽膜的蝕刻選擇比中SiF4 氣體流量相對由CH3 F氣體與O2 氣體所構成的混合氣體的依存性的圖。
第6圖係顯示氮化矽膜對氧化矽膜的蝕刻選擇比中O2 氣體流量相對由CH3 F氣體與SiF4 氣體所構成的混合氣體的依存性的圖。

Claims (6)

  1. 一種電漿蝕刻方法，其係相對於氧化矽膜，將氮化矽膜作選擇性蝕刻，該電漿蝕刻方法之特徵為：使用含有：氟碳氣體、含氧氣體、及SiF4 氣體的混合氣體，對前述氮化矽膜進行蝕刻。
  2. 如申請專利範圍第1項之電漿蝕刻方法，其中，前述混合氣體係另外含有惰性氣體。
  3. 一種電漿蝕刻方法，其係相對於氧化矽膜，將氮化矽膜作選擇性蝕刻，該電漿蝕刻方法之特徵為：使用含有：CH4 氣體、含氟氣體、含氧氣體、及SiF4 氣體的混合氣體，對前述氮化矽膜進行蝕刻。
  4. 一種電漿蝕刻方法，其係相對於TaN膜，將多晶矽膜作選擇性蝕刻，該電漿蝕刻方法之特徵為：使用TaF5 氣體，對前述多晶矽膜進行蝕刻。
  5. 一種電漿蝕刻方法，其係相對於WN膜，將多晶矽膜作選擇性蝕刻，該電漿蝕刻方法之特徵為：使用WF6 氣體，對前述多晶矽膜進行蝕刻。
  6. 如申請專利範圍第1項之電漿蝕刻方法，其中，前述氟碳氣體為CH3 F氣體，前述含氧氣體為O2 氣體。
TW100148896A 2011-10-31 2011-12-27 Plasma etching method TWI497586B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011238166 2011-10-31

Publications (2)

Publication Number Publication Date
TW201318059A TW201318059A (zh) 2013-05-01
TWI497586B true TWI497586B (zh) 2015-08-21

Family

ID=48172841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148896A TWI497586B (zh) 2011-10-31 2011-12-27 Plasma etching method

Country Status (3)

Country Link
US (1) US8580131B2 (zh)
KR (1) KR101310850B1 (zh)
TW (1) TWI497586B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
JP6604833B2 (ja) * 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4793897A (en) * 1987-03-20 1988-12-27 Applied Materials, Inc. Selective thin film etch process
EP0516043A2 (en) * 1991-05-29 1992-12-02 Tokyo Electron Limited Dry etching method
US6800210B2 (en) * 2001-05-22 2004-10-05 Reflectivity, Inc. Method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681533B2 (ja) 1997-02-25 2005-08-10 富士通株式会社 窒化シリコン層のエッチング方法及び半導体装置の製造方法
KR100780944B1 (ko) 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4793897A (en) * 1987-03-20 1988-12-27 Applied Materials, Inc. Selective thin film etch process
EP0516043A2 (en) * 1991-05-29 1992-12-02 Tokyo Electron Limited Dry etching method
US6800210B2 (en) * 2001-05-22 2004-10-05 Reflectivity, Inc. Method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants

Also Published As

Publication number Publication date
KR101310850B1 (ko) 2013-09-25
US20130109184A1 (en) 2013-05-02
TW201318059A (zh) 2013-05-01
KR20130047537A (ko) 2013-05-08
US8580131B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
TWI600083B (zh) Plasma etching method
US10916442B2 (en) Etching method
KR100876010B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
WO2010047308A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
TW201403707A (zh) 蝕刻殘留物的移除
US20120149206A1 (en) Plasma etching method and computer-readable storage medium
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP2010034415A (ja) プラズマ処理方法
US9803286B2 (en) Method for etching copper layer
US20070218681A1 (en) Plasma etching method and computer-readable storage medium
JP2015050362A (ja) プラズマ処理装置
US10950458B2 (en) Etching method
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
TWI497586B (zh) Plasma etching method
US20080014755A1 (en) Plasma etching method and computer-readable storage medium
US20130330920A1 (en) Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma
US7456111B2 (en) Plasma etching method and plasma etching apparatus
JP2004006575A (ja) エッチング方法
US20070218699A1 (en) Plasma etching method and computer-readable storage medium
WO2003081656A1 (fr) Procede de gravure par plasma
TW202322214A (zh) 金屬蝕刻方法
JP2020177958A (ja) 基板処理方法及び基板処理装置
JP2016213404A (ja) プラズマエッチング方法