JP2012253121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012253121A JP2012253121A JP2011123231A JP2011123231A JP2012253121A JP 2012253121 A JP2012253121 A JP 2012253121A JP 2011123231 A JP2011123231 A JP 2011123231A JP 2011123231 A JP2011123231 A JP 2011123231A JP 2012253121 A JP2012253121 A JP 2012253121A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- interlayer insulating
- insulating film
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】CMP法により、層間絶縁膜14の上面よりも上方に形成された金属膜19及びバリア膜18を除去することで、開口部内に、バリア膜18及び金属膜19よりなる導体パターンを形成する研磨工程と、を有し、該研磨工程では、層間絶縁膜14の上面が露出する前に、金属膜19の研磨レートと層間絶縁膜14の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことで、導体パターンを形成する。
【選択図】図5
Description
例えば、2段階に分けてCMP処理を行なう場合、第1段階として、層間絶縁膜の研磨レートよりも金属膜の研磨レートが大きい条件を用いて研磨を行う。次いで、層間絶縁膜の上面、或いは層間絶縁膜の上面に形成されたバリア膜が露出した段階で、金属膜の研磨レートと層間絶縁膜の研磨レートとの差の小さい条件を用いて、第2段階の研磨を行なう。
また、今後、半導体装置を構成する素子(例えば、トランジスタ素子)の微細化がさらに進展した際、コンタクトプラグの面内密度が高い部分では、上記エロージョンの問題が顕著となる。
図1〜図5は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す断面図である。また、図4は、研磨工程の第1段階を説明するための図であり、図5は、研磨工程の第2段階を説明するための図である。
始めに、図1に示す工程では、半導体基板11に、不純物拡散層13を構成要素として含むトランジスタ素子(図示せず)を形成する。半導体基板11としては、例えば、シリコン基板を用いる。また、不純物拡散層13は、半導体基板11とは異なる導電型の不純物を半導体基板11の表面11aにイオン注入することで形成する。
具体的には、層間絶縁膜14の上面14aに、コンタクト孔16の形成領域に対応する層間絶縁膜14の上面14aを露出する複数の開口孔(図示せず)を有したフォトレジスト(図示せず)を形成する。次いで、該フォトレジストをマスクとする異方性エッチング(例えば、ドライエッチング)により、層間絶縁膜14をエッチングすることで、複数のコンタクト孔16を形成する。フォトレジスト(図示せず)は、複数のコンタクト孔16を形成後に除去する。
具体的には、例えば、CVD法により、バリア膜18を形成する。バリア膜18は、金属膜19がタングステン膜(W膜)の場合、例えば、Ti膜と、TiN膜と、を順次積層させたTi/TiN積層膜を用いることができる。
層間絶縁膜14の研磨レートよりも金属膜19の研磨レートが大きい研磨条件は、例えば、研磨液(スラリー)に含まれる酸化剤の量を多くすることで実現できる。
図6に示すように、図5に示す工程では、CMP装置の定盤(プラテン)に貼り付けられる第1の研磨布24(軟質パッド)と、第1の研磨布24上に積層され、かつ第1の研磨布の硬さよりも硬い第2の研磨布25(硬質パッド)と、を有した研磨布23(2層パッド)を用いて研磨を行うとよい。
また、金属膜19としてタングステン膜を用い、第1の研磨布24単層で研磨を行った場合、金属膜19の研磨レートと層間絶縁膜14の研磨レートとの差が小さい条件を用いたとしても、研磨対象の表面形状に追従するため、エロージョンは100nmと大きくなる。
そこで、上記説明したように、第1の研磨布24(軟質パッド)と、第1の研磨布24上に積層され、かつ第1の研磨布の硬さよりも硬い第2の研磨布25(硬質パッド)と、を有した研磨布23(2層パッド)を用いて研磨を行うとよい。
この場合、残存する金属膜19を研磨するところから、第2段階の研磨を開始し、該第2段階の研磨は、層間絶縁膜14の上面14aが露出されるまで行なう。
第1の実施の形態の変形例に係る半導体装置の製造方法では、先に説明した図3に示す工程後に、図5で説明した金属膜19の研磨レートと層間絶縁膜14の研磨レートとの差が小さい研磨条件のみを用いて研磨を行なうことで、図5に示す複数のコンタクトプラグ22を形成する以外は、第1の実施の形態の半導体装置10の製造方法と同様な手法により行なわれる。
このとき、層間絶縁膜の14の上面14aに形成されたバリア膜18及び金属膜19が除去されたかどうか判断するために、終点検出器(エンドポイント検知器)を用いるとよい。
図8〜図13は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す断面図である。また、図12は、研磨工程の第1段階を説明するための図であり、図13は、研磨工程の第2段階を説明するための図である。図8〜図13において、図5に示す構造体と同一構成部分には、同一符号を付す。
始めに、第1の実施の形態で説明した図1〜図5に示す工程と同様な処理を行なうことで、図5に示す構造体を形成する。次いで、図8に示す工程では、図5に示す構造体の上面(具体的には、層間絶縁膜14の上面、及びコンタクトプラグ22の上面22a)を覆う第1のシリコン窒化膜27を形成する。第1のシリコン窒化膜27は、例えば、CVD法により形成することができる。
次いで、第1の層間絶縁膜28の上面28aを覆う第2のシリコン窒化膜29を形成する。第2のシリコン窒化膜29は、例えば、CVD法により形成することができる。
このとき、ドライエッチングの条件としては、シリコン窒化膜がエッチングされやすく、かつシリコン酸化膜がエッチングされにくい条件を用いる。なお、図示していないフォトレジスト(図示せず)は、複数の開口部30を形成後に除去する。
また、コンタクト孔34の一部となる孔を形成する際のエッチングストッパー膜として第1のシリコン窒化膜27を利用することが可能となるので、半導体基板11面内における該孔の深さばらつきを低減できる。
その後、第2の層間絶縁膜31の上面31aに形成したフォトレジスト(図示せず)を除去する。
この場合、残存する金属膜37を研磨するところから、第2段階の研磨を開始し、該第2段階の研磨は、第2の層間絶縁膜31の上面31aが露出されるまで行なう。
第2の実施の形態の変形例に係る半導体装置25の製造方法は、先に説明した図11に示す工程後に、図13で説明した金属膜37の研磨レートと第2の層間絶縁膜31の研磨レートとの差が小さい研磨条件のみを用いて研磨を行なうことで、図13に示す複数のコンタクトプラグ39及び配線41を形成すること以外は、第2の実施の形態の半導体装置25の製造方法と同様な手法により行なう。
Claims (7)
- 層間絶縁膜に開口部を形成する工程と、
前記開口部を埋め込む厚さとされた金属膜を形成する工程と、
CMP法により、前記層間絶縁膜の上面よりも上方に形成された前記金属膜を研磨除去することで、前記開口部内に導体パターンを形成する研磨工程と、
を有し、
前記研磨工程では、前記層間絶縁膜の上面が露出する前に、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことを特徴とする半導体装置の製造方法。 - 前記金属膜を形成する前に、前記層間絶縁膜の上面、及び前記開口部の内面を覆うバリア膜を形成する工程を設け、
前記研磨工程では、前記層間絶縁膜の上面に形成された前記バリア膜が露出する前に、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記研磨工程では、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なう前に、前記層間絶縁膜の研磨レートよりも前記金属膜の研磨レートが大きい研磨条件を用いて研磨を行なうことを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記研磨工程では、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件のみを用いて研磨を行なうことを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記研磨工程で使用する研磨布は、第1の研磨布と、該第1の研磨布上に積層された第2の研磨布と、を有し、
前記第2の研磨布は、前記第1の研磨布の硬さよりも硬いことを特徴とする請求項1ないし4のうち、いずれか1項記載の半導体装置の製造方法。 - 前記開口部として、半導体基板の表面側に形成された不純物拡散層の上面を露出するコンタクト孔を形成し、
前記導体パターンとして、前記コンタクト孔を埋め込み、かつ前記不純物拡散層の上面と接触するコンタクトプラグを形成することを特徴とする請求項1ないし5のうち、いずれか1項記載の半導体装置の製造方法。 - 前記半導体基板の表面に形成された素子層上に、前記層間絶縁膜を形成し、
前記開口部として、溝を形成し、
前記導体パターンとして、前記溝を埋め込む配線を形成することを特徴とする請求項1ないし6のうち、いずれか1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123231A JP2012253121A (ja) | 2011-06-01 | 2011-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123231A JP2012253121A (ja) | 2011-06-01 | 2011-06-01 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012253121A true JP2012253121A (ja) | 2012-12-20 |
Family
ID=47525687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011123231A Withdrawn JP2012253121A (ja) | 2011-06-01 | 2011-06-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012253121A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015115408A (ja) * | 2013-12-10 | 2015-06-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
WO2021230060A1 (ja) * | 2020-05-14 | 2021-11-18 | 株式会社荏原製作所 | バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造 |
-
2011
- 2011-06-01 JP JP2011123231A patent/JP2012253121A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015115408A (ja) * | 2013-12-10 | 2015-06-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
WO2021230060A1 (ja) * | 2020-05-14 | 2021-11-18 | 株式会社荏原製作所 | バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI603382B (zh) | 形成導孔的方法 | |
TWI326903B (en) | Method of manufacturing semiconductor device | |
JP2007142421A (ja) | 半導体素子及びこの製造方法 | |
TW201535643A (zh) | 半導體裝置及方法 | |
TW201639775A (zh) | 填充積體電路中之凹穴及其結果裝置 | |
JP4231055B2 (ja) | 半導体装置及びその製造方法 | |
JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
JP2012253121A (ja) | 半導体装置の製造方法 | |
JP2008071980A (ja) | 半導体装置の製造方法 | |
JP2008135569A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009200256A (ja) | 半導体装置の製造方法 | |
JP2009506536A (ja) | キャップ層を半導体素子の上に形成するための方法 | |
CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
KR100720489B1 (ko) | 구리 금속 배선의 평탄화 방법 | |
JP5924198B2 (ja) | 半導体装置の製造方法 | |
JP5125743B2 (ja) | 半導体装置の製造方法 | |
JP2013172103A (ja) | 配線の形成方法 | |
KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
JP2012033607A (ja) | 半導体装置の製造方法 | |
KR100568449B1 (ko) | 반도체 소자의 배선 형성방법 | |
JP5221979B2 (ja) | 半導体装置の製造方法 | |
JP2010010449A (ja) | 半導体装置の製造方法 | |
JP4090923B2 (ja) | 半導体装置の製造方法 | |
KR20070052071A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100664788B1 (ko) | 반도체 소자의 금속막 평탄화 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |