KR20070052071A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20070052071A
KR20070052071A KR1020050109668A KR20050109668A KR20070052071A KR 20070052071 A KR20070052071 A KR 20070052071A KR 1020050109668 A KR1020050109668 A KR 1020050109668A KR 20050109668 A KR20050109668 A KR 20050109668A KR 20070052071 A KR20070052071 A KR 20070052071A
Authority
KR
South Korea
Prior art keywords
aluminum
metal
layer
forming
damascene
Prior art date
Application number
KR1020050109668A
Other languages
English (en)
Inventor
조휘원
김정근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050109668A priority Critical patent/KR20070052071A/ko
Publication of KR20070052071A publication Critical patent/KR20070052071A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 다마신 패턴이 매립되도록 CVD 방법으로 알루미늄을 형성한 후 전면 식각 공정으로 다마신 패턴 내에 알루미늄이 형성되도록 하고, 텅스텐을 형성한 후 연마 공정으로 평탄화시켜 알루미늄 및 텅스텐으로 구성된 금속 배선을 형성함으로써 알루미늄을 다마신 공정에 적용할 경우 연마 및 클리닝에 의해 발생되는 알루미늄의 침식 문제를 해결할 수 있고, 텅스텐보다 비저항이 작은 알루미늄을 사용함으로써 금속 배선의 저항 및 Rc 특성을 개선할 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.
다마신, 알루미늄, 침식, 전면 식각

Description

반도체 소자의 금속 배선 형성 방법{Method of manufacturing a metal line in a semiconductor device}
도 1(a) 내지 도 1(e)는 본 발명의 일 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 제 1 절연막
13 : 하부 금속층 14 : 식각 정지막
15 : 제 2 절연막 16 : 제 1 확산 방지막
17 : 제 1 금속층 18 : 제 2 확산 방지막
19 : 제 2 금속층
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 다마신 공정에 알루미늄을 적용하여 금속 배선의 저항 특성을 개선할 수 있는 반도체 소자 의 금속 배선 형성 방법에 관한 것이다.
다마신 공정은 기존의 반응성 이온 식각(RIE) 공정으로 형성하기 어려운 금속 배선을 형성할 수 있도록 개발된 방법으로 0.1㎛의 디자인 룰을 적용하는 논리 소자나 메모리 소자의 제조에 광범위하게 적용되고 있다. 다마신 공정은 절연막에 트렌치를 형성한 후 텅스텐등의 금속을 매립하고 연마하여 평탄화시킴으로써 트렌치내에 금속 배선이 잔류하도록 하는 방법으로 금속 증착 기술과 연마 기술이 적용된다.
알루미늄은 PVD 방식으로 형성할 경우 매립 특성이 나쁘므로 다마신 공정에는 적용할 수 없지만, CVD 방식으로 형성할 경우 다마신 공정에 적용할 수 있다. 그런데, 금속 배선의 저항 특성을 향상시키기 위해 텅스텐보다 비저항이 작은 알루미늄을 이용하여 금속 배선을 형성하려는 하지만, 현재까지는 다마신 공정을 이용하여 알루미늄 배선을 형성하는 기술이 존재하고 있지 않다. 그 가장 큰 이유는 알루미늄의 CMP 공정 및 클리닝 공정 후에 발생하는 알루미늄 침식(corrosion) 현상 때문이다. 알루미늄을 CMP한 이후에는 결함이 거의 없는 알루미늄 배선이 형성되지만, 포스트 클리닝 공정을 실시한 후 알루미늄 침식이 발생된다.
본 발명의 목적은 다마신 공정에 알루미늄을 적용하여 금속 배선의 저항을 줄일 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 다마신 패턴에 알루미늄을 매립한 후 전면 식각 공정을 이용하여 트렌치 내부의 일부까지 제거하고, 텅스텐 증착 및 CMP 공정을 이용하여 텅스텐을 이용하여 트렌치를 완전히 매립함으로써 알루미늄 침식 현상없이 알루미늄을 이용한 금속 배선을 형성할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 절연막을 형성한 후 다마신 공정으로 상기 절연막에 다마신 패턴을 형성하는 단계; 상기 다마신 패턴 상부에 제 1 확산 방지막을 형성한 후 상기 다마신 패턴이 매립되도록 제 1 금속층을 형성하는 단계; 상기 제 1 금속층을 전면 식각한 후 상기 절연막 상부에 잔류하는 제 1 확산 방지막을 제거하는 단계; 및 전체 구조 상부에 제 2 확산 방지막 및 제 2 금속층을 형성한 후 상기 절연막이 노출되도록 연마하여 상기 다마신 패턴내에 상기 제 1 및 제 2 금속층이 적층된 금속 배선을 형성하는 단계를 포함한다.
상기 제 1 금속층은 알루미늄으로 CVD 방법으로 형성한다.
상기 제 2 금속층은 텅스텐으로 CVD 방법으로 형성한다.
상기 제 1 금속층을 전면 식각한 후 상기 절연막 상부에 잔류하는 제 1 확산 방지막을 제거함으로써 상기 제 1 금속층이 상기 다마신 패턴 내부의 소정 깊이까지 과도 식각된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1(a) 내지 도 1(e)는 본 발명의 일 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 제 1 절연막(12)을 형성한 후 제 1 절연막(12)의 소정 영역을 식각하여 트렌치를 형성한다. 트렌치가 매립되도록 하부 금속층(13)을 형성한 후 연마하여 하부 금속 배선을 형성한다. 전체 구조 상부에 식각 정지막(14)을 형성한 후 제 2 절연막(15)을 형성한다. 제 2 절연막(15) 및 식각 정지막(14)을 패터닝하여 하부 금속 배선을 노출시키는 비아홀 및 트렌치로 구성된 듀얼 다마신 패턴을 형성한다. 듀얼 다마신 패턴은 비아홀을 형성한 후 트렌치를 형성하는 방법을 이용하여 형성하거나 트렌치를 형성한 후 비아홀을 형성하는 방법을 이용하여 형성한다.
도 1(b)를 참조하면, 듀얼 다마신 패턴 상부에 제 1 확산 방지막(16)을 형성한 후 듀얼 다마신 패턴이 매립되도록 전체 구조 상부에 제 1 금속층(17)을 형성한다. 제 1 금속층(17)은 알루미늄을 CVD 방법을 이용하여 형성한다. 알루미늄은 텅스텐에 비해 비저항이 작은 장점이 있으며, PVD 방식으로 알루미늄을 형성할 경우 매립 특성이 나쁘므로 다마신 공정에는 적용할 수 없지만, CVD 방식으로 알루미늄을 형성할 경우 다마신 공정에 적용할 수 있다. 따라서, 다마신 공정에 CVD 방법을 이용한 알루미늄을 형성하므로 기존의 다마신 공정으로 텅스텐을 형성하는 경우보다 금속 배선의 비저항을 감소시킬 수 있다.
도 1(c)를 참조하면, 전면 식각 공정을 실시하여 제 1 금속층(17)을 식각한 후 제 2 절연막(15) 상부의 제 1 확산 방지막(16)을 제거한다. 제 1 확산 방지막(16)과 제 1 금속층(17)의 식각 선택비에 의해 제 1 금속층(17)은 트렌치 내부의 소정 깊이로 식각된다.
도 1(d)를 참조하면, 제 1 금속층(17)을 포함한 전체 구조 상부에 제 2 확산 방지막(18)을 형성한다. 그리고, 듀얼 다마신 패턴이 매립되도록 전체 구조 상부에 제 2 금속층(19)을 형성한다. 제 2 금속층(19)은 텅스텐을 CVD 방법을 이용하여 형성한다.
도 1(e)를 참조하면, 제 2 금속층(19) 및 제 2 확산 방지막(18)을 연마하여 제 2 절연막(15)을 노출시킨다. 이에 의해 제 1 및 제 2 금속층, 즉 알루미늄 및 텅스텐으로 구성된 금속 배선이 형성된다.
상술한 바와 같이 본 발명에 의하면 다마신 패턴이 매립되도록 CVD 방법으로 알루미늄을 형성한 후 전면 식각 공정으로 다마신 패턴 내에 알루미늄이 형성되도록 하고, 텅스텐을 형성한 후 연마 공정으로 평탄화시킴으로써 알루미늄 및 텅스텐으로 구성된 금속 배선을 형성한다. 이에 의해 알루미늄을 연마 및 클리닝함으로써 발생되는 알루미늄의 침식 문제를 해결할 수 있고, 텅스텐보다 비저항이 작은 알루미늄을 사용함으로써 금속 배선의 저항 특성을 개선할 수 있다.

Claims (6)

  1. 소정의 구조가 형성된 반도체 기판 상부에 절연막을 형성한 후 다마신 공정으로 상기 절연막에 다마신 패턴을 형성하는 단계;
    상기 다마신 패턴 상부에 제 1 확산 방지막을 형성한 후 상기 다마신 패턴이 매립되도록 제 1 금속층을 형성하는 단계;
    상기 제 1 금속층을 전면 식각한 후 상기 절연막 상부에 잔류하는 제 1 확산 방지막을 제거하는 단계; 및
    전체 구조 상부에 제 2 확산 방지막 및 제 2 금속층을 형성한 후 상기 절연막이 노출되도록 연마하여 상기 다마신 패턴내에 상기 제 1 및 제 2 금속층이 적층된 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 제 1 금속층은 알루미늄인 반도체 소자의 금속 배선 형성 방법.
  3. 제 2 항에 있어서, 상기 알루미늄은 CVD 방법으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서, 상기 제 2 금속층은 텅스텐인 반도체 소자의 금속 배선 형성 방법.
  5. 제 4 항에 있어서, 상기 텅스텐은 CVD 방법으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서, 상기 제 1 금속층을 전면 식각한 후 상기 절연막 상부에 잔류하는 제 1 확산 방지막을 제거함으로써 상기 제 1 금속층이 상기 다마신 패턴 내부의 소정 깊이까지 과도 식각되는 반도체 소자의 금속 배선 형성 방법.
KR1020050109668A 2005-11-16 2005-11-16 반도체 소자의 금속 배선 형성 방법 KR20070052071A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050109668A KR20070052071A (ko) 2005-11-16 2005-11-16 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050109668A KR20070052071A (ko) 2005-11-16 2005-11-16 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20070052071A true KR20070052071A (ko) 2007-05-21

Family

ID=38274919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050109668A KR20070052071A (ko) 2005-11-16 2005-11-16 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20070052071A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634037B2 (en) 2014-12-23 2017-04-25 Samsung Display Co., Ltd. Array substrate for display devices
US9685230B2 (en) 2015-10-26 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor devices including resistive memory cells

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634037B2 (en) 2014-12-23 2017-04-25 Samsung Display Co., Ltd. Array substrate for display devices
US9685230B2 (en) 2015-10-26 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor devices including resistive memory cells

Similar Documents

Publication Publication Date Title
KR100640662B1 (ko) 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
KR100386622B1 (ko) 듀얼 다마신 배선 형성방법
JP4231055B2 (ja) 半導体装置及びその製造方法
KR100720515B1 (ko) 국부적 장벽 금속층이 형성된 구리 금속 배선의 형성 방법
KR100791697B1 (ko) 반도체 소자의 금속 배선 구조 및 이의 형성 방법
KR100386621B1 (ko) 듀얼 다마신 배선 형성방법
KR20070052071A (ko) 반도체 소자의 금속 배선 형성 방법
KR100945995B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100720489B1 (ko) 구리 금속 배선의 평탄화 방법
KR20080061168A (ko) 반도체 소자의 금속 배선 형성 방법
KR100850079B1 (ko) 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
KR100741587B1 (ko) 구리 금속배선의 더미 패턴 삽입방법
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100619401B1 (ko) 반도체 소자의 제조 방법
KR100789612B1 (ko) 금속 배선 형성 방법
KR100680968B1 (ko) 반도체 소자의 제조방법
KR100827483B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100744070B1 (ko) 반도체 소자의 제조 방법
KR100881082B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
KR100889544B1 (ko) 반도체 소자 형성방법
KR100859478B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100800728B1 (ko) 반도체 소자의 금속배선 형성방법
KR100755112B1 (ko) 반도체 소자의 인덕터 제조 방법
KR20070064092A (ko) 반도체소자의 금속 배선 제조 방법
KR100720512B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application