CN109585381B - 显示基板的制备方法、显示装置 - Google Patents

显示基板的制备方法、显示装置 Download PDF

Info

Publication number
CN109585381B
CN109585381B CN201811100151.9A CN201811100151A CN109585381B CN 109585381 B CN109585381 B CN 109585381B CN 201811100151 A CN201811100151 A CN 201811100151A CN 109585381 B CN109585381 B CN 109585381B
Authority
CN
China
Prior art keywords
conductive structure
insulating layer
forming
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811100151.9A
Other languages
English (en)
Other versions
CN109585381A (zh
Inventor
丁远奎
金憘槻
闫梁臣
赵策
周斌
胡迎宾
宋威
王东方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811100151.9A priority Critical patent/CN109585381B/zh
Priority to US16/487,552 priority patent/US11315783B2/en
Priority to PCT/CN2019/075585 priority patent/WO2020057053A1/en
Publication of CN109585381A publication Critical patent/CN109585381A/zh
Application granted granted Critical
Publication of CN109585381B publication Critical patent/CN109585381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种显示基板的制备方法、显示装置，涉及显示技术领域，可降低或避免采用铜制备的导电结构被氧化物绝缘层氧化。该制备方法包括：在衬底基板上方形成导电结构；导电结构包括沿厚度方向的至少一层；其中，至少一层中距离所述衬底基板最远的一层由铜构成；对形成有导电结构的衬底基板不进行预热处理，或者，对形成有导电结构的衬底基板进行预热处理的时间少于5s；使含氧反应气体和含预设元素反应气体发生化学气相沉积反应，形成覆盖导电结构的氧化物绝缘层；其中，化学气相沉积反应的反应温度为200℃‑280℃，含氧反应气体和含预设元素反应气体中氧原子与预设元素的原子的比例为40:1‑60:1。

Description

显示基板的制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板的制备方法、显示装置。
背景技术
由于铜(Cu)相对于铝具有电阻率更小等诸多优势，因此，显示基板(如阵列基板)中的导电结构(如走线等)通常采用铜制备。
然而，Cu原子具有较强的反应活性，容易发生氧化；当覆盖在采用Cu制备的导电结构表面的绝缘层为氧化物绝缘层时，导电结构表面容易被氧化，影响导电结构的电学性能，限制了“铜+氧化物绝缘层”这一设计方式的进一步扩展应用。
发明内容
鉴于此，为解决现有技术的问题，本发明的实施例提供一种显示基板的制备方法、显示装置，采用该制备方法制备的显示基板，可降低或避免采用铜制备的导电结构被氧化物绝缘层氧化，避免对导电结构的电学性能造成不利影响，扩展了“铜+氧化物绝缘层”的设计方式的进一步应用。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明一方面提供一种显示基板的制备方法，包括：在衬底基板上方形成导电结构；所述导电结构包括沿厚度方向的至少一层；其中，所述至少一层中距离所述衬底基板最远的一层由铜构成；对形成有所述导电结构的所述衬底基板不进行预热处理，或者，对形成有所述导电结构的所述衬底基板进行预热处理的时间少于5s；使含氧反应气体和含预设元素反应气体发生化学气相沉积反应，形成覆盖所述导电结构的氧化物绝缘层；其中，所述化学气相沉积反应的反应温度为200℃-280℃，所述含氧反应气体和所述含预设元素反应气体中氧原子与预设元素的原子的比例为40:1-60:1。
可选的，所述使含氧反应气体和含预设元素反应气体发生化学气相沉积反应，形成覆盖所述导电结构的氧化物绝缘层之前，所述制备方法还包括：利用保护气体的等离子体对所述导电结构进行表面清洁处理；其中，所述表面清洁处理的时间为5s-30s。
可选的，所述保护气体的等离子体包括：氮气的等离子体和/或氩气的等离子体。
可选的，所述含预设元素反应气体为含硅反应气体，所述氧化物绝缘层为氧化硅层。
可选的，所述含氧反应气体包括N2O气体；所述含硅反应气体包括SiH4气体。
可选的，所述导电结构包括：栅极、栅线、源极、漏极、数据线、公共电极线中的至少一种。可选的，所述在衬底基板上方形成导电结构之前，所述制备方法还包括：在衬底基板上方依次形成有源层、栅绝缘层；所述在衬底基板上方形成导电结构，包括：在所述栅绝缘层表面形成对应于所述有源层的栅极、与所述栅极连接的栅线；其中，所述导电结构包括：所述栅极和所述栅线；所述形成覆盖所述导电结构的氧化物绝缘层，包括：形成覆盖所述有源层的层间绝缘层；其中，所述氧化物绝缘层包括所述层间绝缘层；所述形成覆盖所述导电结构的氧化物绝缘层之后，所述制备方法还包括：在所述层间绝缘层上形成露出所述有源层的第一过孔、第二过孔；在所述层间绝缘层上形成源极、漏极、与所述源极连接的数据线；所述源极、所述漏极分别通过所述第一过孔、所述第二过孔与所述有源层相接触；形成覆盖所述源极、所述漏极和所述数据线的保护层。
可选的，所述在衬底基板上方形成导电结构之前，所述制备方法还包括：在衬底基板上方依次形成有源层、栅绝缘层；在所述栅绝缘层表面形成对应于所述有源层的栅极、与所述栅极连接的栅线；形成覆盖所述有源层的层间绝缘层；在所述层间绝缘层上形成露出所述有源层的第一过孔、第二过孔；所述在衬底基板上方形成导电结构，包括：在所述层间绝缘层上形成源极、漏极、与所述源极连接的数据线；所述源极、所述漏极分别通过所述第一过孔、所述第二过孔与所述有源层相接触；其中，所述导电结构包括：所述源极、所述漏极和所述数据线；所述形成覆盖所述导电结构的氧化物绝缘层，包括：形成覆盖所述源极、所述漏极和所述数据线的保护层；其中，所述氧化物绝缘层包括所述保护层。
可选的，所述导电结构包括沿厚度方向的两层，所述两层中靠近所述衬底基板设置的一层由钼铌合金和/或钼钛合金构成。
本发明另一方面提供一种显示装置，包括显示基板；所述显示基板采用上述任一项所述的显示基板的制备方法制备而成。
基于此，本发明实施例提供的上述制备方法，通过合理调节氧化物绝缘层的化学气相沉积反应的工艺参数，可降低或避免采用铜制备的导电结构被氧化物绝缘层氧化，避免对导电结构的电学性能造成不利影响，扩展了“铜+氧化物绝缘层”的设计方式的进一步应用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中导电结构出现的各种不良的扫描照片；
图2为本发明一些示例性实施例提供的导电结构的结构示意图；
图3为本发明一些实施例提供的Cu氧化过程机理示意图；
图4为本发明一些实施例提供的影响Cu氧化的关键参数坐标示意图；
图5为本发明一些实施例提供的一种显示基板的制备方法流程示意图；
图6A为执行图5中S01后形成的一种结构示意图；
图6B为执行图5中S01后形成的另一种结构示意图；
图7A为在图6A的基础上，执行图5中S03后形成的一种结构示意图；
图7B为在图6B的基础上，执行图5中S03后形成的另一种结构示意图；
图8为发生氧化的Cu和采用本发明一些实施例提供的一种显示基板的制备方法制备的Cu的对比照片；
图9为本发明一些实施例提供的另一种显示基板的制备方法流程示意图；
图10为本发明一些实施例提供的一种显示基板的剖面结构示意图。
附图标记：
01-显示基板；10-衬底基板；20-导电结构；20a-导电结构第一层；20b-导电结构第二层；30-氧化物绝缘层；11a-有源层；11g-栅极；11s-源极；11d-漏极；V1-第一过孔；V2-第二过孔；12-栅绝缘层；13-层间绝缘层；14-保护层；15-遮光层；16-缓冲层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在相关技术中，如图1中的(a)部分所示，当在Cu表面直接沉积氧化物绝缘层时，Cu表面的Cu原子与制备氧化物绝缘层中的氧原子反应，生成氧化层，影响导电结构的电学性能。
在一种示例的实施方式中，以MoNb(钼铌)合金为衬底，将Cu设置在MoNb合金表面，形成导电结构，在Cu和MoNb合金上依次形成氮化硅(SiNy，硅元素Si与氮元素N的原子比例y与制备氮化硅的工艺参数有关，具体数值本发明实施例不作限定)和氧化硅(SiOx，硅元素Si与氧元素O的原子比例x与制备氧化硅的工艺参数有关，具体数值本发明实施例不作限定)绝缘层。
由于直接覆盖在Cu和MoNb合金表面的是SiNy，不会对Cu产生氧化问题；但是，当上述导电结构作为TFT(Thin Film Transistor，薄膜晶体管)中的栅极时，由于SiNy还会覆盖在有源层上，并且制备SiNy的反应物通常包括有具有氢原子(H)的氨气(NH3)因此，在制备SiNy的过程中不可避免地会将氢原子引入有源层中，当有源层中存在过多的氢原子时，会影响TFT的电学性能；同时，由于工艺的限制，上述设置方式还会出现Cu界面不良、干法刻蚀倒切、Cu与绝缘层粘附力较差等问题。
其中，图1中的(b)部分，示意出了Cu表面出现鼓泡不良的粘附力较差不良；图1中的(c)部分，示意出了Cu边缘出现倒切的不良。
在另一种示例的实施例方式中，如图2所示，为避免采用Cu制备的导电结构出现被氧化物绝缘层氧化的现象，提出了将导电结构设置为多层结构，其中，上下两层分别为MoNb合金，中间一层为Cu，这样，在沉积氧化物绝缘层(如SiOx)时，最上层的MoNb合金能够起到保护Cu的作用；然而，这种设置方式由于结构复杂，影响基板的量产性，并且，由于MoNb合金和Cu在湿法刻蚀中与同一刻蚀液的反应速率不同，MoNb合金相对反应更快，使得最上层的MoNb合金会暴露出下方的Cu，导致Cu无法被有效保护，从而出现湿法刻蚀缩进、光刻胶粘附等不良。
其中，图1中的(d)部分，示意出了最上层的MoNb合金由于发生湿法刻蚀缩进(即Top MoNb Shrink)，暴露出下方的Cu，导致Cu仍然会被氧化物绝缘层氧化的不良。
本发明的发明人在经过分析和验证后，提出了Cu氧化的发生机理，如图3所示，图3中示意出了若干采用Cu制备的电极，在电极上沉积SiOx之前，通常会对电极进行预热处理；之后，通过N2的等离子体对电极表面进行清洗的处理过程，以去除电极表面的水、有机物等杂质；之后，向反应腔室内通入反应气体，如N2O和SiH4，使N2O和SiH4在一定温度下反应，进行沉积过程，以形成沉积在电极表面的SiOx(图3中未示意出)。
发明人经过分析和验证后发现，Cu对水氧非常敏感，尤其是在高温和等离子体的存在下，氧原子与氮原子、铜原子之间的反应活性增强，发生反应导致Cu被氧化(图3中以氧的元素符号“O”示意出生成的氧化层)和氮化；Cu表面出现氧化和氮化后，还会降低Cu与沉积的SiOx之间的粘附性，影响产品良率。
图4为影响Cu氧化和氮化的关键影响参数坐标示意图，其中，关键影响参数为沉积温度(即热效应)、预热时间以及氧、氮基团(O-和N-)。
基于此，本发明一方面提供一种显示基板01的制备方法，如图5所示，该制备方法，包括步骤01-步骤03：
S01、如图6A或图6B所示，在衬底基板10上方形成导电结构20；该导电结构20包括沿厚度方向的至少一层；其中，至少一层中距离衬底基板10最远的导电结构第一层20a由铜(Cu)构成；
S02、对形成有导电结构的所述衬底基板不进行预热处理，或者，对形成有导电结构的衬底基板进行预热处理的时间小于5s；
S03、如图7A或图7B所示，使含氧反应气体和含预设元素反应气体发生化学气相沉积反应，形成覆盖导电结构20的氧化物绝缘层30；其中，化学气相沉积反应的反应温度为200℃-280℃，含氧反应气体和含预设元素反应气体中氧原子与预设元素的原子的比例为40:1-60:1。
需要说明的是，在上述S01中，“沿厚度方向”即指沿衬底基板10板面的垂直方向。
其中，如图6A所示，当导电结构20仅包括一层时，该层20a即由Cu构成，为铜单质层。
如图6B所示，当导电结构20包括多层(图6B中仅以两层为例进行示意)时，相对于衬底基板10距离较近的导电结构第二层20b可以由Cu构成，也可以由其他导电材料构成，相对于衬底基板10距离较远的导电结构第一层20a由Cu构成，为铜单质层。
即，相对于衬底基板10，在图6B中，位于下方的导电结构第二层20b可以由Cu构成，也可以由其他导电材料构成；位于上方的导电结构第一层20a由Cu构成。
示例的，导电结构20包括沿厚度方向的两层，两层中靠近衬底基板10设置的一层由钼铌(MoNb)合金和/或钼钛(MoTi)合金构成。
并且，导电结构20可以直接形成在衬底基板10表面，或者，根据显示基板01的具体设计需要，导电结构20与衬底基板10之间还可以以设置有其他膜层，只要使得导电结构20形成在衬底基板10上方即可。
由于导电结构20具有一定的厚度，因此，在上述S03中，形成覆盖导电结构20的氧化物绝缘层30中的“覆盖”，是指如图7A或图7B所示，氧化物绝缘层30不仅将导电结构20距离衬底基板10最远的表面盖住，而且将导电结构20的四周均包裹住，从而将导电结构20与设置在氧化物绝缘层30上的其他结构电性隔离开。
这里，由于图7A或图7B的剖视方向有限，图7A或图7B中仅示意出导电结构20的左右两侧被氧化物绝缘层30覆盖住，导电结构20垂直于纸面的前后两侧(以及可能的其他方向的侧面，侧面的具体数量与导电结构20的图案有关，本发明实施例对此不作限定)也是被氧化物绝缘层30所覆盖住。
这样一来，由于在导电结构表面沉积氧化物绝缘层之前，对形成有导电结构的衬底基板不进行预热处理，即去掉相关技术中对导电结构进行预热的操作步骤，避免由于导电结构提前受热，而导致导电结构中位于最上方的导电结构第一层20a中的Cu原子活性增强；或者，也可以对形成有导电结构的衬底基板进行时间少于5s的预热处理，由于预热处理的时间相比于相关技术非常短，衬底基板向导电结构导热也需要一定的热传导时间，因此，形成有导电结构的衬底基板实际上能够受到的热量非常有限，从而使得导电结构中位于最上方的导电结构第一层20a中的Cu原子活性增强的可能性较小。
并且，通过降低化学气相沉积(Chemical Vapor Deposition，即CVD)反应的反应温度，使反应温度为200℃-280℃，小于相关技术中的320℃，降低化学气相沉积反应过程中的热效应。通过降低化学气相沉积反应中含氧反应气体和含预设元素反应气体中氧原子与预设元素的原子的比例，使含氧反应气体和含预设元素反应气体中氧原子与预设元素的原子的比例为40:1-60:1，小于相关技术中的80:1，降低化学气相沉积反应过程中的氧原子比例，在保证氧化物绝缘层成膜的基础上，降低Cu与O-基团相接触的几率。
基于此，在本发明实施例提供的上述制备方法中，通过合理调节氧化物绝缘层的化学气相沉积反应的工艺参数，可降低或避免采用铜制备的导电结构被氧化物绝缘层氧化，避免对导电结构的电学性能造成不利影响，扩展了“铜+氧化物绝缘层”的设计方式的进一步应用。
如图8中的(a)部分和(b)部分所示，采用相关技术在Cu上直接沉积氧化硅后，Cu表面会产生氧化；即，宏观上表现为，Cu表面出现很多暗点。
如图8中的(c)部分和(d)部分所示，采用本发明实施例提供的上述制备方法，Cu表面没有出现被氧化的情况，或者出现被氧化的程度非常小；即宏观上表现为，Cu表面光滑。
需要说明的是，照片中亮色的部分是采用Cu制成的各种导电结构，氧化硅由于厚度较小、且呈透明状，在照片中难以被观察到。将图8中的(a)部分、(b)部分与(c)部分、(d)部分进行对比，可以更清楚地看出，(c)部分和(d)部分示意出的Cu颜色更明亮、Cu表面没有出现被氧化的部分(即暗点)，或者Cu表面仅有很少量的被氧化的部分。
需要指出的是，图8中的(a)部分与(c)部分是显示基板中的相关区域的对比照片；图8中的(b)部分与(d)部分是显示基板中的相关区域的对比照片。
进一步的，在执行上述S03之前，如图9所示，该制备方法还包括步骤03'：
S03'、利用保护气体的等离子体对导电结构进行表面清洁处理；其中，表面清洁处理的时间为5s-30s。
可以理解的是，以上图9仅示意出了S03'的一种可能的执行顺序，在满足S03'在S03之前执行的前提下，S03'的具体执行顺序可灵活设置。例如，当S02为，对形成有导电结构的所述衬底基板不进行预热处理时，S03'可以在执行完S01之后，且在执行S03之前进行；当S02为，对形成有导电结构的衬底基板进行预热处理的时间小于5s时，S03'可以在执行完S01之后，且在执行S02之前进行，或者，S03'也可以在执行完S02之后，且在执行S03之前进行，再或者，S03'也可以与S02同时进行。
这样，通过保护气体的等离子体对导电结构进行表面清洁处理，以去除导电结构表面的水、有机物等杂质，以提高导电结构的界面特性，增强导电结构与后续沉积的氧化物绝缘层之间的粘附性。
示例的，上述保护气体的等离子体包括：氮气(N2)的等离子体和/或氩气(Ar)的等离子体。
示例的，氧化物绝缘层为制备显示基板时常用的氧化硅层，上述含预设元素反应气体为含硅反应气体；其中，含氧反应气体包括N2O气体；含硅反应气体包括SiH4气体。这样，可以扩展上述“铜+氧化硅层”的设计方式的应用领域。
N2O与SiH4反应过程为：
Figure GDA0002226153970000091
Figure GDA0002226153970000092
Si-+O-→SiOx；
N2O解离出N-基团与O-基团，SiH4解离出Si-基团与H-基团，Si-基团与O-基团结合，生成SiOx沉积下来，其余副产物随气氛抽出。
示例的，在上述制备过程中，为降低化学气相沉积的工艺成本，在上述S03'中，还可以降低保护气体的流量，将保护气体(例如为N2)的流量从相关技术的50000sccm，降低至30000sccm-50000sccm。
示例的，在上述制备过程中，为降低化学气相沉积的工艺成本，在上述S03中，还可以降低沉积氧化物绝缘层(例如为氧化硅)时，CVD反应腔室内电极的功率，将电极的功率从相关技术的12kw，降低至4kw-12kw；还可以降低沉积氧化物绝缘层(例如为氧化硅)时的反应腔室内的压强，将压强从相关技术的1.3mtorr(毫托)，降低至0.7mtorr-1.3mtorr。
上述的显示基板01例如可以为阵列基板，导电结构20可以包括阵列基板中的例如为栅极、栅线、源极、漏极、数据线、公共电极线中的至少一种，即，导电结构20的数量可以为多个；相应的，氧化物绝缘层30可以为阵列基板中，覆盖栅极、栅线、源极、漏极、数据线、公共电极线中的至少一种的相应绝缘层。
可以理解的是，在阵列基板中，栅极、栅线位于同一层，源极、漏极、数据线位于与栅极、栅线不同的另一层，公共电极线可以与栅线或数据线同层设置。因此，当导电结构20包括：栅极(数量不作限定)、栅线(数量不作限定)时，氧化物绝缘层30为覆盖栅极、栅线的那一层绝缘层；当导电结构20包括：源极(数量不作限定)、漏极(数量不作限定)和数据线(数量不作限定)时，氧化物绝缘层30为覆盖源极、漏极和数据线的那一层绝缘层。
这里，为简便起见，将栅极、栅线构成的图案层称为Gate层(其中，“Gate”表示栅)，将源极、漏极和数据线构成的图案层称为SD层(其中，“SD”表示源极、漏极英文名称的首字母)。
即，阵列基板中，形成覆盖Gate层的绝缘层可以采用上述S02-S03进行；或者，形成覆盖SD层的绝缘层可以采用上述S02-S03进行；再或者，形成覆盖Gate层的绝缘层、形成覆盖SD层的绝缘层均可以分别采用上述S02-S03进行。
下面以显示基板01为阵列基板，该阵列基板包括顶栅(Top Gate)型TFT为例，该阵列基板的结构如图10所示。
本发明实施例进一步提供以下实施方式，用于详细描述上述的如图10所示的显示基板01的制备方法。
在一种可能的实施方式中，在执行S01之前，上述制备方法还包括：
在衬底基板10上方依次形成有源层11a、栅绝缘层12。
相应的，S01包括：
在栅绝缘层12表面形成对应于有源层11a的栅极11g、与栅极11g连接的栅线；即，导电结构包括：栅极11g和栅线；
相应的，S03包括：形成覆盖有源层11a的层间绝缘层(Inter Layer Dielectric，即ILD)13；即，氧化物绝缘层包括层间绝缘层13；
在此之后，上述制备方法还包括：
在层间绝缘层13上形成露出有源层11a的第一过孔V1、第二过孔V2；
在层间绝缘层13上形成源极11s、漏极11d、与源极11s连接的数据线；源极11s、漏极11d分别通过第一过孔V1、第二过孔V2与有源层11a相接触；
形成覆盖源极11s、漏极11d和数据线的保护层(Passivation layer，即PVX)14；
即，导电结构包括：栅极11g和栅线，层间绝缘层13为氧化物绝缘层，即层间绝缘层13采用上述实施例所述的工艺形成。
由于层间绝缘层13与有源层11a相接触，当有源层11a为氧化物半导体有源层，即采用例如IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)等氧化物半导体构成时，由于氧化物半导体有源层对氢较为敏感，若层间绝缘层13由氮化硅材料构成，制备氮化硅的过程中会在层间绝缘层13内引入较多氢原子，影响氧化物半导体有源层在TFT导通时的沟道特性，因此，层间绝缘层13采用上述工艺形成时，不但能够为有源层11a提供一个氧化物的绝缘界面，避免引入过多的氢；同时，在CVD内高温以及有氧条件下，还能够确保栅极11g和栅线表面的铜不发生氧化。
或者，在另一种可能的实施方式中，在执行S01之前，上述制备方法还包括：
在衬底基板10上方依次形成有源层11a、栅绝缘层12；
在栅绝缘层12表面形成对应于有源层11a的栅极11g、与栅极11g连接的栅线；
形成覆盖有源层11a的层间绝缘层13；
在层间绝缘层13上形成露出有源层11a的第一过孔V1、第二过孔V2；
相应的，S01包括：
在层间绝缘层13上形成源极11s、漏极11d、与源极11s连接的数据线；源极11s、漏极11d分别通过第一过孔V1、第二过孔V2与有源层11a相接触；即，导电结构包括：源极11s、漏极11d和数据线；
相应的，S03包括：
形成覆盖源极11s、漏极11d和数据线的保护层14；即，氧化物绝缘层包括保护层14。
即，导电结构包括：源极11s、漏极11d和数据线，保护层14为氧化物绝缘层，保护层14采用上述工艺形成。
这样，在CVD内高温以及有氧条件下，还能够确保源极11s、漏极11d和数据线表面的铜不发生氧化。
再或者，导电结构包括：上述的栅极11g、栅线、源极11s、漏极11d和数据线；氧化物绝缘层包括：上述的层间绝缘层13和保护层14。
即，导电结构可以为显示基板(具体为阵列基板)中不同层中的结构，相应的，氧化物绝缘层可以为显示基板(具体为阵列基板)中覆盖前述不同层中的结构的不同绝缘层，例如为层间绝缘层13和保护层14，层间绝缘层13和保护层14均采用上述的工艺形成，具体工艺过程请参考前述说明，此处不再赘述。
由于层间绝缘层13与有源层11a相接触，当有源层11a为氧化物半导体有源层，即采用例如IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)等氧化物半导体构成时，由于氧化物半导体有源层对氢较为敏感，若层间绝缘层13由氮化硅材料构成，制备氮化硅的过程中会在层间绝缘层13内引入较多氢原子，影响氧化物半导体有源层在TFT导通时的沟道特性，因此，层间绝缘层13采用上述工艺形成时，不但能够为有源层11a提供一个氧化物的绝缘界面，避免引入过多的氢；同时，层间绝缘层13和保护层14采用上述工艺形成，还可以确保在CVD内高温以及有氧条件下，栅极11g、栅线、源极11s、漏极11d和数据线表面的铜均不发生氧化。
可以理解的是，在上述各实施方式中，有源层11a、源极11s、漏极11d以及栅极11g构成顶栅型TFT，即栅极11g位于有源层11a远离衬底基板10的一侧(即图10中示意出的上方)。
此外，图10中仅以栅绝缘层12仅位于栅极11g、与栅极11g连接的栅线下方为例进行示意，由于在顶栅型TFT中，栅极在衬底基板上的正投影面积小于有源层在衬底基板上的正投影面积，因此，栅绝缘层12位于栅极11g下方的部分有源层11a用于与源极11s、漏极11d相接触的部分。这样，第一过孔V1、第二过孔V2只需要贯穿层间绝缘层13，即可露出下方的有源层11a。
当然，栅绝缘层也可以为整层设置的方式，在此情况下，有源层被栅绝缘层所覆盖，第一过孔、第二过孔需贯穿层间绝缘层和栅绝缘层，以便露出下方的有源层，具体结构可参见相关设计，本发明实施例对此不再赘述。
当有源层为氧化物半导体有源层时，在衬底基板上方依次形成有源层、栅绝缘层之前，上述制备方法还包括：
如图10所示，在衬底基板表面形成对应于待形成的有源层11a的遮光层(LightShield)15，以避免光线照射到氧化物半导体有源层上产生漏电流；
形成覆盖遮光层15的缓冲层(Buffer)16；
氧化物半导体有源层即形成在上述缓冲层16表面。
本发明再一方面提供一种显示基板01，该显示基板01上述各实施例提供的制备方法制备而成。
当该显示基板01为阵列基板时，该显示基板01还可包括与漏极电性连接的像素电极、公共电极等结构，具体可参见相关设计，本申请对此不做赘述。
该显示基板与上述显示基板的制备方法相对于相关技术所具有的优势相同，在此不再赘述。
本发明另一方面还提供一种显示装置，包括上述的显示基板01。
上述显示装置具体可以是液晶显示装置、或OLED(Organic Light-EmittingDiode，有机电致发光二极管)显示装置；该显示装置可以为电视、平板电脑、手机、数码相框、导航仪、可穿戴显示装置(如智能手环、智能头盔等)等任何具有显示功能的产品或者部件。
其中，当上述显示装置为液晶显示装置时，该显示装置还包括与上述显示基板相对设置的对合基板、位于二者之间的液晶层、为液晶层提供光源的位于显示基板一侧的背光源模组。
示例的，该显示基板为常规阵列基板，相对的，该对合基板为彩膜基板；或者，该显示基板为COA型阵列基板(Color filter On Array，即将彩膜集成在阵列基板上)，相对的，该对合基板为盖板。
当上述显示装置为OLED显示装置时，该显示装置中的显示基板还包括OLED器件等发光元件、用于封装OLED器件的封装层、设置在封装层上的盖板等结构。
以上各种显示装置均还可以包括驱动电路部分，具体结构可参见相关技术，本发明未对此处进行改写，具体结构不再赘述。
该显示装置与上述显示基板相对于相关技术所具有的优势相同，在此不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示基板的制备方法，其特征在于，包括：
在衬底基板上方形成导电结构；所述导电结构包括沿厚度方向的至少一层；其中，所述至少一层中距离所述衬底基板最远的一层由铜构成；
对形成有所述导电结构的所述衬底基板不进行预热处理，或者，对形成有所述导电结构的所述衬底基板进行预热处理的时间少于5s；
使含氧反应气体和含预设元素反应气体发生化学气相沉积反应，形成覆盖所述导电结构的氧化物绝缘层；其中，所述化学气相沉积反应的反应温度为200℃-280℃，所述含氧反应气体和所述含预设元素反应气体中氧原子与预设元素的原子的比例为40:1-60:1。
2.根据权利要求1所述的显示基板的制备方法，其特征在于，所述使含氧反应气体和含预设元素反应气体发生化学气相沉积反应，形成覆盖所述导电结构的氧化物绝缘层之前，所述制备方法还包括：
利用保护气体的等离子体对所述导电结构进行表面清洁处理；其中，所述表面清洁处理的时间为5s-30s。
3.根据权利要求2所述的显示基板的制备方法，其特征在于，所述保护气体的等离子体包括：氮气的等离子体和/或氩气的等离子体。
4.根据权利要求1所述的显示基板的制备方法，其特征在于，所述含预设元素反应气体为含硅反应气体，所述氧化物绝缘层为氧化硅层。
5.根据权利要求4所述的显示基板的制备方法，其特征在于，
所述含氧反应气体包括N2O气体；所述含硅反应气体包括SiH4气体。
6.根据权利要求1所述的显示基板的制备方法，其特征在于，所述导电结构包括：栅极、栅线、源极、漏极、数据线、公共电极线中的至少一种。
7.根据权利要求1所述的显示基板的制备方法，其特征在于，所述在衬底基板上方形成导电结构之前，所述制备方法还包括：
在衬底基板上方依次形成有源层、栅绝缘层；
所述在衬底基板上方形成导电结构，包括：
在所述栅绝缘层表面形成对应于所述有源层的栅极、与所述栅极连接的栅线；其中，所述导电结构包括：所述栅极和所述栅线；
所述形成覆盖所述导电结构的氧化物绝缘层，包括：
形成覆盖所述有源层的层间绝缘层；其中，所述氧化物绝缘层包括所述层间绝缘层；
所述形成覆盖所述导电结构的氧化物绝缘层之后，所述制备方法还包括：
在所述层间绝缘层上形成露出所述有源层的第一过孔、第二过孔；
在所述层间绝缘层上形成源极、漏极、与所述源极连接的数据线；所述源极、所述漏极分别通过所述第一过孔、所述第二过孔与所述有源层相接触；
形成覆盖所述源极、所述漏极和所述数据线的保护层。
8.根据权利要求1所述的显示基板的制备方法，其特征在于，所述在衬底基板上方形成导电结构之前，所述制备方法还包括：
在衬底基板上方依次形成有源层、栅绝缘层；
在所述栅绝缘层表面形成对应于所述有源层的栅极、与所述栅极连接的栅线；
形成覆盖所述有源层的层间绝缘层；
在所述层间绝缘层上形成露出所述有源层的第一过孔、第二过孔；
所述在衬底基板上方形成导电结构，包括：在所述层间绝缘层上形成源极、漏极、与所述源极连接的数据线；所述源极、所述漏极分别通过所述第一过孔、所述第二过孔与所述有源层相接触；其中，所述导电结构包括：所述源极、所述漏极和所述数据线；
所述形成覆盖所述导电结构的氧化物绝缘层，包括：
形成覆盖所述源极、所述漏极和所述数据线的保护层；其中，所述氧化物绝缘层包括所述保护层。
9.根据权利要求1所述的显示基板的制备方法，其特征在于，所述导电结构包括沿厚度方向的两层，所述两层中靠近所述衬底基板设置的一层由钼铌合金和/或钼钛合金构成。
10.一种显示装置，其特征在于，包括：显示基板；所述显示基板采用如权利要求1至9任一项所述的显示基板的制备方法制备而成。
CN201811100151.9A 2018-09-20 2018-09-20 显示基板的制备方法、显示装置 Active CN109585381B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811100151.9A CN109585381B (zh) 2018-09-20 2018-09-20 显示基板的制备方法、显示装置
US16/487,552 US11315783B2 (en) 2018-09-20 2019-02-20 Method of fabricating display substrate, display substrate, and display apparatus
PCT/CN2019/075585 WO2020057053A1 (en) 2018-09-20 2019-02-20 Method of fabricating display substrate, display substrate, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811100151.9A CN109585381B (zh) 2018-09-20 2018-09-20 显示基板的制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN109585381A CN109585381A (zh) 2019-04-05
CN109585381B true CN109585381B (zh) 2020-04-03

Family

ID=65919817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811100151.9A Active CN109585381B (zh) 2018-09-20 2018-09-20 显示基板的制备方法、显示装置

Country Status (3)

Country Link
US (1) US11315783B2 (zh)
CN (1) CN109585381B (zh)
WO (1) WO2020057053A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112100A (zh) 2019-04-24 2019-08-09 深圳市华星光电技术有限公司 发光面板的制备方法、发光面板及显示装置
CN113451412B (zh) * 2020-04-01 2023-08-29 重庆康佳光电科技有限公司 一种tft及其制作方法
CN111554694A (zh) * 2020-05-13 2020-08-18 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示面板、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
KR100382955B1 (ko) * 2000-10-10 2003-05-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4738178B2 (ja) * 2005-06-17 2011-08-03 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101552104B1 (ko) * 2009-01-20 2015-09-14 삼성전자주식회사 반도체 발광소자
TW201129713A (en) * 2009-07-09 2011-09-01 Applied Materials Inc Curved microwave plasma line source for coating of three-dimensional substrates
US9443455B2 (en) * 2011-02-25 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of pixels
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN104916527B (zh) * 2015-05-15 2018-03-02 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN104882567A (zh) * 2015-05-26 2015-09-02 京东方科技集团股份有限公司 一种电致发光器件及其制备方法、显示基板、显示装置
CN105182652A (zh) * 2015-09-25 2015-12-23 京东方科技集团股份有限公司 像素隔离墙、显示基板及其制作方法和显示装置
US10269617B2 (en) * 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
CN107256924B (zh) * 2017-06-09 2019-10-11 京东方科技集团股份有限公司 阻变器件及其制作方法、显示基板的制作方法、显示装置
CN107516647B (zh) * 2017-08-18 2021-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN109585381A (zh) 2019-04-05
US11315783B2 (en) 2022-04-26
WO2020057053A1 (en) 2020-03-26
US20210335604A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
US9768306B2 (en) Array substrate and display device
US8760593B2 (en) Thin film transistor and method for manufacturing thereof
CN109585381B (zh) 显示基板的制备方法、显示装置
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
US9666602B2 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
US20120009725A1 (en) Tft substrate and method for producing tft substrate
KR101533098B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2007091405A1 (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
US11443658B2 (en) Flexible display panels, manufacturing methods thereof and flexible display apparatuses
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
US20170162612A1 (en) Preparation Method of Oxide Thin-Film Transistor
US11804496B2 (en) Transistor device, manufacturing method thereof, display substrate and display device
JP2002055362A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
US20170110587A1 (en) Array substrate and manufacturing method thereof, display panel, display device
CN111403337A (zh) 阵列基板、显示面板及阵列基板的制作方法
CN212010934U (zh) 阵列基板及显示面板
US20210366940A1 (en) Manufacturing method of array substrate, array substrate, display panel and display device
US20220255025A1 (en) Oled display panel and display device
KR102148957B1 (ko) 표시 기판 및 표시 기판의 제조 방법
KR20140067315A (ko) 디스플레이 장치 및 그 제조 방법
CN111886697A (zh) 显示背板及其制造方法、显示面板和显示装置
CN210272363U (zh) 阵列基板及显示面板
KR20080071521A (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant