TWI844222B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI844222B
TWI844222B TW112100310A TW112100310A TWI844222B TW I844222 B TWI844222 B TW I844222B TW 112100310 A TW112100310 A TW 112100310A TW 112100310 A TW112100310 A TW 112100310A TW I844222 B TWI844222 B TW I844222B
Authority
TW
Taiwan
Prior art keywords
layer
opening
layers
work function
semiconductor device
Prior art date
Application number
TW112100310A
Other languages
English (en)
Other versions
TW202335095A (zh
Inventor
蕭旭明
林紘平
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202335095A publication Critical patent/TW202335095A/zh
Application granted granted Critical
Publication of TWI844222B publication Critical patent/TWI844222B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在替換閘極製程（虛設閘極結構被替換閘極結構替換）之前或期間修整或蝕刻包括在半導體裝置中的虛設閘極結構的側壁上的間隔物層。執行自由基表面處理操作以蝕刻間隔物層，其為一種使用電漿產生自由基的電漿處理。電漿中的自由基用於蝕刻間隔物層，使得間隔物層的剩餘部分的形狀及/或幾何形狀減少、最小化及/或防止在間隔物層及/或替換閘極結構的功函數金屬層中形成天線缺陷的可能性。其減少、最小化及/或防止在半導體裝置的後續製程操作中在替換閘極結構中發生損壞及/或缺陷的可能性。

Description

半導體裝置及其形成方法
本發明實施例係有關於一種半導體裝置及其形成方法，且特別關於一種三維半導體裝置及其形成方法。
基於鰭片的電晶體，例如鰭式場效電晶體（fin field effect transistors, finFETs）以及奈米結構電晶體（例如，奈米線電晶體、奈米片電晶體、全繞式閘極（gate-all-around, GAA）電晶體、多橋接通道電晶體、奈米帶電晶體）為三維結構，其包括鰭片（或其一部分）之中的通道區，上述鰭片作為三維結構在半導體基板上方延伸。閘極結構被配置為控制通道區之中的電荷載子的流動，閘極結構包繞（wraps around）半導體材料的鰭片。作為一個示例，在鰭式場效電晶體之中，閘極結構包繞鰭片的三個側面（因此，以及通道區），從而可以增加對通道區的控制（因此，以及鰭式場效電晶體的切換）。作為另一個示例，在奈米結構電晶體之中，閘極結構包繞鰭片結構之中的複數個通道區，使得閘極結構圍繞每個通道區。源極/汲極區（例如，磊晶區）位於閘極結構的相對側上。
本發明一些實施例提供一種形成半導體裝置的方法，包括：去除包括在半導體裝置之中的閘極堆疊的多晶矽層的第一部分以形成開口；在多晶矽層的剩餘部分的相對側上蝕刻複數個間隔物層，使得開口之中的間隔物層的頂表面的高度與多晶矽層的剩餘部分的高度大致相同；以及在蝕刻複數個間隔物層之後，去除多晶矽層的剩餘部分。
本發明另一些實施例提供一種形成半導體裝置的方法，包括：蝕刻包括在半導體裝置之中的虛設閘極堆疊的多晶矽層以去除多晶矽層的第一部分，其中蝕刻多晶矽層導致開口的形成；執行自由基表面處理（radical surface treatment, RST）操作以降低複數個間隔物層的頂表面的高度，複數個間隔物層在開口之中的多晶矽層的剩餘部分的相對側上；在執行自由基表面處理操作之後，去除在開口之中的多晶矽層的剩餘部分；以及在去除多晶矽層的剩餘部分之後，在複數個間隔物層之間在開口之中形成替換閘極堆疊。
本發明又一些實施例提供一種半導體裝置，包括：金屬閘極層，在複數個蝕刻停止層之間；複數個功函數金屬層，在金屬閘極層的相對側上；複數個間隔物層，在複數個功函數金屬層與複數個蝕刻停止層之間，其中複數個間隔物層的頂表面的高度小於金屬閘極層的頂表面的高度；以及自對準蓋，在金屬閘極層上方、在複數個功函數金屬層上方以及在複數個間隔物層上方。
以下內容提供了許多不同實施例或範例，以實現本揭露實施例的不同特徵。以下描述組件和配置方式的具體範例，以簡化本揭露實施例。當然，這些僅僅是範例，而非意圖限制本揭露實施例。舉例而言，元件的尺寸不限於所揭露的範圍或數值，而是可以取決於製程條件及/或裝置的期望特性。此外，在以下描述中提及於第二部件上方或其上形成第一部件，其可以包含第一部件和第二部件以直接接觸的方式形成的實施例，並且也可以包含在第一部件和第二部件之間形成額外的部件，使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明實施例可能在許多範例中重複元件符號及/或字母。這些重複是為了簡化和清楚的目的，其本身並非代表所討論各種實施例及/或配置之間有特定的關係。
此外，本揭露可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
在一些情況下，在半導體裝置的製程期間，層或結構中可能會出現損壞及/或缺陷。包括在半導體裝置中的結構的一些形狀及/或幾何形狀會增加損壞及/或缺陷形成的可能性（likelihood）。作為一個示例，在閘極接觸件（或閘極互連）的形成期間，由於閘極結構的一個或多個層及/或結構的幾何形狀及/或形狀，電晶體（例如，鰭式場效電晶體（finFET）或其他類型的電晶體）的閘極結構中可能發生損壞及/或缺陷。在蝕刻金屬閘極層上方的自對準蓋（self-aligned cap, SAC）以形成金屬閘極層的開口以形成金屬閘極接觸件的操作期間，功函數金屬（work function metal, WFM）層及/或間隔物層的頂表面的向上和向外的傾斜（稱為天線缺陷（antenna defect）），例如，可能使蝕刻劑導向（funneled toward）閘極結構的金屬閘極（metal gate, MG）層。被導向的蝕刻劑增加金屬閘極層的蝕刻速率，這會導致金屬閘極層被完全地或部分地去除。其稱為金屬閘極缺失缺陷（MG missing defect），並且可能導致電晶體故障以及半導體裝置良率降低。
本揭露描述的一些實施例提供半導體裝置以及形成方法以減少、最小化及/或防止在半導體裝置中出現天線缺陷的可能性。在一些實施例中，包括在半導體裝置中的虛設閘極結構的側壁上的間隔物層在替換閘極製程（replacement gate process, RGP）之前或期間被修整或蝕刻，在替換閘極製程中，虛設閘極結構被替換閘極結構（例如，金屬閘極結構或高介電常數（high-k）閘極結構）替換。執行自由基表面處理（RST）操作以蝕刻間隔物層，其是一種使用電漿產生自由基的電漿處理。電漿中的自由基用於蝕刻間隔物層，使得間隔物層的剩餘部分的形狀及/或幾何形狀減小、最小化及/或防止在間隔物層及/或替換閘極結構的功函數金屬層中形成天線缺陷的可能性。這減少、最小化及/或防止在半導體裝置的後續製程操作中在替換閘極結構中發生損壞及/或缺陷的可能性。其降低包括在半導體裝置中的電晶體中形成缺陷的可能性、增加包括在半導體裝置中的電晶體的可靠性及/或提高半導體裝置的良率。
第1圖係可以實施本揭露描述的系統及/或方法的示例環境100圖。如第1圖所示，環境100可以包括複數個半導體製程工具102-112及晶圓/晶粒運輸工具114。複數個半導體製程工具102-112可以包括沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、電鍍工具112及/或另一種類型的半導體製程工具。示例環境100中包括的工具可以包括在半導體潔淨室（clean room）、半導體代工廠（foundry）、半導體製程設施（facility）及/或製造設施等中。
沉積工具102是一種半導體製程工具，其包括半導體製程腔室以及能夠將各種類型的材料沉積到基板上的一個或多個裝置。在一些實施例中，沉積工具102包括能夠在基板上，例如晶圓上，沉積光阻層的旋塗工具。在一些實施例中，沉積工具102包括化學氣相沉積（chemical vapor deposition, CVD）工具，例如電漿輔助化學氣相沉積（plasma-enhanced, PECVD）工具、高密度電漿化學氣相沉積（high-density plasma CVD, HDP-CVD）工具、次大氣壓化學氣相沉積（sub-atmospheric CVD, SACVD）工具、低壓化學氣相沉積（low-pressure CVD, LPCVD）工具、原子層沉積（atomic layer deposition, ALD）工具、電漿輔助原子層沉積（plasma-enhanced ALD, PEALD）工具或另一種類型的化學氣相沉積工具。在一些實施例中，沉積工具102包括物理氣相沉積（physical vapor deposition, PVD）工具，例如濺射工具或另一種類型的物理氣相沉積工具。在一些實施例中，沉積工具102包括磊晶工具，磊晶工具被配置為通過磊晶成長形成裝置的層及/或區域。在一些實施例中，示例環境100包括複數個類型的沉積工具102。
曝光工具104是一種半導體製程工具，其能夠將光阻層暴露於輻射源，例如紫外光（ultraviolet light, UV）源（例如，深紫外光源、極紫外光（extreme UV, EUV）源及/或相似輻射源）、X射線源、電子束（electron beam, e-beam）源及/或相似輻射源。曝光工具104可以將光阻層暴露於輻射源以將圖案從光罩轉移到光阻層。圖案可以包括用於形成一個或多個半導體裝置的一個或多個半導體裝置層圖案、可以包括用於形成半導體裝置的一個或多個結構的圖案、可以包括用於蝕刻半導體裝置的各種部分的圖案及/或相似的圖案。在一些實施例中，曝光工具104包括掃描儀（scanner）、步進器（stepper）或相似類型的曝光工具。
顯影工具106是一種半導體製程工具，其能夠顯影已經暴露於輻射源的光阻層，以顯影從曝光工具104轉移到光阻層的圖案。在一些實施例中，顯影工具106通過去除光阻層的未暴露部分以顯影圖案。在一些實施例中，顯影工具106通過去除光阻層的暴露部分以顯影圖案。在一些實施例中，顯影工具106通過使用化學顯影劑溶解光阻層的暴露或未暴露部分以顯影圖案。
蝕刻工具108是一種半導體製程工具，其能夠蝕刻基板、晶圓或半導體裝置的各種類型的材料。例如，蝕刻工具108可以包括濕式蝕刻工具、乾式蝕刻工具及/或相似的蝕刻工具。在一些實施例中，蝕刻工具108包括填充有蝕刻劑的腔室，並且基板被放置在腔室中一段時間，以去除基板的一個或多個部分的特定數量。在一些實施例中，蝕刻工具108可以使用電漿蝕刻或電漿輔助蝕刻以蝕刻基板的一個或多個部分，其可以涉及使用電離化（ionized）氣體以等向性地（isotropically）或定向地（directionally）蝕刻一個或多個部分。
平坦化工具110是一種半導體製程工具，其能夠研磨或平坦化晶圓或半導體裝置的各種膜層。例如，平坦化工具110可以包括化學機械平坦化（chemical mechanical planarization, CMP）工具及/或另一種類型的平坦化工具，其研磨或平坦化沉積或電鍍材料的膜層或表面。平坦化工具110可以利用化學力和機械力的組合（例如，化學蝕刻和無砥粒研磨（free abrasive polishing））以研磨或平坦化半導體裝置的表面。平坦化工具110可以結合研磨墊（polishing pad）和固定環（retaining ring）（例如，通常具有比半導體裝置更大的直徑）使用研磨性和腐蝕性化學漿料（slurry）。研磨墊和半導體裝置可以由動態研磨頭一同加壓並由固定環固定位置。動態研磨頭可以以不同的旋轉軸旋轉以去除材料並平整半導體裝置的任何不規則形貌（topography），以使半導體裝置平坦。
電鍍工具112是一種半導體製程工具，其能夠以一種或多種金屬電鍍基板（例如，晶圓、半導體裝置等）或其一部分。例如，電鍍工具112可以包括銅電鍍裝置、鋁電鍍裝置、鎳電鍍裝置、錫電鍍裝置、複合材料或合金（例如，錫銀、錫鉛等）電鍍裝置及/或用於一種或多種其他類型的導電材料、金屬及/或相似類型材料的電鍍裝置。
晶圓/晶粒運輸工具114包括移動機器人、機械臂、電車（tram）或軌道車、高架起重機運輸（overhead hoist transport, OHT）系統、自動化材料處理系統（automated materially handling system, AMHS）及/或另一種類型的裝置，其被配置為在半導體製程工具102-112之間運輸基板及/或半導體裝置，其被配置為在相同半導體製程工具的製程腔室之間運輸基板及/或半導體裝置及/或其被配置為將基板及/或半導體裝置運至其他地點或從其他地點運出，例如晶圓架、儲藏室等。在一些實施例中，晶圓/晶粒運輸工具114可以是程式化（programmed）裝置，其被配置為行進特定路徑及/或可以半自主地（semi-autonomously）或自主地（autonomously）運行。在一些實施例中，環境100包括複數個晶圓/晶粒運輸工具114。
例如，晶圓/晶粒運輸工具114可以包括在叢集（cluster）工具之中或包括複數個製程腔室的另一種類型的工具之中，並且可以被配置為在複數個製程腔室之間運輸基板及/或半導體裝置，在製程腔室和緩衝區域之間運輸基板及/或半導體裝置，在製程腔室和介面工具，例如設備前端模組（equipment front end module, EFEM）之間運輸基板及/或半導體裝置，及/或在製程腔室和運輸載體（例如，前開式晶圓運輸盒（front opening unified pod, FOUP）之間運輸基板及/或半導體裝置等。在一些實施例中，晶圓/晶粒運輸工具114可以包括在多腔室（或叢集）沉積工具102之中，其可以包括預清潔腔室（例如，用於清潔或去除來自基板及/或半導體裝置的氧化物、氧化及/或其他類型的污染物或副產物）以及複數個類型的沉積製程腔室（例如，用於沉積不同類型材料的製程腔室，用於執行不同類型沉積操作的製程腔室）。在這些實施例中，晶圓/晶粒運輸工具114被配置為在沉積工具102的製程腔室之間運輸基板及/或半導體裝置，並且如本揭露所述，無需破除或去除製程腔室之間及/或沉積工具102之中的製程操作之間的真空（或至少部分真空）。
第1圖中所示的裝置的數量和配置僅提供一個或多個示例。實際上，與第1圖所示的裝置相比，可能存在更多裝置、更少裝置、不同裝置或不同配置的裝置。此外，第1圖中所示的兩個或多個裝置可以在單一裝置中實施，或者第1圖中所示的單一裝置可以實施為多個分散式（distributed）裝置。額外地或替代地，環境100的一組裝置（例如，一個或多個裝置）可以執行一個或多個功能，其被描述為由環境100的另一組裝置所執行。
第2圖係本揭露描述的示例半導體裝置200圖。詳細而言，第2圖繪示半導體裝置200的示例裝置區202，其包括一個或多個電晶體或其他裝置。電晶體可以包括基於鰭片的電晶體，例如鰭式場效電晶體（finFET）、奈米結構電晶體及/或其他類型的電晶體。在一些實施例中，裝置區202包括p型金屬氧化物半導體（p-type metal oxide semiconductor, PMOS）區、n型金屬氧化物半導體（n-type metal oxide semiconductor, NMOS）區、互補式金屬氧化物半導體（complementary metal oxide semiconductor, CMOS）區，及/或另一種類型的裝置區。第3A至6H圖是第2圖所示的半導體裝置200的裝置區202的各種部分的示意剖面圖，並且對應於在半導體裝置200的裝置區202中形成基於鰭片的電晶體的各種製程階段。
半導體裝置200包括基板204。基板204包括矽（Si）基板、由包括矽的材料形成的基板、III-V族化合物半導體材料基板，例如砷化鎵（GaAs）、絕緣體上矽（silicon on insulator, SOI）基板、鍺基板（Ge）、矽鍺（SiGe）基板或其他類型的半導體基板。基板204可以包括具有大約200毫米(mm)直徑、大約300毫米直徑或其他直徑，例如450毫米的圓形/環形基板。基板204可以替代地是任何多邊形、正方形、矩形、彎曲或其他非圓形工件，例如多邊形基板。
鰭片結構206包括在裝置區202的基板204上方（及/或在其上方延伸）。鰭片結構206可以提供形成一個或多個裝置（例如，基於鰭片的電晶體）的主動區。在一些實施例中，鰭片結構206包括矽（Si）材料或另一種元素半導體材料，例如鍺（Ge）。在一些實施例中，鰭片結構206包括合金半導體材料，例如矽鍺（SiGe）、磷化砷化鎵（GaAsP）、砷化鋁銦（AlInAs）、砷化鋁鎵（AlGaAs）、砷化鎵銦（GaInAs）、磷化鎵銦（GaInP）、磷化砷化鎵銦（GaInAsP）、或其組合。在一些實施例中，鰭片結構206使用n型及/或p型摻質摻雜。
鰭片結構206通過合適的半導體製程技術製造，例如遮罩、微影及/或蝕刻製程等。作為示例，鰭片結構206可以通過蝕刻基板204的一部分以在基板204中形成凹槽以形成。之後可以以凹蝕或回蝕的隔離材料填充凹槽以在基板204上方和鰭片結構206之間形成淺溝槽隔離（shallow trench isolation, STI）區208。可以使用用於淺溝槽隔離區208及/或鰭片結構206的其他製造技術。淺溝槽隔離區208可以電性隔離鰭片結構206中的相鄰主動區。淺溝槽隔離區208可以包括介電材料，例如氧化矽（SiO x）、氮化矽（Si xN y）、氮氧化矽（SiON）、摻氟矽酸鹽玻璃（fluoride-doped silicate glass, FSG）、低介電常數介電材料及/或其他合適的絕緣材料。淺溝槽隔離區208可以包括多層結構，例如，具有一個或多個襯層。
虛設閘極結構210（或虛設閘極堆疊210）包括在鰭片結構206上方的裝置區202中（例如，大致垂直於鰭片結構206）。虛設閘極結構210在鰭片結構206的三個或更多側上齒合（engages）鰭片結構206。在第2圖所示的示例中，虛設閘極結構210包括閘極介電層212、閘極電極層214和硬遮罩層216。在一些實施例中，虛設閘極結構210進一步包括蓋層、一個或多個間隔物層及/或另一合適的層。虛設閘極結構210的各個層可以通過合適的沉積技術形成並且通過合適的微影和蝕刻技術圖案化。
如本揭露所述，術語「虛設（dummy）」是指犧牲堆疊，犧牲堆疊將在後期階段去除並以另一種結構替換，例如替換閘極製程中的高介電常數（high-k）介電質和金屬閘極結構。替換閘極製程是指在整體閘極製造製程的後期階段製造閘極結構。因此，第2圖所示的半導體裝置200的配置可以包括中間配置，並且可以對半導體裝置200執行額外的半導體製程操作以進一步製造半導體裝置200。
閘極介電層212可以包括介電氧化物層。介電氧化物層可以通過化學氧化、熱氧化、原子層沉積、化學氣相沉積及/或其他合適的方法形成。閘極電極層214可以包括多晶矽（PO）材料或其他合適的材料。閘極電極層214可以通過合適的沉積製程例如低壓化學氣相沉積或電漿輔助化學氣相沉積等形成。硬遮罩層216可以包括適合於在基板204上以特定特徵/尺寸圖案化閘極電極層214的任何材料。
在一些實施例中，虛設閘極結構210的各個層首先被沉積為毯覆（blanket）層。之後，通過包括微影和蝕刻製程的製程對毯覆層進行圖案化，去除毯覆層的部分並將剩餘部分保留在淺溝槽隔離區208和鰭片結構206上方以形成虛設閘極結構210。
相對於虛設閘極結構210，源極/汲極區218設置在鰭片結構206的相對區域中。源極/汲極區218包括裝置區202中將形成源極/汲極區的區域。裝置區202中的源極/汲極區包括具有一種或多種摻質的矽（Si），例如p型材料（例如，硼（B）或鍺（Ge）等）、n型材料（例如，磷（P）或砷（As）等）及/或另一種類型的摻質。因此，裝置區202可以包括包含p型源極/汲極區的p型金屬氧化物半導體電晶體、包含n型源極/汲極區的n型金屬氧化物半導體電晶體及/或其他類型的電晶體。
一些源極/汲極區可以在裝置區202中的各種電晶體之間共享。在一些實施例中，各種源極/汲極區可以連接或耦合在一起，使得裝置區202中的基於鰭片的電晶體實施為兩個功能電晶體。例如，如果相鄰的（例如，相對於相對的）源極/汲極區電性連接，例如通過磊晶成長合併區域（例如，與虛設閘極結構210的相對側相對的相鄰源極/汲極區合併），可以實施兩個功能電晶體。其他示例中的其他配置可以實施其他數量的功能電晶體。
第2圖進一步繪示參考剖面，其在後續圖式中使用，包括第3A至6H圖。剖面A-A在沿著相對源極/汲極區218之間的鰭片結構206中的通道的平面中。剖面B-B在垂直於剖面A-A的平面中，並且橫跨鰭片結構206中的源極/汲極區218。為清楚起見，後續圖式參考這些參考剖面。在一些圖式中，可以省略其中所示的部件或特徵的一些附圖標記以避免混淆其他部件或特徵，以便於描繪圖式。
如上所述，提供第2圖作為示例。其他示例可能與關於第2圖所描述的不同。
第3A至3D係本揭露描述的示例實施例300圖。示例實施例300包括在半導體裝置200的裝置區202中形成電晶體的鰭片結構206的示例。第3A至3D係由第2圖的裝置區202的剖面B-B示出。參考第3A圖，示例實施例300包括與基板204相關的半導體製程操作，在裝置區202中電晶體形成在其中及/或其上。
如第3B圖所示，鰭片結構206形成在裝置區202中的基板204中。在一些實施例中，使用光阻層中的圖案來形成鰭片結構206。在這些實施例中，沉積工具102在基板204上形成光阻層。曝光工具104將光阻層暴露於輻射源以圖案化光阻層。顯影工具106顯影並去除部分光阻層以顯影圖案。蝕刻工具108蝕刻基板204以形成鰭片結構206。在一些實施例中，蝕刻操作包括電漿蝕刻技術、濕式化學蝕刻技術及/或另一種類型的蝕刻技術。在一些實施例中，光阻去除工具去除光阻層的剩餘部分（例如，使用化學剝離劑、電漿灰化及/或另一種技術）。在一些實施例中，硬遮罩層作為用於基於圖案形成鰭片結構206的替代技術。
如第3C圖所示，淺溝槽隔離層302形成在鰭片結構206之間。沉積工具102使用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、以上結合第1圖描述的沉積技術及/或另一種沉積技術以沉積淺溝槽隔離層302。在一些實施例中，淺溝槽隔離層302形成的高度大於鰭片結構206的高度。在這些實施例中，平坦化工具110執行平坦化（或研磨）操作以平坦化淺溝槽隔離層302，使得淺溝槽隔離層302的頂表面大抵（substantially）平坦且光滑，並且使得淺溝槽隔離層302的頂表面和鰭片結構206的頂表面的高度大致相同。平坦化操作可以增加淺溝槽隔離區208之中的均勻性，淺溝槽隔離區208在隨後的回蝕操作中由淺溝槽隔離層302形成。
如第3D圖所示，淺溝槽隔離層302在回蝕刻操作中蝕刻以暴露鰭片結構206的部分。蝕刻工具108使用電漿蝕刻技術、濕式化學蝕刻技術及/或另一類型的蝕刻技術蝕刻淺溝槽隔離層302的部分。淺溝槽隔離層302在鰭片結構206之間的剩餘部分包括淺溝槽隔離區208。在一些實施例中，蝕刻淺溝槽隔離層302使得鰭片結構206的暴露部分（例如，鰭片結構206在淺溝槽隔離區208的頂表面上方的部分）的高度在裝置區202中處於相同高度。在一些實施例中，裝置區202中的淺溝槽隔離層302的第一部分被蝕刻並且裝置區202中的淺溝槽隔離層302的第二部分被蝕刻，使得鰭片結構206的第一子集（subset）的暴露部分的高度和鰭片結構206的第二子集的暴露部分的高度不同，其得以調整鰭片高度以實施裝置區202的特定性能特性。
如上所述，提供第3A至3D圖作為示例。其他示例可能與關於第3A至3D圖所描述的不同。
第4A至4C係本揭露描述的示例實施例400圖。示例實施例400包括在半導體裝置200的裝置區202的源極/汲極區218中形成源極/汲極區的示例。第4A至4C係由第2圖的裝置區202的剖面A-A示出。在一些實施例中，結合示例實施例400描述的操作在結合第3A至3D圖描述的鰭片形成製程之後執行。
如第4A圖所示，虛設閘極結構210形成在裝置區202中。虛設閘極結構210形成並包括在鰭片結構206上方，並且圍繞鰭片結構206的側面，使得虛設閘極結構210在鰭片結構206的至少三個側面上圍繞鰭片結構206。虛設閘極結構210被形成為實設閘極結構（例如，替換高介電常數閘極結構或金屬閘極結構）的佔位部件（placeholders），形成實設閘極結構用於包括在裝置區202中的電晶體。虛設閘極結構210可以形成為替換閘極製程的一部分，其使得能夠在形成替換閘極結構之前形成其他層及/或結構。
虛設閘極結構210包括閘極介電層212、閘極電極層214和硬遮罩層216。閘極介電層212可以各自包括介電氧化物層。作為示例，閘極介電層212可以各自通過化學氧化、熱氧化、原子層沉積、化學氣相沉積及/或其他合適的方法形成（例如，通過沉積工具102）。閘極電極層214可以各自包括多晶矽層或其他合適的層。例如，閘極電極層214可以通過例如低壓化學氣相沉積或電漿輔助化學氣相沉積等合適的沉積製程形成（例如，通過沉積工具102）。硬遮罩層216可以各自包括適合於以特定尺寸及/或特性對閘極電極層214進行圖案化的任何材料。示例包括氮化矽、氮氧化矽、氮化矽碳或其組合等。硬遮罩層216可以通過化學氣相沉積、物理氣相沉積、原子層沉積或其他沉積技術沉積（例如，通過沉積工具102）。
如第4A圖進一步所示，間隔物層402包括在虛設閘極結構210的側壁上。間隔物層402可以順應地（conformally）沉積（例如，通過沉積工具102），並且可以包括碳氧化矽（SiOC）、無氮SiOC或其他合適的材料。間隔物層402可以通過原子層沉積操作形成，其中包括矽（Si）和碳（C）的各種類型的前驅物氣體在複數個交替循環中依序地供應以形成間隔物層402，以及可以通過其他示例沉積技術形成。
在一些實施例中，間隔物層402包括複數個類型的間隔物層。例如，間隔物層402可以包括形成在虛設閘極結構210的側壁上的密封（seal）間隔物層以及形成在密封間隔物層上的塊體（bulk）間隔物層。密封間隔物層和塊體間隔物層可以由相似材料或不同材料形成。在一些實施例中，在未使用電漿表面處理的情況下形成塊體間隔物層，上述電漿表面處理係用於密封間隔物層。在一些實施例中，相對於密封間隔物層的厚度，塊體間隔物層形成為較大的厚度。
在一些實施例中，間隔物層402順應地沉積（例如，通過沉積工具102）在虛設閘極結構210上和鰭片結構206上。之後將間隔物層402圖案化（例如，通過沉積工具102、曝光工具104和顯影工具106）並蝕刻（例如，通過蝕刻工具108），以從虛設閘極結構210的頂部和鰭片結構206去除間隔物層402。
如第4B圖所示，在蝕刻操作中，在虛設閘極結構210之間的裝置區202中的鰭片結構206中形成凹槽404。蝕刻操作可以由蝕刻工具108執行並且可以被稱為第一應變源極/汲極（strained source/drain, SSD）蝕刻操作，並且凹槽404可以被稱為應變源極/汲極凹槽。在一些實施例中，第一蝕刻操作包括電漿蝕刻技術、濕式化學蝕刻技術及/或另一種類型的蝕刻技術。
在一些實施例中，執行複數個蝕刻操作以形成用於不同類型電晶體的凹槽404。例如，可以在鰭片結構206的第一部分上方及/或之上以及虛設閘極結構210的第一子集上方及/或之上形成光阻層，使得在虛設閘極結構210的第二子集之間的鰭片結構206的第二部分可以被蝕刻，使得可以在單獨的磊晶操作中形成p型源極/汲極區和n型源極/汲極區。
如第4C圖所示，源極/汲極區406形成在基板204上方的半導體裝置200的裝置區202中的凹槽404中。沉積工具102通過磊晶操作形成源極/汲極區406，其中磊晶材料層沉積在凹槽404中，使得p型源極/汲極區的層及/或n型源極/汲極區的層通過在特定結晶方向的磊晶成長而形成。源極/汲極區406包括在虛設閘極結構210之間，並且至少部分地在虛設閘極結構210下方及/或低於虛設閘極結構210。此外，源極/汲極區406至少部分地在鰭片結構206的頂表面上方延伸。
用於形成源極/汲極區406的材料（例如，矽（Si）、鎵（Ga）或其他類型的半導體材料）可以摻雜有p型摻質（例如，一種摻質，包括在材料中產生電洞的電子受體原子）、n型摻質（例如，一種摻質，包括在材料中產生移動電子的電子施體原子）及/或另一種類型的摻質。可以通過將雜質（例如，p型摻質、n型摻質）添加到在磊晶操作期間使用的源氣體來摻雜材料。可以用於磊晶操作的p型摻質的示例包括硼（B）或鍺（Ge）等。所得的p型源極/汲極區材料包括矽鍺（Si xGe 1-x，其中x可以為大約0至大約1）或另一種類型的p型摻雜半導體材料。可以用於磊晶操作的n型摻質的示例包括磷（P）或砷（As）等。所得的n型源極/汲極區材料包括磷化矽（Si xP y）或其他類型的n型摻雜半導體材料。
如上所述，提供第4A至4C圖作為示例。其他示例可能與關於第4A至4C圖所描述的不同。
第5A至5O係本揭露描述的示例實施例500圖。示例實施例500包括示例的虛設閘極替換製程（也稱為替換閘極製程（RGP）），其中虛設閘極結構210（其可以基於多晶矽（PO））被替換閘極結構替換，替換閘極結構包括高介電常數閘極結構及/或金屬閘極結構等。第5A至5O係由第2圖的裝置區202的剖面A-A示出。
如第5A圖所示，接觸蝕刻停止層（contact etch stop layer, CESL）502順應地沉積（例如，通過沉積工具102）在源極/汲極區406上方、在虛設閘極結構210上方以及在間隔物層402的側壁上。接觸蝕刻停止層502可以提供一種機制以在形成裝置區202的接觸件或導孔時停止蝕刻製程。接觸蝕刻停止層502可以由具有與相鄰層或組件不同蝕刻選擇性的介電材料形成。接觸蝕刻停止層502可以包括或可以是含氮材料、含矽材料及/或含碳材料。此外，接觸蝕刻停止層502可以包括或可以是氮化矽（Si xN y）、氮化矽碳（SiCN）、氮化碳（CN）、氮氧化矽（SiON）、氧化矽碳（SiCO）或其組合等。接觸蝕刻停止層502可以使用例如原子層沉積、化學氣相沉積或其他沉積技術的沉積製程以沉積。在一些實施例中，接觸蝕刻停止層502形成為大約50奈米至大約90奈米的厚度。然而，本揭露也涵蓋厚度的其他數值。
如第5B圖所示，層間介電（interlayer dielectric, ILD）層504形成（例如，通過沉積工具102）在接觸蝕刻停止層502上方及/或之上。層間介電層504填充在源極/汲極區406上方的虛設閘極結構210之間的區域中。形成層間介電層504以允許在裝置區202中執行替換閘極結構製程，其中形成金屬閘極結構以替換一個或多個虛設閘極結構210。層間介電層504可以稱為ILD零（ILD zero, ILD0）層。
在一些實施例中，層間介電層504形成為使得層間介電層504覆蓋虛設閘極結構210的高度（或厚度）。在這些實施例中，執行後續的化學機械平坦化操作（例如，由平坦化工具110執行）以平坦化層間介電層504，使得層間介電層504的頂表面與虛設閘極結構210的頂表面大致處於相同高度。其增加層間介電層504的均勻性。
如第5C圖所示，平坦化工具110執行平坦化操作（例如，化學機械平坦化操作）以平坦化或研磨半導體裝置200。平坦化操作導致從硬遮罩層216、間隔物層402、接觸蝕刻停止層502、層間介電層504及/或另一層去除材料。可以執行平坦化操作以暴露虛設閘極結構210的頂表面。平坦化操作可以稱為ILD0氧化物研磨操作。
如第5D圖所示，去除層間介電層504的部分以在層間介電層504中形成凹槽。去除層間介電層504的部分可以稱為C0凹槽操作。在一些實施例中，光阻層中的圖案用於去除層間介電層504的部分。在這些實施例中，沉積工具102在層間介電層504和虛設閘極結構210上形成光阻層。曝光工具104將光阻層暴露於輻射源以圖案化光阻層。顯影工具106顯影並去除部分光阻層以顯影圖案。蝕刻工具108蝕刻層間介電層504以去除層間介電層504的部分。在一些實施例中，蝕刻操作包括電漿蝕刻技術、濕式化學蝕刻技術及/或另一種類型的蝕刻技術。在一些實施例中，光阻去除工具去除光阻層的剩餘部分（例如，使用化學剝離劑、電漿灰化及/或另一種技術）。在一些實施例中，硬遮罩層作為去除層間介電層504的部分的替代技術。在一些實施例中，基於虛設閘極結構210的材料和層間介電層504的材料之間的蝕刻選擇性的差異（例如，不具有光阻層）以去除層間介電層504的部分。
在一些實施例中，可以在平坦化操作和C0凹槽操作之間對半導體裝置200執行一個或多個操作。例如，可以執行一個或多個操作以在半導體裝置200中形成一個或多個閘極隔離區。可以形成閘極隔離區（也可以稱為切割閘極區、切割多晶矽區或切割多晶區等）以將虛設閘極結構210分離為虛設閘極結構210的更短或更小的部分，使得當執行閘極替換製程時，可以為半導體裝置200的各個電晶體形成單獨的或隔離的替換閘極結構。
形成閘極隔離區的一個或多個操作可以包括切割多晶矽（cut polysilicon, CPO）操作和氧化物定義邊緣上連續多晶 （continuous poly on oxide definition edge, CPODE）操作等。切割多晶矽操作包括蝕刻工具108蝕刻虛設閘極結構210的一個或多個部分以在虛設閘極結構210中形成開口或凹槽。沉積工具102可以在凹槽或開口中沉積介電材料以形成閘極隔離區。介電材料可以包括，例如氧化矽（SiO x）、氮化矽（Si xN y）、氮氧化矽（SiON）、摻氟矽酸鹽玻璃（FSG）、低介電常數介電材料及/或其他合適的絕緣材料。氧化物定義邊緣上連續多晶操作包括蝕刻工具108蝕刻虛設閘極結構210和鰭片結構206的一個或多個部分以形成溝槽。沉積工具102可以在溝槽中沉積介電材料以形成水平定向的（horizontally-orientated）電容。介電材料可以包括，例如氧化矽（SiO x）、氮化矽（Si xN y）、氮氧化矽（SiON）、摻氟矽酸鹽玻璃（FSG）、低介電常數介電材料及/或其他合適的絕緣材料。
如第5E圖所示，層間介電層504中的凹槽填充有蓋層506。沉積工具102使用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、以上結合第1圖描述的另一種沉積技術及/或不同於以上結合第1圖描述的沉積技術以沉積蓋層506。沉積工具102可以過度填充凹槽，使得蓋層506最初形成的高度或厚度相對於虛設閘極結構210的頂表面的高度較大。因此，平坦化工具110之後可以執行平坦化操作以平坦化或研磨蓋層506，使得蓋層506的頂表面的高度與虛設閘極結構210的頂表面的高度大致相等。
蓋層506可以由介電材料形成。介電材料可以包括，例如氧化矽（SiO x）、氮化矽（Si xN y）、氮氧化矽（SiON）、摻氟矽酸鹽玻璃（FSG）、低介電常數介電材料及/或其他合適的絕緣材料。蓋層506的介電材料和虛設閘極結構210的材料可以不同以提供蓋層506和虛設閘極結構210之間的蝕刻選擇性差異。
如第5F圖所示，虛設閘極結構210的部分閘極電極層214在多晶矽去除（polysilicon removal, PORM）操作中被去除。在一些實施例中，蝕刻工具108基於蓋層506和閘極電極層214之間的蝕刻選擇性差異以蝕刻閘極電極層214以去除虛設閘極結構210的閘極電極層214的部分。替代地，可以在硬遮罩或光阻層中形成圖案，並且蝕刻工具108可以基於上述圖案蝕刻閘極電極層214。
如第5G圖所示，間隔物層402的部分被去除。在一些實施例中，蝕刻工具108蝕刻間隔物層402以去除間隔物層402的部分。在一些實施例中，間隔物層402被蝕刻使得間隔物層402的頂表面的高度和閘極電極層214的頂表面（例如，高度）大致相等。在一些實施例中，由於PORM操作，閘極電極層214的頂表面可以是彎曲的（curved）、碟形的（dished）或凹形的（concave）。閘極電極層214也可以與間隔物層402一起被蝕刻以使間隔物層402的頂表面平坦。如此，閘極電極層214和間隔物層402的頂表面在接觸蝕刻停止層502之間大致平坦及光滑，如第5G圖的示例所示。
蝕刻工具108可以執行基於電漿的蝕刻操作以蝕刻間隔物層402（以及，在一些實施例中，閘極電極層214的頂表面）。基於電漿的蝕刻操作可以包括使用電漿產生自由基的自由基表面處理（RST）。自由基用於蝕刻間隔物層402的材料。自由基可以包括例如氟（F）自由基、含氟自由基、水合自由基、氮/氫自由基、硫氫自由基及/或另一種類型的自由基。可以通過使用電漿激發包括氟化氮（NF x，例如NF 3）、氧氣（O 2）及/或另一種氣體的氣體混合物以產生自由基。在一些實施例中，石英濾波器（quartz filter）可以用於促進從氣體混合物中產生自由基（例如，氟離子自由基）。如此，產生自由基並將自由基提供至半導體裝置200，以相對於半導體裝置200的其他材料，對間隔物層402的材料（例如，氮化矽（Si xN y）或其他合適的材料）進行選擇性高蝕刻。
電漿可以包括氮基（N 2）電漿、氫基（H 2）電漿、氬基（Ar）電漿及/或另一種類型的電漿。電漿可以通過電感耦合、電容耦合、變壓器耦合及/或另一種電漿產生技術以產生。自由基表面處理操作的壓力可以為大約0.005托至大約10托。然而，本揭露也涵蓋壓力的其他數值。自由基表面處理操作的溫度可以為大約攝氏300度至大約攝氏500度。然而，本揭露也涵蓋溫度的其他數值。電漿的射頻（RF）功率可以包括大約100瓦至大約200瓦。然而，本揭露也涵蓋射頻功率的其他數值。
如第5G圖進一步所示，蝕刻工具108可以在基於電漿的蝕刻操作中蝕刻接觸蝕刻停止層502的部分（例如，開口508中的接觸蝕刻停止層502的部分）。接觸蝕刻停止層502的部分可以被蝕刻以調整或配置開口508中的接觸蝕刻停止層502的輪廓。基於電漿的蝕刻操作可以用於調整或配置將在後續操作中形成在開口508中的介電蓋層的底部輪廓（或底部寬度），及/或調整或配置將在後續操作中形成在開口508中的介電蓋層的頂部輪廓（或頂部寬度）。如第5G圖中的示例所示，蝕刻開口508中的接觸蝕刻停止層502的部分導致在閘極電極層214的頂表面和接觸蝕刻停止層502的頂表面之間的接觸蝕刻停止層502傾斜（angled）或呈錐形（tapered）。其導致開口508的漏斗（funnel）（或錐形）輪廓，其可以在開口508中形成錐形或傾斜的介電蓋層，其可以在一個或多個後續沉積操作中提高間隙填充性能（例如，減少空隙（void）形成、減少不連續形成、減少分層（delamination））以形成介電蓋層。
如第5H圖所示，從開口508去除閘極電極層214的剩餘部分。去除閘極電極層214的剩餘部分暴露閘極介電層212。在一些實施例中，蝕刻工具108基於閘極電極層214與半導體裝置200的其他層及/或結構之間的蝕刻選擇性差異以蝕刻閘極電極層214以去除閘極電極層214的剩餘部分。替代地，可以在硬遮罩或光阻層中形成圖案，並且蝕刻工具108可以基於上述圖案蝕刻閘極電極層214。
如第5I圖所示，從開口508去除閘極介電層212。去除閘極電極層214的剩餘部分暴露開口508中的鰭片結構206的部分。在一些實施例中，蝕刻工具108基於閘極介電層212與半導體裝置200的其他層及/或結構之間的蝕刻選擇性差異以蝕刻閘極介電層212以去除閘極介電層212。替代地，可以在硬遮罩或光阻層中形成圖案，並且蝕刻工具108可以基於上述圖案蝕刻閘極介電層212。在一些實施例中，在半導體裝置200的第一部分上方形成光阻層，使得可以對半導體裝置200的第二部分（例如，輸入/輸出（I/O）區域）進行製程而不影響第一區域。在一些實施例中，可以執行除渣（descum）操作（例如，I/O除渣）以在去除閘極介電層212之前從閘極介電層212去除殘留材料。
如第5J圖所示，功函數金屬（work function metal, WFM）層510形成在開口508中。包括功函數金屬層510以用於調整半導體裝置200的電晶體的功函數。可以為功函數金屬層510選擇特定材料及/或材料的特定組合以調整電晶體的功函數。例如，可以為p型（例如p型金屬氧化物半導體（PMOS）電晶體）選擇特定材料及/或特定材料組合，使得功函數被調整為接近鰭片結構206的材料（例如，矽（Si）或另一種半導體材料）的價帶。作為另一示例，可以為n型（例如，n型金屬氧化物半導體（NMOS）電晶體）選擇特定材料及/或特定材料組合，使得功函數被調整為接近鰭片結構206的材料的導帶。在一些實施例中，不同功函數金屬材料用於包括在半導體裝置200中的p型金屬氧化物半導體電晶體和n型金屬氧化物半導體電晶體。用於功函數金屬層510的材料的示例包括氮化鈦（TiN）、氮化鉭（TaN）、釕（Ru）、鉬（Mo）、鋁（Al）、氮化鎢（WN）、矽化鋯（ZrSi x）、矽化鉬（MoSi x）、矽化鉭（TaSi x）、矽化鎳（NiSi x）、鈦（Ti）、金（Ag）及/或鉭鋁（TaAl）等。
沉積工具102及/或電鍍工具112將功函數金屬層510沉積在開口508中的間隔物層402的側壁上。在一些實施例中，沉積工具102及/或電鍍工具112在一個或多個間隔物層402上沉積複數個功函數金屬層510。間隔物層402上的複數個功函數金屬層510可以包括相同的材料或不同的材料。沉積工具102及/或電鍍工具112使用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、電鍍技術、以上結合第1圖描述的另一種沉積技術及/或不同於以上結合第1圖描述的沉積技術以沉積功函數金屬層510。在一些實施例中，功函數金屬層510形成在開口508底部的鰭片結構206上。在一些實施例中，功函數金屬層510形成在開口508中的側壁上，並且隨後被蝕刻（例如，由蝕刻工具108）至大致等於間隔物層402的高度。
如第5J圖進一步所示，功函數金屬層510可以形成為使得在開口508中功函數金屬層510的頂表面的高度與間隔物層402的頂表面的高度大致相同。在一些實施例中，功函數金屬層510形成為在開口508中使得功函數金屬層510的頂表面的高度大於間隔物層402的頂表面的高度。功函數金屬層510的頂表面的高度大致等於或大於間隔物層402的頂表面的高度增加功函數金屬層510將被蓋層完全覆蓋的可能性，蓋層將形成在金屬閘極（MG）結構上，金屬閘極結構將形成在開口508中。相對於接觸蝕刻停止層502的頂表面的高度，間隔物層402的頂表面和功函數金屬層510的頂表面兩者可以較低或較小，其進一步增加功函數金屬層510將被蓋層完全覆蓋的可能性，蓋層將形成在金屬閘極結構上，金屬閘極結構將形成在開口508中。
如第5K圖所示，開口508填充有導電材料512。在一些實施例中，沉積工具102及/或電鍍工具112將導電材料512沉積在開口508中。導電材料512包括金屬材料（或金屬合金）、高介電常數材料及/或另一種類型的導電材料。金屬材料的示例包括鈷（Co）、鎢（W）、釕（Ru）、鉬（Mo）、鈦（Ti）、氮化鈦（TiN）、另一種金屬材料及/或其組合。在一些實施例中，沉積工具102及/或電鍍工具112以導電材料512過度填充開口508（例如，以確保開口508被導電材料完全填充）。平坦化工具110可以執行平坦化操作以平坦化或研磨導電材料512，使得導電材料512的頂表面的高度與開口508的頂部大致齊平。
如第5L圖所示，進行蝕刻操作以回蝕導電材料512以在功函數金屬層510之間形成金屬閘極（MG）層514。蝕刻工具108可以使用合適的蝕刻技術來執行蝕刻操作。蝕刻操作可以稱為金屬閘極回蝕（metal gate etch back, MGEB）操作。
在一些實施例中，導電材料512被回蝕，使得金屬閘極層514的頂表面的高度和功函數金屬層510的頂表面的高度大致相同。在一些實施例中，間隔物層402和功函數金屬層510在金屬閘極回蝕操作中被蝕刻，使得金屬閘極層514的頂表面的高度大於功函數金屬層510的頂表面的高度和間隔物層402的頂表面的高度。在這些實施例中，間隔物層402和功函數金屬層510的蝕刻使得間隔物層402和功函數金屬層510向下和向外傾斜。易言之，間隔物層402的頂表面和功函數金屬層510的頂表面從金屬閘極層514至接觸蝕刻停止層502向下傾斜或成角度。這種向下和向外的傾斜降低、最小化及/或防止在半導體裝置200的電晶體中形成天線缺陷的可能性，如果間隔物層402的頂表面和功函數金屬層510的頂表面以向上和向外的方式傾斜，則可能會發生天線缺陷。其降低在隨後的半導體製程操作中過度蝕刻金屬閘極層514的可能性，其降低在半導體裝置200中發生金屬閘極缺失缺陷的可能性。
第5M圖繪示半導體裝置200的複數個層及/或結構的複數個尺寸。如第5M圖所示，示例尺寸516包括接觸蝕刻停止層502的高度。在一些實施例中，接觸蝕刻停止層502的高度為大約50奈米至大約90奈米。然而，本揭露也涵蓋接觸蝕刻停止層502的高度的其他數值。
如第5M圖進一步所示，示例尺寸518包括開口508中的間隔物層402的高度。在一些實施例中，間隔物層402的高度為大約10奈米至大約30奈米，以實現金屬閘極層514的足夠高度。然而，本揭露也涵蓋間隔物層402的高度的其他數值。此外，間隔物層402的高度可以相對於接觸蝕刻停止層502的高度較小，使得間隔物層402的頂表面相對於接觸蝕刻停止層502的頂表面較低。在一些實施例中，接觸蝕刻停止層502的高度與間隔物層402的高度的比例為大約5:3至大約9:1。然而，本揭露也涵蓋上述比例的其他數值。
如第5M圖進一步所示，示例尺寸520包括開口508中的功函數金屬層510的高度。在一些實施例中，功函數金屬層510的高度為大約10奈米至大約30奈米，以實現金屬閘極層514的足夠高度。然而，本揭露也涵蓋功函數金屬層510的高度的其他數值。此外，功函數金屬層510的高度可以相對於接觸蝕刻停止層502的高度較小，使得功函數金屬層510的頂表面相對於接觸蝕刻停止層502的頂表面較低。在一些實施例中，接觸蝕刻停止層502的高度與功函數金屬層510的高度的比例為大約5:3至大約9:1。然而，本揭露也涵蓋上述比例的其他數值。
在一些實施例中，功函數金屬層510的高度和間隔物層402的高度大致相等，使得功函數金屬層510的頂表面和間隔物層402的頂表面處於大致相同的高度。在一些實施例中，功函數金屬層510的高度大於間隔物層402的高度，使得功函數金屬層510的頂表面大於間隔物層402的頂表面。功函數金屬層510的頂表面的高度大致等於或大於間隔物層402的頂表面的高度增加功函數金屬層510被介電蓋層完全覆蓋的可能性，介電蓋層將形成在開口508中，其降低金屬閘極缺失的可能性（例如，可能發生在形成半導體裝置200的閘極接觸件之後）。
如第5M圖進一步所示，示例尺寸522包括間隔物層402的頂表面相對於間隔物層402的側壁的角度。此外，示例尺寸524包括功函數金屬層510的頂表面相對於功函數金屬層510的側壁的角度。間隔物層402的頂表面的角度和功函數金屬層510的頂表面的角度可以為大約55度至大約95度，使得間隔物層402的頂表面和功函數金屬層510的頂表面為大抵平坦或向下朝向接觸蝕刻停止層502傾斜。在一些實施例中，間隔物層402的頂表面的角度和功函數金屬層510的頂表面的角度為大約55度至小於大約90度，使得間隔物層402的頂表面和功函數金屬層510的頂表面向下朝向接觸蝕刻停止層502傾斜。功函數金屬層510的頂表面為大抵平坦（例如，大致垂直於功函數金屬層510的側壁）或向下和向外傾斜提供功函數金屬層510的幾何形狀及/或形狀，其減少、最小化及/或防止在半導體裝置200的電晶體中出現天線缺陷的可能性。然而，本揭露也涵蓋角度的其他數值。在一些實施例中，開口508的相對側上的功函數金屬層510的角度之間的差異為大約3度至大約15度。然而，本揭露也涵蓋上述差異的其他數值。
如第5M圖進一步所示，示例尺寸526包括金屬閘極回蝕操作之後金屬閘極層514的高度或厚度。在一些實施例中，金屬閘極層514在金屬閘極回蝕操作之後的高度或厚度為大約30奈米至大約32奈米。然而，本揭露也涵蓋高度的其他數值。在一些實施例中，由於功函數金屬層510以及間隔物層402在金屬閘極回蝕操作中被蝕刻，金屬閘極層514的高度相對於功函數金屬層510的高度（例如，尺寸520）及/或間隔物層402的高度（例如，尺寸518）較大。
如第5N圖所示，介電蓋層528形成在間隔物層402的頂表面上方及/或之上、在功函數金屬層510的頂表面上方及/或之上以及在金屬閘極層514的頂表面上方及/或之上。沉積工具102使用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、以上結合第1圖描述的另一種沉積技術及/或不同於以上結合第1圖描述的沉積技術以沉積介電蓋層528。在一些實施例中，沉積工具102過度填充介電蓋層528，並且平坦化工具110執行平坦化操作以平坦化或研磨介電蓋層528，使得介電蓋層528的頂表面的高度與接觸蝕刻停止層502的頂表面大致齊平。
功函數金屬層510、金屬閘極層514和介電蓋層528的組合可以稱為替換閘極堆疊530。介電蓋層528可以被稱為自對準蓋（self-aligned cap, SAC），介電蓋層528在半導體裝置200的製程過程中保護替換閘極堆疊530免受製程損壞。介電蓋層528包括介電材料，例如氧化鑭（La xO y）、氧化鋁（Al xO y）、氧化釔（Y xO y）、氮化鉭碳（TaCN）、矽化鋯（ZrSi x）、氮碳氧化矽 （SiOCN）、碳氧化矽（SiOC）、碳化矽氮（SiCN）、氮化鋯（ZrN）、氧化鋯鋁（ZrAlO）、氧化鈦（Ti xO y）、氧化鉭（Ta xO y）、氧化鋯（Zr xO y）、氧化鉿（Hf xO y）、氮化矽（Si xN y）、矽化鉿（HfSi x）、氮氧化鋁（AlON）、氧化矽（Si xO y）、碳化矽（SiC）及/或氧化鋅（Zn xO y）等。
如第5N圖進一步所示，介電蓋層528完全覆蓋功函數金屬層510。功函數金屬層510的頂表面大抵平坦（例如，大致垂直於功函數金屬層510的側壁），提供功函數金屬層510的幾何形狀及/或形狀，其減少、最小化及/或防止功函數金屬層510中的電荷捕捉（charge trapping）。其降低、最小化及/或防止在半導體裝置200的電晶體中出現天線缺陷的可能性。此外，功函數金屬層510的頂表面的高度與間隔物層402的頂表面的高度大致相等，增加功函數金屬層510被介電蓋層528完全覆蓋的可能性，其降低金屬閘極缺失的可能性（例如，可能發生在形成半導體裝置200的閘極接觸件之後）。
第5O圖示出半導體裝置200的裝置區202沿著第2圖中的平面B-B的剖面圖。如第5O圖所示，替換閘極堆疊530形成在複數個鰭片結構206的部分上方，並且包繞複數個鰭片結構206的部分。如第5O圖進一步所示，替換閘極堆疊530包括在替換閘極堆疊530相鄰切割多晶矽區534的端部處向下傾斜（或向下下降）的傾斜部分532。傾斜部分532位於最靠近複數個功函數金屬層510之一的金屬閘極層514的部分的端部。向下傾斜提供替換閘極堆疊530的幾何形狀及/或形狀，其減少、最小化及/或防止在替換閘極堆疊530之中形成天線缺陷。其降低、最小化及/或防止在半導體裝置200的接觸件或互連形成操作期間發生金屬閘極蝕刻的可能性。在一些實施例中，在傾斜部分532中的金屬閘極層514的頂表面的高度與在非傾斜部分536中的金屬閘極層514的頂表面的高度之間的高度差異為大約17奈米至大約 23奈米。然而，本揭露也涵蓋高度差異的其他數值。
如上所述，提供第5A至5O圖作為示例。其他示例可能與關於第5A至5O圖所描述的不同。
第6A至6H係本揭露描述的示例實施例600圖。示例實施例600包括在半導體裝置200的裝置區202中形成導電結構（例如，金屬閘極互連、源極/汲極接觸件（MDs））的示例。第6A至6H係由第2圖的裝置區202的剖面A-A示出。
如第6A圖所示，開口（或凹槽）602形成為穿過一個或多個介電層並到達源極/汲極區406。詳細而言，蝕刻裝置區202中的替代閘極堆疊530之間的接觸蝕刻停止層502和層間介電層504，以在替代閘極堆疊530之間形成開口602並到達源極/汲極區406。在一些實施例中，開口602形成在源極/汲極區406的部分之中，使得凹槽延伸到源極/汲極區406的部分之中。
在一些實施例中，使用光阻層中的圖案形成開口602。在這些實施例中，沉積工具102在層間介電層504上和替代閘極堆疊530上形成光阻層。曝光工具104將光阻層暴露於輻射源以圖案化光阻層。顯影工具106顯影並去除部分光阻層以顯影圖案。蝕刻工具108蝕刻層間介電層504以形成開口602。在一些實施例中，蝕刻操作包括電漿蝕刻技術、濕式化學蝕刻技術及/或另一種類型的蝕刻技術。在一些實施例中，光阻去除工具去除光阻層的剩餘部分（例如，使用化學剝離劑、電漿灰化及/或另一種技術）。在一些實施例中，硬遮罩層作為用於基於圖案形成開口602的替代技術。
如第6B圖所示，執行預清潔操作以清潔開口602中的表面。詳細而言，半導體裝置200可以位於沉積工具102的第一製程腔室（例如，預清潔製程腔室）中，可以將第一製程腔室抽至至少部分真空（例如，加壓至包括大約5托至大約10托的壓力或另一壓力），並且使用基於電漿及/或基於化學品的預清潔劑604清潔開口602中的底表面和側壁。執行預清潔操作以從源極/汲極區406的頂表面清潔（例如，去除）氧化物和其他污染物或副產物，其可能在形成開口602之後形成。
如第6C圖所示，導電結構606形成在裝置區202中。詳細而言，導電結構606形成在替代閘極堆疊530之間的開口602中以及開口602中的源極/汲極區406上方。沉積工具102及/或電鍍工具112可以使用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、電鍍技術、以上結合第1圖描述的另一種沉積技術及/或不同於以上結合第1圖描述的沉積技術以沉積導電結構606。在一些實施例中，在形成導電結構606之前在開口602中形成一個或多個附加層。例如，在形成導電結構606之前，可以在源極/汲極區406的頂表面上形成金屬矽化物層（例如，氮化鈦（TiSi x）或另一金屬矽化物層）。作為另一示例，可以在形成導電結構606之前在開口602的底表面及/或側壁上形成一個或多個阻障層。作為另一示例，可以在形成導電結構606之前在開口602的底表面及/或側壁上形成一個或多個黏著層。
如第6D圖所示，可以在半導體裝置200的裝置區202中形成一個或多個層。一個或多個層可以包括蝕刻停止層（etch stop layer, ESL）608和介電層610（例如，ILD1層或ILD2層）。沉積工具102可以使用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、以上結合第1圖描述的另一種沉積技術及/或不同於以上結合第1圖描述的沉積技術以沉積一個或多個層。一個或多個層可以包括在半導體裝置200的後端（back end of line, BEOL）區域中。可以形成一個或多個層，使得互連可以形成至替換閘極堆疊530及/或導電結構606。
如第6E圖所示，開口（或凹槽）612形成為穿過一個或多個層並到達替代閘極堆疊530的金屬閘極層514。在一些實施例中，使用光阻層中的圖案來形成開口612。在這些實施例中，沉積工具102在介電層610上形成光阻層。曝光工具104將光阻層暴露於輻射源以圖案化光阻層。顯影工具106顯影並去除部分光阻層以顯影圖案。蝕刻工具108蝕刻穿過介電層610、穿過蝕刻停止層608、穿過介電蓋層528並到達金屬閘極層514以形成開口612。在一些實施例中，蝕刻操作包括電漿蝕刻技術、濕式化學蝕刻技術及/或另一種類型的蝕刻技術。在一些實施例中，光阻去除工具去除光阻層的剩餘部分（例如，使用化學剝離劑、電漿灰化及/或另一種技術）。在一些實施例中，硬遮罩層作為用於基於圖案形成開口612的替代技術。
如本揭露所述，功函數金屬層510和間隔物層402的大致平坦或向下和向外的傾斜降低在替換閘極堆疊530中形成天線缺陷的可能性。如此，由於在開口612的形成期間金屬閘極層514的過度蝕刻而導致金屬閘極缺失缺陷的可能性降低，其降低半導體裝置200中缺陷形成及/或裝置故障的可能性。
如第6F圖所示，導電結構614（例如，金屬閘極互連或VGs）形成在裝置區202中。詳細而言，導電結構614形成在金屬閘極層514上方的開口612中。沉積工具102及/或電鍍工具112使用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、電鍍技術、以上結合第1圖描述的另一種沉積技術及/或不同於以上結合第1圖描述的沉積技術以沉積導電結構614。
如第6G圖所示，開口（或凹槽）616形成在介電層610中並穿過介電層610，在蝕刻停止層608中並穿過蝕刻停止層608，並到達金屬源極/汲極接觸件606的頂表面。在一些實施例中，使用光阻層中的圖案來形成開口616。在這些實施例中，沉積工具102在介電層610上形成光阻層。曝光工具104將光阻層暴露於輻射源以圖案化光阻層。顯影工具106顯影並去除部分光阻層以顯影圖案。蝕刻工具108蝕刻進入介電層610和進入蝕刻停止層608以形成開口616。在一些實施例中，蝕刻操作包括電漿蝕刻技術、濕式化學蝕刻技術及/或另一種類型的蝕刻技術。在一些實施例中，光阻去除工具去除光阻層的剩餘部分（例如，使用化學剝離劑、電漿灰化及/或另一種技術）。在一些實施例中，硬遮罩層作為用於基於圖案形成開口616的替代技術。
如第6H圖所示，源極/汲極互連（導孔至源極/汲極或VDs）618（例如，導電結構）形成在裝置區202中的開口616中。沉積工具102及/或電鍍工具112使用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、電鍍技術、以上結合第1圖描述的另一種沉積技術及/或不同於以上結合第1圖描述的沉積技術以沉積源極/汲極互連618。沉積工具102以導電材料填充開口616以形成源極/汲極互連618。
源極/汲極互連618包括釕（Ru）金屬源極/汲極接觸件、鎢（W）金屬源極/汲極接觸件、鈷（Co）金屬源極/汲極接觸件或由另一種金屬形成的金屬源極/汲極接觸件。在一些實施例中，源極/汲極互連618和金屬源極/汲極接觸件606包括相同類型的材料，例如釕（Ru）。在這些實施例中，源極/汲極互連618和金屬源極/汲極接觸件606包括同質的（homogeneous）導電材料，其減少及/或最小化源極/汲極互連618和金屬源極/汲極接觸件606之間固溶（solid solutioning）的發生，減少源極/汲極互連618和金屬源極/汲極接觸件606之間的電蝕（galvanic corrosion）的發生，及/或減少源極/汲極互連618和金屬源極/汲極接觸件606之中相變的發生。其降低源極/汲極互連618和金屬源極/汲極接觸件606之間的接觸電阻，降低源極/汲極互連618和金屬源極/汲極接觸件606的表面粗糙度，及/或降低源極/汲極互連618和金屬源極/汲極接觸件606的分離等。在其他實施例中，源極/汲極互連618和金屬源極/汲極接觸件606包括不同的導電材料。
如上所述，提供第6A至6H圖作為示例。其他示例可能與關於第6A至6H圖所描述的不同。
第7圖係裝置700的示例組件圖。在一些實施例中，一個或多個半導體製程工具102-112及/或晶圓/晶粒運輸工具114可以包括一個或多個裝置700及/或裝置700的一個或多個組件。如第7圖所示，裝置700可以包括總線（bus）710、處理器720、記憶體730、輸入組件740、輸出組件750和通信（communication）組件760。
總線710包括能夠在裝置700的組件之間進行有線及/或無線通信的組件。總線710可以將第7圖的兩個或更多個組件耦合在一起，例如通過操作耦合、通信耦合、電子耦合及/或電性耦合。處理器720包括中央處理單元、圖形處理單元、微處理器、控制器、微控制器、數位信號處理器、場式可程式閘極陣列（field-programmable gate array）、專用積體電路（application-specific integrated circuit）及/或另一種類型的處理組件。處理器720以硬體（hardware）、韌體（firmware）或硬體和軟體（software）的組合實施。在一些實施例中，處理器720包括一個或多個處理器，其可程式化以執行本揭露其他處描述的一個或多個操作或製程。
記憶體730包括揮發性（volatile）記憶體及/或非揮發性（nonvolatile）記憶體。例如，記憶體730包括隨機存取記憶體（random access memory, RAM）、唯讀記憶體（read only memory, ROM）、硬碟驅動器及/或另一種類型的記憶體（例如，快閃記憶體、磁記憶體及/或光記憶體）。記憶體730可以包括內部記憶體（例如，隨機存取記憶體、唯讀記憶體或硬碟驅動器）及/或可移動式記憶體（例如，通過通用串聯總線連接（universal serial bus connection）可移動）。記憶體730可以是非暫時性電腦可讀介質（non-transitory computer-readable medium）。記憶體730儲存與裝置700的操作相關的資訊、指令及/或軟體（例如，一個或多個軟體應用程序）。在一些實施例中，記憶體730包括一個或多個記憶體，其例如經由總線710耦合到一個或多個處理器（例如，處理器720）。
輸入組件740使裝置700能夠接收輸入，例如使用者輸入及/或感測輸入。例如，輸入組件740可以包括觸摸螢幕、鍵盤、鍵板（keypad）、滑鼠、按鈕、麥克風、開關、感測器、全球定位系統組件、加速度計（accelerometer）、陀螺儀（gyroscope）及/或致動器（actuator）。輸出組件750使裝置700能夠提供輸出，例如經由顯示器、揚聲器及/或發光二極體。通信組件760使裝置700能夠與其他裝置通信，例如通過有線連接及/或無線連接。例如，通信組件760可以包括接收器（receiver）、發射器（transmitter）、收發器（transceiver）、數據機（modem）、網絡介面卡及/或天線。
裝置700可以執行本揭露描述的一個或多個製程。例如，非暫時性電腦可讀介質（例如，記憶體730）可以儲存一組由處理器720執行的指令（例如，一個或多個指令或代碼）。處理器720可以執行一組指令以執行本揭露所述的一個或多個操作或製程。在一些實施例中，由一個或多個處理器720執行的一組指令使一個或多個處理器720及/或裝置700執行本揭露描述的一個或多個操作或製程。在一些實施例中，可以使用硬連線電路（hardwired circuitry）代替指令，或與指令結合使用以執行本揭露描述的一個或多個操作或製程。額外地或替代地，處理器720可以被配置為執行本揭露所述的一個或多個操作或製程。因此，本揭露描述的一些實施例不限於硬體電路和軟體的任何特定組合。
第7圖中所示的組件的數量和配置僅提供作為示例。相較於第7圖所示，裝置700可以包括額外的組件、更少的組件、不同的組件或不同配置的組件。額外地或替代地，裝置700的一組組件（例如，一個或多個組件）可以執行描述為由裝置700的另一組組件執行的一個或多個功能。
第8圖係關於形成半導體裝置的示例製程800流程圖。在一些實施例中，第8圖的一個或多個製程步驟可以由一個或多個半導體製程工具（例如，一個或多個半導體製程工具102-112）執行。額外地或替代地，第8圖的一個或多個製程步驟可以由裝置700的一個或多個組件執行，例如處理器720、記憶體730、輸入組件740、輸出組件750及/或通信組件760。
如第8圖所示，製程800可以包括去除包含在半導體裝置之中的閘極堆疊的多晶矽層的第一部分以形成開口（步驟810）。例如，一個或多個半導體製程工具102-112可以去除包括在半導體裝置200之中的閘極堆疊（例如，虛設閘極結構210）的多晶矽層（例如，閘極電極層214）的第一部分以形成開口508，如本揭露所述。
如第8圖進一步所示，製程800可以包括蝕刻在多晶矽層的剩餘部分的相對側上的複數個間隔物層，使得在開口之中的間隔物層的頂表面的高度與多晶矽層的剩餘部分的高度為大致相同高度（步驟820）。例如，一個或多個半導體製程工具102-112可以蝕刻在多晶矽層的剩餘部分的相對側上的複數個間隔物層402，使得在開口508之中的間隔物層402的頂表面的高度與多晶矽層的剩餘部分的高度為大致相同高度，如本揭露所述。
如第8圖進一步所示，製程800可以包括在蝕刻複數個間隔物層之後，去除多晶矽層的剩餘部分（步驟830）。例如，一個或多個半導體製程工具102-112可以在蝕刻複數個間隔物層402之後，去除多晶矽層的剩餘部分，如本揭露所述。
製程800可以包括額外的實施例，例如以下所描述及/或結合本揭露其他處描述的一個或多個其他製程的任何單一實施例或實施例的任何組合。
在第一實施例中，製程800包括在去除多晶矽層的剩餘部分之後，在開口中的複數個間隔物層402的側壁上形成複數個功函數金屬層510，以及在開口中的複數個功函數金屬層510之間形成金屬閘極層514。在第二實施例中，單獨或與第一實施例組合，形成金屬閘極層514包括用導電材料512填充開口508，以及從開口508去除導電材料512的部分，其中開口508中的導電材料512的剩餘部分包括金屬閘極層514，並且從開口508去除導電材料512的部分使複數個功函數金屬層510的頂表面包括從金屬閘極層514至複數個間隔物層402的向下傾斜。
在第三實施例中，單獨或與一個或多個第一和第二實施例組合，從開口508去除部分導電材料512包括蝕刻複數個功函數金屬層510，同時從開口去除部分導電材料512，使得金屬閘極層514的高度（例如，尺寸526）大於複數個功函數金屬層510的高度（例如，尺寸520）。在第四實施例中，單獨或與一個或多個第一至第三實施例組合，從開口508去除部分導電材料512包括蝕刻複數個間隔物層402，同時從開口508去除部分導電材料512，使得金屬閘極層514的高度（例如，尺寸526）大於複數個間隔物層402的高度（例如，尺寸518）。
在第五實施例中，單獨或與一個或多個第一至第四實施例組合，製程800包括形成穿過複數個介電層（例如，蝕刻停止層608、介電層610）、穿過自對準蓋（SAC）（例如，蓋層528）並到達金屬閘極層514的開口612，其中複數個功函數金屬層510的頂表面從金屬閘極層514至複數個間隔物層402的向下傾斜降低在開口612形成的期間蝕刻金屬閘極層514的可能性。在第六實施例中，單獨或與一個或多個第一至第五實施例組合，向下傾斜的角度為大約55度至小於大約90度。
儘管第8圖示出製程800的示例步驟，在一些實施例中，相較於第8圖所描述，製程800可以包括額外的步驟、更少的步驟、不同的步驟或不同配置的步驟。額外地或替代地，兩個或更多個製程800的步驟可以並行執行。
第9圖係關於形成半導體裝置的示例製程900流程圖。在一些實施例中，第9圖的一個或多個製程步驟可以由一個或多個半導體製程工具（例如，一個或多個半導體製程工具102-112）執行。額外地或替代地，第9圖的一個或多個製程步驟可以由裝置700的一個或多個組件執行，例如處理器720、記憶體730、輸入組件740、輸出組件750及/或通信組件760。
如第9圖所示，製程900可以包括蝕刻包含在半導體裝置之中的虛設閘極堆疊的多晶矽層，以去除多晶矽層的第一部分（步驟910）。例如，一個或多個半導體製程工具102-112可以蝕刻包含在半導體裝置200之中的虛設閘極堆疊（例如，虛設閘極結構210）的多晶矽層（例如，閘極電極層214），以去除多晶矽層的第一部分，如本揭露所述。在一些實施例中，蝕刻多晶矽層導致開口508的形成。
如第9圖進一步所示，製程900可以包括執行自由基表面處理（RST）操作以降低開口中多晶矽層的剩餘部分的相對側上的複數個間隔物層的頂表面的高度（步驟920）。例如，一個或多個半導體製程工具102-112可以執行自由基表面處理（RST）操作以降低開口508中多晶矽層的剩餘部分的相對側上的複數個間隔物層402的頂表面的高度，如本揭露所述。
如第9圖進一步所示，製程900可以包括在執行自由基表面處理操作之後，去除開口中多晶矽層的剩餘部分（步驟930）。例如，一個或多個半導體製程工具102-112可以在執行自由基表面處理操作之後，去除開口508中多晶矽層的剩餘部分，如本揭露所述。
如第9圖進一步所示，製程900可以包括在去除多晶矽層的剩餘部分之後，在複數個間隔物層之間的開口中形成替換閘極堆疊（步驟940）。例如，一個或多個半導體製程工具102-112可以在去除多晶矽層的剩餘部分之後，在複數個間隔物層402之間的開口508中形成替換閘極堆疊530，如本揭露所述。
製程900可以包括額外的實施例，例如以下所描述及/或結合本揭露其他處描述的一個或多個其他製程的任何單一實施例或實施例的任何組合。
在第一實施例中，形成替換閘極堆疊530包括在開口508中的複數個間隔物層402的側壁上形成複數個功函數金屬層510，在開口508中的複數個功函數金屬層510之間形成金屬閘極層514，以及在開口中的金屬閘極層514上方、在功函數金屬層510上方以及複數個間隔物層402上方形成蓋層528。在第二實施例中，單獨或與第一實施例組合，形成複數個功函數金屬層510包括形成複數個功函數金屬層510，使得複數個功函數金屬層510的頂表面的高度與複數個間隔物層402的頂表面的高度大致相等。
在第三實施例中，單獨或與一個或多個第一和第二實施例組合，執行自由基表面處理操作導致在開口508的相對側上蝕刻接觸蝕刻停止層（CESL）502，其導致在接觸蝕刻停止層502的頂表面和間隔物層402的頂表面之間的開口508的錐形輪廓。在第四實施例中，單獨或與一個或多個第一至第三實施例組合，執行自由基表面處理操作包括產生電漿，使用電漿從氣體混合物中產生自由基，以及使用自由基蝕刻複數個間隔物層402。
在第五實施例中，單獨或與一個或多個第一至第四實施例組合，自由基包括氟自由基，並且其中使用電漿從氣體混合物產生自由基包括使用電漿從包含在氣體混合物中的氟化氮（NF x）產生氟自由基。在第六實施例中，單獨或與一個或多個第一至第五實施例組合，製程900包括使用石英濾波器以促進自由基的產生。
儘管第9圖示出製程900的示例步驟，在一些實施例中，相較於第9圖所描述，製程900可以包括額外的步驟、更少的步驟、不同的步驟或不同配置的步驟。額外地或替代地，兩個或更多個製程900的步驟可以並行執行。
如此，在替換閘極製程之前或期間修整或蝕刻包含在半導體裝置中的虛設閘極結構的側壁上的間隔物層，在替換閘極製程中，虛設閘極結構被替換閘極結構（例如，金屬閘極結構或高介電常數閘極結構）替換。執行自由基表面處理操作以蝕刻間隔物層，其是一種使用電漿產生自由基的電漿處理。電漿中的自由基用於蝕刻間隔物層，使得間隔物層的剩餘部分的形狀及/或幾何形狀減小、最小化及/或防止在間隔物層及/或替換閘極結構的功函數金屬層中形成天線缺陷的可能性。其減少、最小化及/或防止在半導體裝置的後續製程操作中在替換閘極結構中發生損壞及/或缺陷的可能性。
如以上更詳細地描述，本揭露一些實施例提供一種形成半導體裝置的方法，包括：去除包括在半導體裝置之中的閘極堆疊的多晶矽層的第一部分以形成開口；在多晶矽層的剩餘部分的相對側上蝕刻複數個間隔物層，使得開口之中的間隔物層的頂表面的高度與多晶矽層的剩餘部分的高度大致相同；以及在蝕刻複數個間隔物層之後，去除多晶矽層的剩餘部分。
在一些實施例中，更包括：在去除多晶矽層的剩餘部分之後，在開口之中的複數個間隔物層的側壁上形成複數個功函數金屬層；以及在開口之中的複數個功函數金屬層之間形成金屬閘極層。
在一些實施例中，形成金屬閘極層包括：以導電材料填充開口；以及從開口去除導電材料的部分，其中在開口之中的導電材料的剩餘部分包括金屬閘極層，以及其中從開口去除導電材料的部分使複數個功函數金屬層的頂表面包括向下傾斜（downward slope），向下傾斜從金屬閘極層至複數個間隔物層。
在一些實施例中，從開口去除導電材料的部分包括：蝕刻複數個功函數金屬層，同時從開口去除導電材料的部分，使得相對於複數個功函數金屬層的高度，金屬閘極層的高度較大。
在一些實施例中，從開口去除導電材料的部分包括：蝕刻複數個間隔物層，同時從開口去除導電材料的部分，使得相對於複數個間隔物層的高度，金屬閘極層的高度較大。
在一些實施例中，更包括：形成開口，穿過複數個介電層，穿過自對準蓋並至金屬閘極層，其中在開口的形成期間，複數個功函數金屬層的頂表面從金屬閘極層至複數個間隔物層的向下傾斜降低蝕刻金屬閘極層的可能性（likelihood）。
在一些實施例中，向下傾斜的角度係大約55度至小於大約90度。
如以上更詳細地描述，本揭露另一些實施例提供一種形成半導體裝置的方法，包括：蝕刻包括在半導體裝置之中的虛設閘極堆疊的多晶矽層以去除多晶矽層的第一部分，其中蝕刻多晶矽層導致開口的形成；執行自由基表面處理（radical surface treatment, RST）操作以降低複數個間隔物層的頂表面的高度，複數個間隔物層在開口之中的多晶矽層的剩餘部分的相對側上；在執行自由基表面處理操作之後，去除在開口之中的多晶矽層的剩餘部分；以及在去除多晶矽層的剩餘部分之後，在複數個間隔物層之間在開口之中形成替換閘極堆疊。
在另一些實施例中，形成替換閘極堆疊包括：在開口之中在複數個間隔物層的側壁上形成複數個功函數金屬層；在開口之中在複數個功函數金屬層之間形成金屬閘極層；以及在開口之中在金屬閘極層上方、在功函數金屬層上方以及在複數個間隔物層上方形成蓋層。
在另一些實施例中，形成複數個功函數金屬層包括：形成複數個功函數金屬層，使得複數個功函數金屬層的頂表面的高度與複數個間隔物層的頂表面的高度大致相等。
在另一些實施例中，執行自由基表面處理操作導致在開口的相對側上蝕刻接觸蝕刻停止層（contact etch stop layer, CESL），其導致接觸蝕刻停止層的頂表面和間隔物層的頂表面之間的開口具有錐形輪廓。
在另一些實施例中，執行自由基表面處理操作包括：產生電漿；使用電漿以從氣體混合物產生自由基；以及使用自由基蝕刻複數個間隔物層。
在另一些實施例中，自由基包括氟自由基；以及其中使用電漿以從氣體混合物產生自由基包括：使用電漿以從包括在氣體混合物中的氟化氮(NF x)產生氟自由基。
在另一些實施例中，更包括：使用石英濾波器（quartz filter）促進自由基的產生。
如以上更詳細地描述，本揭露又一些實施例提供一種半導體裝置，包括：金屬閘極層，在複數個蝕刻停止層之間；複數個功函數金屬層，在金屬閘極層的相對側上；複數個間隔物層，在複數個功函數金屬層與複數個蝕刻停止層之間，其中複數個間隔物層的頂表面的高度小於金屬閘極層的頂表面的高度；以及自對準蓋，在金屬閘極層上方、在複數個功函數金屬層上方以及在複數個間隔物層上方。
在又一些實施例中，複數個功函數金屬層的頂表面與複數個功函數金屬層的側壁大致正交。
在又一些實施例中，複數個功函數金屬層的頂表面向下傾斜遠離金屬閘極層。
在又一些實施例中，金屬閘極層包括傾斜部分（angled portion），傾斜部分在金屬閘極層最靠近複數個功函數金屬層之一的部分的末端；以及其中傾斜部分向下朝向半導體裝置的切割多晶矽區傾斜。
在又一些實施例中，複數個功函數金屬層的頂表面的高度小於金屬閘極層的頂表面的高度。
在又一些實施例中，複數個功函數金屬層的頂表面的高度大致等於或大於複數個間隔物層的頂表面的高度。
以上概述數個實施例之特徵，以使所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明實施例的精神與範圍，且可在不違背本發明實施例之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
100:環境 102:工具 104:工具 106:工具 108:工具 110:工具 112:工具 114:工具 200:裝置 202:裝置區 204:基板 206:鰭片結構 208:隔離區 210:虛設閘極結構(虛設閘極堆疊) 212:介電層 214:電極層 216:遮罩層 218:源極/汲極區 300:實施例 302:隔離層 400:實施例 402:間隔物層 404:凹槽 406:源極/汲極區 500:實施例 502:接觸蝕刻停止層 504:層間介電層 506:蓋層 508:開口 510:功函數金屬層 512:導電材料 514:金屬閘極層 516:尺寸 518:尺寸 520:尺寸 522:尺寸 524:尺寸 526:尺寸 528:蓋層 530:閘極堆疊 532:傾斜部分 534:切割多晶矽區 536:非傾斜部分 600:實施例 602:開口 604:預清潔劑 606:導電結構(接觸件) 608:蝕刻停止層 610:介電層 612:開口 614:導電結構 616:開口 618:源極/汲極互連 700:裝置 710:總線 720:處理器 730:記憶體 740:輸入組件 750:輸出組件 760:通信組件 800:製程 810:步驟 820:步驟 830:步驟 900:製程 910:步驟 920:步驟 930:步驟 940:步驟 A-A:面 B-B:面
以下將配合所附圖示詳述本揭露之各面向。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小單元的尺寸，以清楚地表現出本揭露的特徵。 根據本揭露的一些實施例，第1圖係可以實施本揭露描述的系統及/或方法的示例環境圖。 根據本揭露的一些實施例，第2圖係本揭露描述的示例半導體裝置圖。 根據本揭露的一些實施例，第3A、3B、3C、3D、4A、4B、4C、5A、5B、5C、5D、5E、5F、5G、5H、5I、5J、5K、5L、5M、5N、5O、6A、6B、6C、6D、6E、6F、6G以及6H圖係本揭露描述的一個或多個示例實施例圖。 根據本揭露的一些實施例，第7圖係本揭露描述的第1圖的一個或多個裝置的示例組件圖。 根據本揭露的一些實施例，第8和9圖係關於形成半導體裝置的示例製程流程圖。
200:裝置
202:裝置區
204:基板
206:鰭片結構
208:隔離區
210:虛設閘極結構(虛設閘極堆疊)
212:介電層
214:電極層
216:遮罩層
218:源極/汲極區
A-A:面
B-B:面

Claims (10)

  1. 一種形成半導體裝置的方法，包括：去除包括在一半導體裝置之中的一閘極堆疊的一多晶矽層的一第一部分以形成一開口；在該多晶矽層的一剩餘部分的相對側上蝕刻複數個間隔物層，使得該開口之中的該些間隔物層的頂表面的高度與該多晶矽層的該剩餘部分的高度大致相同；以及在蝕刻該複數個間隔物層之後，去除該多晶矽層的該剩餘部分。
  2. 如請求項1所述之形成半導體裝置的方法，更包括：在去除該多晶矽層的該剩餘部分之後，在該開口之中的該複數個間隔物層的側壁上形成複數個功函數金屬層；以及在該開口之中的該複數個功函數金屬層之間形成一金屬閘極層。
  3. 如請求項2所述之形成半導體裝置的方法，其中形成該金屬閘極層包括：以一導電材料填充該開口；以及從該開口去除該導電材料的一部分，其中在該開口之中的該導電材料的一剩餘部分包括該金屬閘極層，以及其中從該開口去除該導電材料的該部分使該複數個功函數金屬層的頂表面包括一向下傾斜(downward slope)，該向下傾斜從該金屬閘極層至該複數個間隔物層。
  4. 如請求項3所述之形成半導體裝置的方法，其中從該開口去除該導電材料的該部分包括： 蝕刻該複數個功函數金屬層，同時從該開口去除該導電材料的該部分，使得相對於該複數個功函數金屬層的高度，該金屬閘極層的高度較大。
  5. 如請求項3所述之形成半導體裝置的方法，其中從該開口去除該導電材料的該部分包括：蝕刻該複數個間隔物層，同時從該開口去除該導電材料的該部分，使得相對於該複數個間隔物層的高度，該金屬閘極層的高度較大。
  6. 如請求項3至5任一項所述之形成半導體裝置的方法，更包括：形成一開口，穿過複數個介電層，穿過一自對準蓋並至該金屬閘極層，其中在該開口的形成期間，該複數個功函數金屬層的頂表面從該金屬閘極層至該複數個間隔物層的該向下傾斜降低蝕刻該金屬閘極層的可能性(likelihood)。
  7. 如請求項3至5任一項所述之形成半導體裝置的方法，其中該向下傾斜的角度係大約55度至小於大約90度。
  8. 一種形成半導體裝置的方法，包括：蝕刻包括在一半導體裝置之中的一虛設閘極堆疊的一多晶矽層以去除該多晶矽層的一第一部分，其中蝕刻該多晶矽層導致一開口的形成；執行一自由基表面處理(radical surface treatment,RST)操作以降低複數個間隔物層的頂表面的高度，該複數個間隔物層在該開口之中的該多晶矽層的一剩餘部分的相對側上；在執行該自由基表面處理操作之後，去除在該開口之中的該多晶矽層的該剩 餘部分；以及在去除該多晶矽層的該剩餘部分之後，在該複數個間隔物層之間在該開口之中形成一替換閘極堆疊。
  9. 一種半導體裝置，包括：一金屬閘極層，在複數個蝕刻停止層之間；複數個功函數金屬層，在該金屬閘極層的相對側上；複數個間隔物層，在該複數個功函數金屬層與該複數個蝕刻停止層之間，其中該複數個間隔物層的頂表面的高度小於該金屬閘極層的頂表面的高度；以及一自對準蓋，在該金屬閘極層上方、在該複數個功函數金屬層上方以及在該複數個間隔物層上方。
  10. 如請求項9所述之半導體裝置，其中該金屬閘極層包括一傾斜部分，該傾斜部分在該金屬閘極層最靠近該複數個功函數金屬層之一的部分的末端；以及其中該傾斜部分向下朝向該半導體裝置的一切割多晶矽區傾斜。
TW112100310A 2022-02-15 2023-01-05 半導體裝置及其形成方法 TWI844222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/651,103 US20230260790A1 (en) 2022-02-15 2022-02-15 Semiconductor device and methods of formation
US17/651,103 2022-02-15

Publications (2)

Publication Number Publication Date
TW202335095A TW202335095A (zh) 2023-09-01
TWI844222B true TWI844222B (zh) 2024-06-01

Family

ID=86744430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100310A TWI844222B (zh) 2022-02-15 2023-01-05 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US20230260790A1 (zh)
CN (1) CN116266558A (zh)
TW (1) TWI844222B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202009995A (zh) * 2018-08-17 2020-03-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法
TW202135145A (zh) * 2020-03-03 2021-09-16 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
US20210320181A1 (en) * 2020-04-13 2021-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TW202145320A (zh) * 2020-02-26 2021-12-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202009995A (zh) * 2018-08-17 2020-03-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法
TW202145320A (zh) * 2020-02-26 2021-12-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW202135145A (zh) * 2020-03-03 2021-09-16 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
US20210320181A1 (en) * 2020-04-13 2021-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20230260790A1 (en) 2023-08-17
TW202335095A (zh) 2023-09-01
CN116266558A (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
US12087642B2 (en) Selective dual silicide formation
US20230386822A1 (en) Semiconductor device pre-cleaning
US20230411456A1 (en) Semiconductor device and methods of formation
TWI844222B (zh) 半導體裝置及其形成方法
TWI847472B (zh) 半導體裝置的形成方法
US20230307241A1 (en) Semiconductor device and methods of formation
TWI854431B (zh) 半導體裝置及其形成方法
TWI838068B (zh) 半導體裝置及其形成方法
US20230009981A1 (en) Conductive structures and methods of formation
TWI854537B (zh) 半導體裝置及其製造方法
TWI850952B (zh) 半導體裝置及其製造方法
TWI845134B (zh) 半導體裝置及其製造方法
TWI847558B (zh) 半導體結構與其形成方法
TWI854917B (zh) 半導體裝置及其形成方法
US20230253451A1 (en) Semiconductor device and methods of formation
TWI841173B (zh) 半導體裝置及其形成方法
TWI844839B (zh) 半導體裝置及其製造方法
US20230290863A1 (en) Semiconductor device and methods of formation
US20230387308A1 (en) High-voltage semiconductor devices and methods of formation
TW202345411A (zh) 半導體裝置及其形成方法
TW202337033A (zh) 半導體裝置及其製造方法