JPH07240416A - 半導体装置の配線接続構造及びその製造方法 - Google Patents
半導体装置の配線接続構造及びその製造方法Info
- Publication number
- JPH07240416A JPH07240416A JP5471494A JP5471494A JPH07240416A JP H07240416 A JPH07240416 A JP H07240416A JP 5471494 A JP5471494 A JP 5471494A JP 5471494 A JP5471494 A JP 5471494A JP H07240416 A JPH07240416 A JP H07240416A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wiring
- semiconductor material
- connection structure
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
り、安定した配線構造が得られる半導体装置の配線接続
構造及びその製造方法を提供する。 【構成】 Si等の半導体材料1と金属等の配線2と
の間に、半導体材料と仕事関数の乖離した材料3を介在
させて半導体材料と配線間をトンネル電流が流れる高電
位障壁とする。半導体材料1と配線2との間に、半導
体金属化合物もしくは金属材料3を介在させ、該半導体
金属化合物もしくは金属材料の半導体材料との仕事関数
の差は、配線と半導体材料との仕事関数の差より大きい
ものとする。半導体材料と、非結晶性半導体材料と、
半導体金属化合物と金属材料とが接続した構造をとる半
導体増置の配線接続構造を、非単一結晶性半導体材料を
形成する手段としてプラズマ発生源を他にもったイオン
エッチングを用い、その後同装置内で水素イオンを発生
させ非単一結晶性半導体層の除去を行って製造する。
Description
構造及びその製造方法に関する。本発明は、ICデバイ
スその他各種の半導体装置の分野に用いることができ
る。
化に伴い、接合深さはシャロー化しているのと同時に、
接続孔の径はますます微細化し、さらにその深さも増し
てきている。
示し、その問題点を説明する。図11ないし図13を参
照する。これはMOSFETの配線接続構造の製造プロ
セス例である。
2(LOCOS−SiO2 )及びゲート領域を形成す
る。ゲート領域は、ゲート材15(ポリSi、ポリサイ
ド等)、ゲート絶縁膜17(SiO2 )、サイドウォー
ル16a,16bを備える。即ち、LDD領域14a,
14b形成用イオン注入を行い、ゲートサイドウォール
6a,16bを形成し、ソース/ドレイン13a,13
b形成のためのイオン注入を行う。
にシリサイド(TiSi2 )を形成する。即ち、全面に
Tiを形成し、その後熱処理でTiSi2 を形成し、S
iO2上の未反応Tiを硫酸過水等で選択的に除去し
て、シリサイド40を形成する。以上により図11の構
造とする。
S−SiO2 等により層間絶縁膜18を形成し、更に、
配線用接続孔19を形成して図12のようにする。
を形成する。更に接続用埋め込み材料としてメタルプラ
グ21(ここではWプラグ)を形成する。その後Al−
Si/Tiをスパッタ法で全面に堆積させ、パターニン
グする。符号22で下地Ti層、24で上層Al配線を
示す。以上により配線領域を形成し、図13の構造を得
る。
タルプラグ21を形成する前に、Si基板1上に形成し
ている自然酸化膜を除去する方法として、従来は、希釈
フッ酸を用いてその酸化膜の除去を行っている。しか
し、上記したように接続孔19の微細化と高アスペクト
化に伴い、接続孔19内に自然酸化膜を除去しうるだけ
の充分な希釈フッ酸が入り込めないようになるに至って
いる。このため、自然酸化膜の除去が不完全となる。こ
の結果、電気的接続について、十分なオーミック接合が
得られず、配線抵抗を著しく上昇させている。また、希
釈フッ酸処理時には、接続孔19を形成している層間膜
18は酸化膜が主成分であるため、等方性エッチングの
影響で、この層間膜18もエッチングされ、該層間膜1
8の薄膜化をもたらすことがある。また接続孔19が大
きく広がり、プロセスとしての微細加工の制御性が得ら
れない問題も有している。
イパー等を用いた非ウェットエッチング技術の検討が行
われているが、HFベイパーは基本的にケミカル反応の
ため、ウェット前処理と同様等方性エッチングである。
そのため、接続孔19の拡大化は防止できない。また、
下地層間膜18材料としてSOG等を用いている場合、
接続孔19側面にSOGが露出していると、SOGのエ
ッチングレートが他の酸化膜より速いため、HFベイパ
ー処理後SOGの部分で、接続孔の形にくびれを作る。
よってその後の金属膜埋め込みがくびれの部分で段切れ
等を起こすことがあり、カバレージが低下する問題を有
する。
処理法も検討されている。異方性を達成するには、ある
程度のイオンエッチングの成分でエッチングすることも
重要であるが、イオンエネルギーを増大させると、下地
シャロー接合上にSiのダメージを与え、結果として接
合リークを増大させる問題を有する。その解決法とし
て、下地基板にダメージを多く与えないようにエッチン
グを施すことが検討されている。ICP等で高密度プラ
ズマを発生させ、反応性ガスを導入もしくは、不活性ガ
スのみで、低イオンエネルギーのソフトエッチにより前
処理を行うことも考えられている。しかし、安定したオ
ーミック接続を得るには、そのメカニズムが不明のた
め、電気的にさらに歩留まり的に安定した電気的コンタ
クト構造を得られていないのが現状であり、安定したオ
ーミック接合を得るためのメカニズム解明からの配線接
続構造及びその製造方法の開発が望まれている。
て、微細構造の配線についても、電気的に安定したオー
ミック接合が可能となり、安定した配線構造が得られる
半導体装置の配線接続構造及びその製造方法を提供する
ことを目的とする。
は、半導体材料と配線との間に、半導体材料と仕事関数
の乖離した材料を介在させて半導体材料と配線との間を
トンネル電流が流れる高電位障壁とした構造の半導体装
置の配線接続構造であって、これにより上記目的を達成
するものである。仕事関数は、物質表面から電子等を取
り出すために必要な最小エネルギーであり、一般にフェ
ルミ準位と真空準位の差で与えられる(物理学辞典、1
992年5月参照)が、ここではトンネル電流の寄与の
基準となる電位障壁の度合いを表すものとして用いられ
る。
配線との間に、半導体金属化合物もしくは金属材料(配
線が金属である場合、第2の金属ということになる)を
介在させるとともに、該半導体金属化合物もしくは金属
材料の半導体材料との仕事関数の差(仕事関数の差によ
り、ショットキー障壁高が規定される)は、配線と半導
体材料と仕事関数の差より大きいものとすることを特徴
とする半導体装置の配線接続構造であって、これにより
上記目的を達成するものである。(ショットキー障壁
高、例えばシリサイドのショットキー障壁高について
は、伊藤ら「VLSIの薄膜技術」丸善(株)昭和63
年第2版参照。)
が、Si,Ga−As,Ga−Al−As,またはAl
−Asのいずれかであることを特徴とする請求項1また
は2に記載の半導体装置の配線接続構造であって、これ
により上記目的を達成するものである。
線であり、該金属配線と半導体金属化合物との組み合わ
せが、Ti/ZrSi2 ,Ti/MoSi2 ,Ti/T
iSi2 ,Ti/Pd2 Si,Ti/CrSi2 ,Ti
/TaSi2 ,Ti/CoSi2 ,Ti/CoSi,T
i/WSi2 ,Ti/NiSi,Ti/NiSi2 ,T
i/RhSi,Ti/Pt2 Si,Ti/PtSi,T
i/IrSi,W/NiSi2 ,W/NiSi,W/R
hSi,W/Pd2 Si,W/Pt2 Si,W/Pt2
Si,W/PtSi,W/IrSi、のいずれかである
ことを特徴とする請求項2または3に記載の半導体装置
の配線接続構造であって、これにより上記目的を達成す
るものである。
Ga−Asであり、NタイプGa−As/Au/Al、
PタイプGa−As/Ag/Au、またはPタイプGa
−As/Hf/Au接続構造をとることを特徴とする請
求項3に記載の半導体装置の配線接続構造であって、こ
れにより上記目的を達成するものである。
Al−Asであり、NタイプAl−As/Au/Pt接
続構造をとることを特徴とする請求項3に記載の半導体
装置の配線接続構造であって、これにより上記目的を達
成するものである。
Siであり、NタイプSi/Pt/Al、NタイプSi
/Ag/Al、PタイプSi/Ti/Al、PタイプS
i/Ti/Cu、PタイプSi/Au/Ag、Pタイプ
Si/Ti/Ag、PタイプSi/Ti/Mo、Pタイ
プSi/Ti/W、PタイプSi/W/Mo接続構造を
とることを特徴とする請求項3に記載の半導体装置の配
線接続構造であって、これにより上記目的を達成するも
のである。
と、非単一結晶性半導体材料と、半導体金属化合物と金
属材料とが接続した構造をとることを特徴とする請求項
1ないし7のいずれかに記載の半導体装置の配線接続構
造であって、これにより上記目的を達成するものであ
る。
接する非単一結晶性半導体の膜厚を、半導体材料層中の
拡散層膜厚未満としたことを特徴とする請求項8に記載
の半導体装置の配線接続構造であって、これにより上記
目的を達成するものである。
性半導体材料と接する半導体金属化合物の膜厚を、非単
一結晶性半導体領域の膜厚未満としたことを特徴とする
請求項8または9に記載の半導体装置の配線接続構造で
あって、これにより上記目的を達成するものである。
晶性半導体材料の膜厚は、非単一結晶性半導体材料と半
導体金属化合物の層と接触した場合、非単一結晶性内を
トンネル電流が流れる程度の膜厚としたことを特徴とす
る請求項8ないし10のいずれかに記載の半導体装置の
配線接続構造であって、これにより上記目的を達成する
ものである。
と接する半導体金属化合物の仕事関数と、金属配線が接
触している半導体材料の仕事関数との比較において、半
導体金属化合物の仕事関数は、金属配線より大きいもの
であることを特徴とする請求項1ないし11のいずれか
に記載の半導体装置の配線接続構造であって、これによ
り上記目的を達成するものである。
と、非単一結晶性半導体材料と、半導体金属化合物と金
属材料とが接続した構造をとる半導体装置の配線接続構
造の製造方法であって、非単一結晶性半導体材料を形成
する手段としてプラズマ発生源を他にもったイオンエッ
チングを用い、その後同装置内で水素イオンを発生させ
非単一結晶性半導体層の除去を行うことを特徴とする半
導体装置の配線接続構造の製造方法であって、これによ
り上記目的を達成するものである。
を参考にしながら説明する。図1を参照する。図1
(a)は配線接続構造の構成要素の接続前の状態を模式
的に示すものであり、図1(b)は同じく接続後の状態
を模式的に示すものである。
構造を示す図1(b)に例示するように、半導体材料1
(図示例示ではSi)と配線2(図示例示では金属配
線)との間に、半導体材料1と仕事関数の剥離した材料
3(図示例示ではシリサイド)を介在させて、半導体材
料1と配線2との間をトンネル電流が流れる高電位障壁
とした構造の半導体装置の配線接続構造である。
続において、図2(A)に示すごとく、配線2/半導体
材料1接続が、金属/半導体接続である場合、接続部の
ショットキー障壁(図中、模式的にグラフI1 ,I2 で
示す)を電子等が昇って行く場合と、ショットキー障壁
のトンネル効果で電子等が移動(浸み出す)すること
で、良好なオーミック接続が得られると考えられてい
る。図2(A)において、符号E1 でショットキー障壁
I1 を昇る電子等を示し、このときの上昇挙動をIIで
模式的に示す。また、符号E2 でトンネル移動する電子
等を示し、このときの移動状態をIIIで模式的に示
す。障壁I1 を昇る場合、配線2(金属)と半導体材料
1の障壁高さが低い方が有利である。一方、後者のトン
ネル電流の場合、障壁部のバンド(界面10付近の障壁
のグラフI1 ,I2 参照)を強く曲げると、障壁の厚さ
W1 が薄くなるため(図2(B)の符号W2 参照)、ト
ンネルしやすくなると考えられる。
と配線との間に、半導体材料1と仕事関数の剥離した材
料を介在させて、半導体材料1と配線2との間をトンネ
ル電流が流れる高電位障壁とした構造をとるので、例え
ば配線2(金属)と半導体材料1との間に配線2(金
属)と半導体材料1間よりショットキー障壁のバンドを
強く曲げることで、図2(B)に模式的に示したように
障壁I3 ,I4 の厚さW2 が薄くなり、トンネルしやす
い状態となる。
の間に故意にショットキー障壁高さの高い材料3を介在
させて、トンネル電流による接続を支配的にすることに
よって、コンタクトを確保するという技術である。即
ち、図1のような構造にした結果、図2(B)に示すよ
うに、トンネル電流 Jt〜exp(−qφBn/EDD) が支配的になって、図2(A)のような障壁を昇る電流 が主である場合と異なる挙動を示すようにし、これによ
ってコンタクトを確保す
1であるSiのフェルミ準位を示す。符号ΔD2 で示す
のは、半導体材料1と仕事関数の剥離した材料3である
シリサイド等の半導体金属化合物と、上記半導体材料1
(Si)との、仕事関数の差を示す。Pd2 Siの場
合、剥離の度合いを表すこのΔD2 は、約0.75であ
る。この材料3は、バリア(障壁)を高くして、トンネ
ル電流の寄与を高くする物質から成るものであればよ
い。
すのは、配線2の材料と、上記半導体材料(Si)との
仕事関数の差を示す。配線2の材料がTiである場合、
このΔD1 は、約0.5である。
線2線との間に、半導体金属化合物を介在させるととも
に、該半導体金属化合物3の半導体材料1とのショット
キー障壁高(仕事関数の差ΔD2 で規定される)は、配
線2と半導体材料1とのショットキー障壁高(仕事関数
の差ΔD1 で規定される)より大きいものとした構造と
いうことができる。
ショットキー障壁高の測定値を次の表1ないし表3に示
す。
0K)
物の仕事関数と、金属配線が接触している半導体材料の
仕事関数との比較において、半導体金属化合物の仕事関
数は、金属配線より大きいものである構造ということが
できる。
と配線2との間に、半導体金属化合物3を介在させると
ともに、該半導体金属化合物3の半導体材料1とのショ
ットキー障壁高は、配線2と半導体材料1とのショット
キー障壁高より大きいものとした配線接続構造で、この
構成も、上記したのと同様の作用をもたらす。
定したオーミック接合が可能となるまた、例えば、微細
接続孔内の完全な自然酸化膜の除去も可能となる。
/または2の発明を更に具体化したものである。
(b)に模式的に示すように、半導体材料1(図示例示
ではSi)と、非単一結晶性半導体材料4(図示例示で
はアモルファスSi)あるいは非結晶性半導体材料4′
と、半導体金属化合物3(図示例示ではシリサイド)と
配線2として金属材料とが接続した構造をとった請求項
1ないし4のいずれかに記載の半導体装置の配線接続構
造である。
4(非結晶Si等)を予め形成して、その後のシリサイ
ド等の半導体金属化合物3を形成できるため、該シリサ
イド等より低温度で安定して形成でき、特性の良い接続
構造を得ることができる。
8の発明において、非単一結晶性半導体または半導体金
属化合物の膜厚を規定したもので、これにより接合リー
ク特性の改良、あるいはコンタクト性の向上を実現した
ものである。
(シリサイド等)を薄く形成することによって、接合リ
ーク特性を改良し、あるいはコンタクト性を向上でき
る。
一結晶性半導体材料と、半導体金属化合物と金属材料と
が接続した構造をとる半導体装置の配線接続構造の製造
の際、非単一結晶性半導体材料を形成する手段として、
プラズマ発生源を他にもったイオンエッチングを用い、
その後同装置内で水素イオンを発生させ、非単一結晶性
半導体層の除去を行う製造方法である。この発明によれ
ば、半導体金属化合物としてのシリサイドを薄く膜厚制
御して形成でき、接続リークの悪化を防止できる。か
つ、イオンエネルギーの小さいスパッタエッチングを用
いることができるため、非単一性半導体材料(非結晶S
i)を膜厚制御性良く形成できる。また単一結晶性半導
体材料(非結晶Si)を活性水素で除去するようにする
ことができ、これにより厚く形成した場合の非結晶Si
等をin−siteで即ちプロセス内同時的に薄く形成
できる。また、完全に自然酸化膜は除去でき、よってT
i等の基板上に形成した物質は、基板材料である例えば
Siとのみ反応するので、形成すべき例えばシリサイド
であるTiSi2 等の膜厚制御は容易となる。
て説明する。但し当然のことではあるが、本発明は以下
に述べる実施例により限定を受けるものではない。
導体装置における金属配線接続構造について適用したも
のである。図4に本実施例の配線接続構造を示す。
ールをなす接続孔19の埋め込み配線接続構造におい
て、図5(A)に示すような、配線2(金属材料)/バ
リアメタル23(TiN)/Ti24/Si1もしくは
図5(B)に示すような配線21(金属材料)/バリア
メタル23(TiN)/Ti24/半導体金属化合物2
(TiSi2 )/Si1の接続構造を採用するととも
に、この構造について、図4に示すように、Ti24ま
たは半導体金属化合物3であるTiSi2 と基板1(S
i)との間に、非単一結晶性半導体材料4であるここで
はアモルファスSiを形成したものである。
メタル23(TiN)/Ti24/半導体金属化合物3
(TiSi2 )/非単一結晶性半導体材料4(非結晶S
i)/Si1構造とすることで、微細接続孔の電気的接
続を安定して形成する。
上のSiO2 膜を除去しきれないが、その下地Si基板
の拡散層の膜厚以下になる程度形成できるイオンエッチ
ングを成膜装置でインプロセス同時進行的にin−si
teで行い、同時にSiO2の非結晶化を施すと、その
結果その後Tiを成膜させると、非結晶SiとTiとの
反応が、従来のSi基板との反応より比べ均一にかつ低
温度で進行する。よって安定した膜厚のシリサイドを形
成できる。特にその後Ti成膜後400℃程度の熱処理
を加えることで、更に安定した電気的接続を得られる。
SFET)を形成した例である。本実施例のMOSトラ
ンジスタは、次の製造プロセスにより製造される。図6
ないし図10を参照する。
(100)基板1上に素子分離領域12(LOCOS−
SiO2 )及びゲート絶縁膜17(SiO2 )とゲート
材15(ポリSi)から成るゲート領域を形成させる。
更にLDDイオン注入を行い、LDD領域14a,14
bを形成する。そして全面に以下条件でSi酸化膜を形
成させる。 条件 ガス SiH4 /O2 /N2 =250/250/
100sccm 温度 420℃ 圧力 13.3Pa 膜厚 0.25μm
い、ゲートにサイドウォール16a,16bを形成す
る。 条件 ガス C4 F8 =50sccm RFパワー 1200W 圧力 2Pa
3b形成のための不純物イオン注入を以下の条件で行
い、図6の構造を得る。 条件 Nチャネル用イオン注入:As20keV,5el5/
cm2 Pチャネル用イオン注入:BF2 20keV,3el5
/cm2
EOSを用いたCVD酸化膜により、下記条件で形成す
る。 条件 ガス TEOS=50sccm、 圧力 40Pa 温度 720℃ 膜厚 400nm
成膜させる。 ガス SiH4 /PH3 /B2 H6 /O2 /N2
=80/7/7/1000/32000sccm 温度 400℃ 圧力 101325Pa 膜厚 500nm以上により、層間膜形成を行
う。
グでコンタクトホールをなす接続孔19を形成する(図
7参照)。 条件 ガス C4 F8 =50sccm RFパワー 1200W 圧力 2Pa
により、接合領域を形成させる。 条件例 条件 Nチャネル用イオン注入:As20keV,5e
l15/cm2 Pチャネル用イオン注入:BF2 20keV,3el5
/cm2 そしてその後、1050℃で5秒の活性化アニールを行
う。
エネルギーArイオンエッチングで、自然酸化膜の除去
を行う。 条件例 条件 ガス Ar=20sccm ICPパワー 1000W RFパワー 100W 圧力 0.3Pa この状態で同時に単結晶Si上に非単一結晶性半導体材
料4として非結晶性(アモルファス)Siを形成する
(図8参照)。
で水素イオン化させ、活性水素により、ソフトエッチン
グにより、ある程度活性Siとなった非結晶Siを水素
と結合させ、SiH4 化を行い、非結晶Siの除去を行
う。但し、非結晶Siは完全には活性Siとなっていな
いので完全に非結晶Siの除去は行わないが、ある程度
非結晶Siの除去を行うことで膜厚を制御させ、薄膜化
した非結晶Siはトンネル電流を流すことが可能となり
電気的に良好なコンタクトが得られるように制御する。
行う。Ti20形成、及びTiN20′形成を連続して
行う。この時のTi20の成膜温度を450℃とするこ
とで、TiとSi界面部でシリサイド化させる。 Ti成膜条件例 パワー 4kW 成膜温度 450℃ ガス Ar=100sccm 膜厚 30nm 圧力 0.47Pa TiN成膜条件例 ガス Ar/N2 =40/70sccm パワー 5kW 圧力 0.47Pa 膜厚 70nm
タルプラグ21としてWプラグを形成する。 条件 ガス WF6 /H2 =95/550sccm 温度 450℃ 圧力 10640Pa 膜厚 400nm
内のみにWを形成する。 条件 ガス SF6 =50sccm マイクロ波パワー 850W RFパワー 150W 圧力 1.33Pa 本プロセスでW/TiN/Tiコンタクト構造を得る。
/Ti25をスパッタで形成する。 Ti25成膜条件例 パワー 4kW 成膜温度 150℃ Ar=100sccm 膜厚 30nm 圧力 0.47Pa
i(1%)を成膜する。 成膜条件例 パワー 22.5kW 成膜温度 150℃ Ar=40sccm 膜厚 500nm 圧力 0.47Pa
件でのドライエッチングでAl−Si/Ti配線層を形
成させる。これによって、図10に示す配線が完成す
る。 条件 ガス BCl3 /Cl2 =60/90sc
cm マイクロ波パワー 1000W RFパワー 50W 圧力 0.016Pa
リサイド3の膜厚を、非単一結晶性半導体層4の膜厚よ
り薄くした例である。工程時には、この実施例3は、実
施例2の(c)(d)の部分のみの変更である。
源より発生した水素イオンを基板側に200Vバイアス
を印加した状態で照射する。Si−Oボンドが切れると
同時に、HでOの還元がなされる。 条件例 ガス条件 H2 =50sccm 圧力 0.13Pa マイクロ波 2.8keV バイアス 200V アモルファスSi層の膜厚 20nm
よりTiN/Tiを成膜する。薄いTi形成により制御
性のよいECRCVD法で、10nmのTiを形成し
た。 Ti成膜条件 ガス条件 TiCl4 /H2 =20/50sccm 成膜温度 420℃ 圧力 0.13Pa マイクロ波 2.8kW 膜厚 10nm TiN成膜条件例 ガス条件 TiCl4 /H2 /N2 =20/26/6
sccm 温度 420℃ 圧力 0.13Pa マイクロ波 2.8kW この状態で、Ti膜は、5nm程度TiSi2 化する。
のみにWを形成する。 条件 ガス SF6 =50sccm マイクロ波パワー 850W RFパワー 150W 圧力 1.33Pa 本プロセスでW/TiN/Tiコンタクト構造を得る。
めに、非単一結晶性半導体層4の膜厚を、トンネル電流
の流れるレベルの厚さにした例である。
分のみの変更で行った。
より、低エネルギーのAr+ イオンを生成させ、かつ基
板に低RFバイアスを印加することで、自然酸化膜の除
去および非結晶Si(非単一結晶性半導体層)をその膜
厚を制御しながら、イオンエッチングを行う。 条件例 ガス Ar=20sccm ヘリコン波パワー 13.56MHz 1kW RFパワー 50W 非結晶膜厚 10nm
よりTiN/Tiを成膜する。薄いTi形成のため、制
御性の良いCRCVD法で10nmのTiを形成した。 Ti成膜条件 ガス条件 TiCl4 /H2 =20/50sccm 成膜温度 420℃ 圧力 0.13Pa マイクロ波 2.8kW 膜厚 10nm TiN成膜条件例 ガス条件 TiCl4 /H2 /N2 =20/26/6
sccm 温度 420℃ 圧力 0.13Pa マイクロ波 2.8kW この状態で、Ti膜は、5nm程度TiSi2 化する。
残り2nm分だけ非結晶領域4を形成する。
手法である。本実施例は、実施例2の(d)の部分の変
更のみで行った。
シリサイドを形成するための膜を、Ti下に形成させ、
熱処理でシリサイド化する。例えば、Pdを形成させ、
熱処理でPd2 Siを形成させる。
る。Pd2 SiのN−Siに対するバリアハイトは0.
75eVであり、Tiの0.5eVより高い。その後連
続してTiを形成させる。 Ti成膜条件 パワー 4kW 成膜温度 150℃ Ar=100sccm 膜厚 30nm 圧力 0.47Pa
のみにWを形成する。 条件 ガス SF6 =50sccm マイクロ波パワー 850W RFパワー 150W 圧力 1.33Pa 本プロセスでW/TiN/Ti/Pd2 Si/Siコン
タクト構造を得る。
したが、この実施例ではGa−As基板を用いて図14
に示す接続構造を形成した。
に、Si酸化膜を形成させる。形成条件は、実施例1に
おけるプラズマSiO2 形成条件と同一とした。ここで
はSiO2 膜は、例えば0.5μm膜厚で形成する。
ングで、上記SiO2 に接続孔19を形成させる。条件
は、実施例1におけると同一とした。
パッタ成膜する。 条件例 ガス Ar=25sccm スパッタパワー 4kW、 圧力 0.47Pa 膜厚 30nm
ッタ成膜する。
合液でAlのみのウエットエッチングを行い、パターニ
ングする。
グを行い、パターンニングする。
た。
も、電気的に安定したオーミック接合が可能となり、安
定した配線構造が得られる半導体装置の配線接続構造及
びその製造方法を提供することができた。
−配線間の接続挙動を示す図である。
る。
(1)。
(2)。
(3)。
(4)。
(5)。
(1)。
(2)。
(3)。
属化合物) 4 非単一結晶性半導体材料(アモルファスSi)
Claims (13)
- 【請求項1】半導体材料と配線との間に、半導体材料と
仕事関数の乖離した材料を介在させて半導体材料と配線
との間をトンネル電流が流れる高電位障壁とした構造の
半導体装置の配線接続構造。 - 【請求項2】半導体材料と配線との間に、半導体金属化
合物もしくは金属材料を介在させるとともに、該半導体
金属化合物もしくは金属材料の半導体材料との仕事関数
の差は、配線と半導体材料との仕事関数の差より大きい
ものとしたことを特徴とする半導体装置の配線接続構
造。 - 【請求項3】半導体材料が、Si,Ga−As,Ga−
Al−As,またはAl−Asのいずれかであることを
特徴とする請求項1または2に記載の半導体装置の配線
接続構造。 - 【請求項4】配線が金属配線であり、該金属配線と半導
体金属化合物との組み合わせが、Ti/ZrSi2 ,T
i/MoSi2 ,Ti/TiSi2 ,Ti/Pd2 S
i,Ti/CrSi2 ,Ti/TaSi2 ,Ti/Co
Si2 ,Ti/CoSi,Ti/WSi2 ,Ti/Ni
Si,Ti/NiSi2 ,Ti/RhSi,Ti/Pt
2 Si,Ti/PtSi,Ti/IrSi,W/NiS
i2 ,W/NiSi,W/RhSi,W/Pd2 Si,
W/Pt2 Si,W/PtSi,W/IrSiのいずれ
かであることを特徴とする請求項2または3に記載の半
導体装置の配線接続構造。 - 【請求項5】半導体材料がGa−Asであり、Nタイプ
Ga−As/Au/Al、PタイプGa−As/Ag/
Au、またはPタイプGa−As/Hf/Au接続構造
をとることを特徴とする請求項3に記載の半導体装置の
配線接続構造。 - 【請求項6】半導体材料がAl−Asであり、Nタイプ
Al−As/Au/Pt接続構造をとることを特徴とす
る請求項3に記載の半導体装置の配線接続構造。 - 【請求項7】半導体材料がSiであり、NタイプSi/
Pt/Al、NタイプSi/Ag/Al、PタイプSi
/Ti/Al、PタイプSi/Ti/Cu、PタイプS
i/Au/Ag、PタイプSi/Ti/Ag、Pタイプ
Si/Ti/Mo、PタイプSi/Ti/W、Pタイプ
Si/W/Mo接続構造をとることを特徴とする請求項
3に記載の半導体装置の配線接続構造。 - 【請求項8】半導体材料と、非単一結晶性半導体材料
と、半導体金属化合物と金属材料とが接続した構造をと
ることを特徴とする請求項1ないし7のいずれかに記載
の半導体装置の配線接続構造。 - 【請求項9】半導体材料と接する非単一結晶性半導体の
膜厚を、半導体材料層中の拡散層膜厚未満としたことを
特徴とする請求項8に記載の半導体装置の配線接続構
造。 - 【請求項10】非単一結晶性半導体材料と接する半導体
金属化合物の膜厚を、非単一結晶性半導体領域の膜厚未
満としたことを特徴とする請求項8または9に記載の半
導体装置の配線接続構造。 - 【請求項11】非単一性結晶性半導体材料の膜厚は、非
単一結晶性半導体材料と半導体金属化合物の層と接触し
た場合、非単一結晶性内をトンネル電流が流れる程度の
膜厚としたことを特徴とする請求項8ないし10のいず
れかに記載の半導体装置の配線接続構造。 - 【請求項12】半導体材料と接する半導体金属化合物の
仕事関数と、金属配線が接触している半導体材料の仕事
関数との比較において、半導体金属化合物の仕事関数
は、金属配線より大きいものであることを特徴とする請
求項1ないし11のいずれかに記載の半導体装置の配線
接続構造。 - 【請求項13】半導体材料と、非単一結晶性半導体材料
と、半導体金属化合物と金属材料とが接続した構造をと
る半導体装置の配線接続構造の製造方法であって、非単
一結晶性半導体材料を形成する手段としてプラズマ発生
源を他にもったイオンエッチングを用い、その後同装置
内で水素イオンを発生させ非単一結晶性半導体層の除去
を行うことを特徴とする半導体装置の配線接続構造の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5471494A JP3480031B2 (ja) | 1994-02-28 | 1994-02-28 | 配線接続構造を有する半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5471494A JP3480031B2 (ja) | 1994-02-28 | 1994-02-28 | 配線接続構造を有する半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07240416A true JPH07240416A (ja) | 1995-09-12 |
JP3480031B2 JP3480031B2 (ja) | 2003-12-15 |
Family
ID=12978483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5471494A Expired - Fee Related JP3480031B2 (ja) | 1994-02-28 | 1994-02-28 | 配線接続構造を有する半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3480031B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150362A (ja) * | 2007-03-07 | 2007-06-14 | Tokyo Electron Ltd | 成膜方法 |
JP2014090051A (ja) * | 2012-10-30 | 2014-05-15 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
1994
- 1994-02-28 JP JP5471494A patent/JP3480031B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150362A (ja) * | 2007-03-07 | 2007-06-14 | Tokyo Electron Ltd | 成膜方法 |
JP2014090051A (ja) * | 2012-10-30 | 2014-05-15 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3480031B2 (ja) | 2003-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6365516B1 (en) | Advanced cobalt silicidation with in-situ hydrogen plasma clean | |
KR100966384B1 (ko) | 니켈 실리사이드 접촉 영역을 포함한 집적 회로 및 그 제조방법 | |
JP4146859B2 (ja) | 半導体装置の製造方法 | |
US6127267A (en) | Fabrication method of semiconductor device equipped with silicide layer | |
JP2008513977A (ja) | 半導体デバイス中の金属シリサイドの一方向拡散 | |
US6693025B2 (en) | Local interconnect structures for integrated circuits and methods for making the same | |
US20070222000A1 (en) | Method of forming silicided gate structure | |
US6555453B1 (en) | Fully nickel silicided metal gate with shallow junction formed | |
JP3466874B2 (ja) | 半導体装置及びその製造方法 | |
US20140073130A1 (en) | Forming nickel-platinum alloy self-aligned silicide contacts | |
US6218276B1 (en) | Silicide encapsulation of polysilicon gate and interconnect | |
US6207563B1 (en) | Low-leakage CoSi2-processing by high temperature thermal processing | |
US6455433B1 (en) | Method for forming square-shouldered sidewall spacers and devices fabricated | |
JP3480031B2 (ja) | 配線接続構造を有する半導体装置 | |
JPH05315286A (ja) | 半導体装置の電極部及び電極部の形成方法 | |
US7448395B2 (en) | Process method to facilitate silicidation | |
JPH11251294A (ja) | 半導体装置の製造方法 | |
JPH09181015A (ja) | 半導体装置の製造方法 | |
US6133122A (en) | Method of fabricating semiconductor device for preventing rising-up of siliside | |
JPS61150216A (ja) | 半導体装置の製造方法 | |
JPH10150005A (ja) | 半導体装置の製造方法 | |
JPH021120A (ja) | 半導体装置の製造方法 | |
JPH06177067A (ja) | 半導体集積回路装置の製造方法 | |
JP3468782B2 (ja) | 半導体装置の製造方法 | |
TW531795B (en) | Self-aligned metal silicide process using cobalt silicide |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20081010 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091010 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20101010 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20111010 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20131010 |
|
LAPS | Cancellation because of no payment of annual fees |