CN100536088C - 蚀刻硅化镍的方法和形成含硅化镍的导线的方法 - Google Patents
蚀刻硅化镍的方法和形成含硅化镍的导线的方法 Download PDFInfo
- Publication number
- CN100536088C CN100536088C CNB200680020082XA CN200680020082A CN100536088C CN 100536088 C CN100536088 C CN 100536088C CN B200680020082X A CNB200680020082X A CN B200680020082XA CN 200680020082 A CN200680020082 A CN 200680020082A CN 100536088 C CN100536088 C CN 100536088C
- Authority
- CN
- China
- Prior art keywords
- volume
- exposing
- etching
- percents
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 78
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000005530 etching Methods 0.000 title claims abstract description 43
- 229910017052 cobalt Inorganic materials 0.000 title abstract description 25
- 239000010941 cobalt Substances 0.000 title abstract description 25
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 title abstract description 25
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 title abstract 6
- 229910021334 nickel silicide Inorganic materials 0.000 title abstract 6
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000012530 fluid Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 54
- 229910052710 silicon Inorganic materials 0.000 claims description 52
- 239000010703 silicon Substances 0.000 claims description 52
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 33
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract 1
- 235000011007 phosphoric acid Nutrition 0.000 abstract 1
- 235000011149 sulphuric acid Nutrition 0.000 abstract 1
- 239000000463 material Substances 0.000 description 29
- 239000012634 fragment Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 5
- 206010010144 Completed suicide Diseases 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910005883 NiSi Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Weting (AREA)
Abstract
本发明包括蚀刻硅化镍和硅化钴的方法和形成导线的方法。在一个实施方案中，在至少50℃的温度和350托(torr)到1100托的压力下，将包含硅化镍的衬底暴露于包含H3PO4和H2O的流体以有效蚀刻所述衬底中的硅化镍。在一个实施方案中，在至少50℃的温度和350托到1100托的压力下，将硅化镍或硅化钴中的至少一种暴露于包含H2SO4、H2O2、H2O和HF的流体以有效蚀刻所述衬底中的所述硅化镍或硅化钴中的至少一种。
Description
技术领域
本发明涉及蚀刻硅化镍和硅化钴的方法和形成导线的方法。
背景技术
在集成电路的制造过程中，制造一些导电线以使各种装置与所述导电线互连从而形成场效应晶体管的栅极。所述导线和栅极可能是由一种或一种以上包括导电掺杂半导体材料(诸如导电掺杂多晶硅)在内的导电材料形成。在存在或不存在导电掺杂多晶硅的情况下，用于所述导线中的一类导电材料为导电金属硅化物。将需要研发可蚀刻不同且特定导电金属硅化物的蚀刻化学物质。
尽管提出本发明来解决上述问题，但其决不仅限于此。如字面所述(无论是对本说明书之说明或其它限制)并且根据等效内容的基本原则，本发明只受随附权利要求的限制。
发明内容
本发明包括蚀刻硅化镍和硅化钴的方法和形成导线的方法。在一个实施例中，在至少50℃的温度和350托到1100托的压力下，将包含硅化镍的衬底暴露于包含H3PO4和H2O的流体以有效蚀刻所述衬底中的硅化镍。
在一个实施例中，在至少50℃的温度和350托到1100托的压力下，将硅化镍和硅化钴中的至少一种暴露于包含H2SO4、H2O2、H2O和HF的流体以有效蚀刻所述衬底中所述硅化镍和硅化钴中的至少一种。
在一个实施例中，形成含硅化镍的导线的方法包括形成含硅线，所述含硅线在其相对侧上横向容纳无掺杂二氧化硅。将元素镍沉积于所述含硅线上并且沉积于所述无掺杂二氧化硅上。将元素镍和所述线中的硅退火以有效形成含硅化镍的线。在至少50℃的温度和350托到1100托的压力下，使用包含H3PO4和H2O的流体相对于无掺杂二氧化硅选择性蚀刻硅化镍，以有效使所述含硅化镍的线相对于所述无掺杂二氧化硅凹进。
在一个实施例中，形成包含硅化镍或硅化钴中的至少一种的导线的方法包括形成含硅线，所述含硅线在其相对侧上横向容纳氮化硅或无掺杂二氧化硅中的至少一种。将元素镍或元素钴中的至少一种元素沉积于含硅线上并且沉积于氮化硅或无掺杂二氧化硅中的至少一种上。将元素镍或元素钴中的至少一种元素与所述线中的硅退火以有效形成含硅化镍线或含硅化钴线中的至少一种。在至少50℃的温度和350托到1100托的压力下，使用包含H2SO4、H2O2、H2O和HF的流体相对于氮化硅或无掺杂二氧化硅中的至少一种选择性蚀刻含硅化镍线或含硅化钴线中的至少一种，以有效使含硅化镍线或含硅化钴线中的至少一种相对于所述氮化硅或无掺杂二氧化硅中的至少一种凹进。
本发明涵盖其它方面和实施例。
附图说明
下文将参考以下随附图式描述本发明的优选实施例。
图1为在根据本发明一方面的加工中的半导体衬底片段的图解剖面图。
图2为继图1所示后的加工步骤下的图1衬底片段的图。
图3为在根据本发明一方面的加工中的另一实施例半导体衬底片段的图解剖面图。
图4为继图3所示后的加工步骤下的图3衬底片段的图。
图5为在根据本发明一方面的加工中的另一半导体衬底片段的图解剖面图并且所述图是通过图6的线5-5获得。
图6为图5的衬底片段的俯视平面图。
图7为继图5所示后的加工步骤下的图5衬底片段的图。
图8为继图7所示后的加工步骤下的图7衬底片段的图。
图9为继图8所示后的加工步骤下的图8衬底片段的图。
图10为继图9所示后的加工步骤下的图9衬底片段的图。
图11为继图10所示后的加工步骤下的图10衬底片段的图。
具体实施方式
在一个实施例中，本发明涵盖蚀刻硅化镍材料的方法。只作为实例，关于图1和2描述所述方法的第一个示例性实施例。图1描述一般用参考数字10所指示的衬底片段。所述衬底片段优选包含半导体衬底，其中图1描述示例性块状单晶硅衬底12，所述衬底上形成有硅化镍材料14。在本文的上下文中，将术语“半导体衬底”定义为意谓包含半导体材料的任何构造，所述半导体材料包括(但不限于)块状半导体材料，诸如半导体晶片(单独的晶片或晶片上包含其他材料的组件)和半导体材料层(单独材料层或包含其他材料的组件)。术语“衬底”是指任何支撑结构，包括(但不限于)上文所述的半导体衬底。图1的衬底只出于示例性目的，并且涵盖现有的或尚待研发的任何可能的衬底。硅化镍可能为化学计量或非化学计量，以NiSix为示例性组成，其中“x”在1到2的范围内。
参看图2，已在至少50℃的温度和350托到1110托的压力下，将包含硅化镍14的衬底10暴露于包含H3PO4和H2O的流体以有效蚀刻衬底10中的硅化镍14。当然，所述蚀刻可能将所有已暴露的硅化镍材料从衬底中去除，或可能如图2所述只去除部分。另外只作为实例，一些材料14可能在暴露于所述流体的过程中被掩蔽。最优选所述流体主要为液体，包括100％液体。温度更优选为至少100℃，且甚至更优选温度范围为135℃到155℃。更优选压力范围为600托到900托，且本发明在145℃的温度和大气压力下成为实践(reduced-to-practice)。
在一个优选实施例中，流体基本上是由H3PO4和H2O组成。H3PO4的优选浓度为所述流体的65体积％到90体积％，其中更优选80体积％到90体积％，且约85体积％(也就是，+/-0.5％)的浓度为特定优选的实例。H2O优选以35体积％到10体积％、更优选20体积％到10体积％存在于流体中，其中特定优选的实例为约15体积％(也就是，+/-0.5％)。在一个特定实例中，在140℃和大气压力(760托)下，在基本上由H3PO4和H2O(其中85体积％的H3PO4和15体积％的H2O)组成的液体中以每分钟15埃的速率蚀刻基本上由NiSi2组成的层。
在一个实施例中，在至少某一部分蚀刻期间，所蚀刻的衬底可能包含经暴露的无掺杂二氧化硅或经暴露的元素硅中的至少一种。在本文的上下文中，如果二氧化硅中硼或磷中一种或每一种的原子百分数为0到不大于0.5，那么其“无掺杂”。另外，在所述情况中的一个实施例中，蚀刻优选对经暴露的无掺杂二氧化硅或经暴露的元素硅中的至少一种具选择性。在本文的上下文中，选择或选择性定义为以相对于一种材料为至少2∶1的比率去除另一种材料。
举例来说且只作为实例，在图3和4中关于衬底片段10a描述另一示例性实施例。适当时，已利用所述第一实施例类似的数字，其中用下标“a”或不同数字表示差异。参看图3，绘示衬底12上彼此最接近所横向容纳的包含金属硅化物的层14a和另一层16。材料16包含无掺杂二氧化硅或元素硅中的至少一种，在蚀刻材料14a期间的某一时刻，所述材料16向外暴露于蚀刻流体。所述暴露可能在蚀刻开始时或在蚀刻期间的某一时刻而未必在开始处。
参看图4，已在至少50℃的温度和350托到1100托的压力下，将硅化镍14a(未图示)暴露于包含H3PO4和H2O的流体以有效蚀刻所述衬底中的硅化镍。优选的加工另外如上文联系所述第一个实施例所述。只作为实例，图4描述在衬底12上进行的硅化镍14a的完全蚀刻。当然，也涵盖不太完全的蚀刻。对经暴露的无掺杂二氧化硅或经暴露的元素硅中至少一种的选择性优选为至少10∶1的去除率/选择性(硅化镍比经暴露的无掺杂二氧化硅或元素硅中任一种的去除率)，且甚至更优选为至少100∶1的去除率。在上文所述的成为实践的实例中，与每分钟15埃的硅化镍蚀刻速率相比，无掺杂热氧化物层的蚀刻速率为约每分钟0.1埃，由此得出150∶1的示例性选择性。
一方面，本发明还涵盖一种蚀刻硅化镍或硅化钴中至少一种的方法。硅化镍和/或硅化钴可能为化学计量或非化学计量，以NiSix和CoSix为示例性组成，其中“x”在1到2的范围内。举例来说并且只作为实例，上述实施例中的材料14和14a中任一种可能包含硅化镍和/或硅化钴中的一种或其组合。根据本发明的一个实施例蚀刻所述材料涵盖在至少50℃的温度和350托到1100托的压力下，将包含硅化镍或硅化钴中至少一种的衬底暴露于包含H2SO4、H2O2、H2O和HF的流体，以有效蚀刻所述衬底中的硅化镍或硅化钴中的至少一种。
所述流体最优选主要包含液体，包括100％液体。另外，优选温度为至少100℃且更优选压力范围为600托到900托。在一个实施例中，流体优选基本上是由H2SO4、H2O2、H2O和HF组成。在一个实施例中，HF是以相对于H2SO4、H2O2和H2O的总量为0.0005∶1到0.1∶1的体积比存在于流体中，且甚至更优选所述体积比为0.001∶1到0.002∶1的情形。另外且无论如何，在一个优选实施例中，H2SO4是以相对于H2O2为20∶1到40∶1的体积比存在于流体中，且甚至更优选所述体积比为30∶1到35∶1。另外且无论如何，在一个优选实施例中，H2O是以相对于H2SO4和H2O2的总量为0.03∶1到1∶1的体积比存在于流体中，且甚至更优选所述体积比为0.05∶1到0.07∶1。
在一个优选实施例中，在用包含H2SO4、H2O2、H2O和HF的流体进行蚀刻的至少某一部分期间，所蚀刻的衬底可能包含经暴露的无掺杂二氧化硅、经暴露的元素硅或经暴露的氮化硅中的至少一种。在所述实施例中，所述蚀刻优选对经暴露的无掺杂二氧化硅、经暴露的元素硅或经暴露的氮化硅具选择性。所述选择性甚至更优选为至少10∶1的硅化物相对于无掺杂二氧化硅、元素硅或氮化硅的去除率，且甚至更优选为至少100∶1的去除率。在一个特定实例中，流体为液体并且包含为1∶910∶27∶56的HF∶H2SO4∶H2O2∶H2O体积比。蚀刻期间流体温度为100℃，并且蚀刻是在大气压力(760托)下进行。在进行所述蚀刻期间，暴露无掺杂热生长的硅以及硅化镍(NiSi2)。所述蚀刻产生大于或等于每分钟70埃的硅化镍去除速率，且无掺杂二氧化硅的去除速率为每分钟6.3埃。
本发明的各个方面还涵盖形成包含硅化镍或硅化钴中的至少一种的导线的方法。举例来说且只作为实例，图5描述包含块状半导体材料26的衬底片段25。示例性优选材料26包含在适当的增强背景电导率的掺杂下所提供的单晶硅，以例如能够充当晶体管栅极的沟道区。当然，还涵盖其它衬底和结构，其中绝缘体上半导体衬底只是一个备选实例。已相对于衬底26制造所需线形式的沟槽28。材料26内沟槽28的示例性深度为300埃到2000埃。在一个实施方案中，无掺杂二氧化硅层30已形成于衬底26上和线槽28内。层30的示例性优选厚度范围为500埃到800埃。含硅材料32已形成于沟槽28内并且可将其视作具有相对侧面34和36。示例性优选材料32为本征多晶硅(polycrystalline silicon或polysilicon)，其已沉积并且例如通过化学机械抛光相对于无掺杂二氧化硅层30的外表面背面平坦化。这只是提供一种在其相对侧上横向容纳无掺杂二氧化硅的示例性含硅线。在一个示例性优选实施例中且如所述，所形成的含硅化镍的线将包含晶体管栅极线，并且材料30构成包括所述栅极线的场效应晶体管的栅极电介质。
参看图7，元素镍40已沉积于含硅线32上且沉积于无掺杂二氧化硅30上。镍40的示例性优选厚度范围为50埃到1,000埃。优选且另外，钛层42和氮化钛层44已形成于镍40上。层42的示例性优选厚度范围为50埃到500埃，而层44的示例性优选厚度范围为50埃到500埃。优选提供层42和44以减少下文所述的退火过程中的硅化物集块。
参看图8，已使元素镍40与含硅线32(不再显示)中的硅退火以有效形成含硅化镍的线50。这在一个优选实施例中描述为使无掺杂二氧化硅30向外突出。示例性退火条件包括在惰性气氛中于350托到1100托的压力下的400℃到1000℃的温度。
参看图9，优选通过蚀刻将未反应的镍、Ti和TiN从衬底去除。示例性化学物质包括H2SO4、H2O2和H2O的混合物或HCl、H2O2和H2O的混合物。
参看图10，在至少50℃的温度和350托到1100托的压力下，使用包含H3PO4和H2O2的流体相对于无掺杂二氧化硅30选择性蚀刻含硅化镍的线50中的硅化镍，以有效使所述含硅化镍的线50相对于所述无掺杂二氧化硅30凹进。在用H3PO4和H2O2进行硅化镍蚀刻方面，加工可另外优选地如上文联系图1-4的实施例所述。线50中含硅化镍的材料的优选蚀刻程度/深度为距离无掺杂二氧化硅30之下材料26的最远表面50埃到1500埃。在一个优选实施例中，图10还描述包含晶体管栅极线的线50和优选半导体材料26内源极/漏极区60和70的形成，由此形成晶体管并入线(transistor incorporating line)50。这可在所述过程的这一时刻或所述过程的较早或较晚时刻形成。
参看图11，电绝缘材料80已沉积于衬底上。示例性优选材料包含氮化硅。因此，这将在形成晶体管栅极线50的蚀刻以后产生形成/容纳于所述栅极线上的示例性绝缘盖85。
本发明还涵盖包含硅化镍或硅化钴中至少一种的导线的制造，其中在至少50℃的温度和350托到1100托的压力下，用包含H2SO4、H2O2、H2O和HF的流体相对于氮化硅或无掺杂二氧化硅中至少一种如此进行选择性蚀刻，以有效使所述线相对于所述氮化硅或无掺杂二氧化硅中的至少一种凹进。优选的加工方法另外如上文联系与用包含H2SO4、H2O2、H2O和HF的流体蚀刻硅化镍或硅化钴中至少一种有关的实施例所述。举例来说且只作为实例，联系图5-11所述的实施例中的材料30可能包含氮化硅或无掺杂二氧化硅中的至少一种和沉积于其上包含元素镍或元素钴中至少一种元素的材料40。例如，如上所述使其退火以有效形成含硅化镍的线或含硅化钴的线中的至少一种(例如，如图8中所示的线50)并且其中当然包括这些材料的混合物。加工方法可另外优选如联系图9-11所述进行，其中用包含H2SO4、H2O2、H2O和HF的流体蚀刻硅化镍或硅化钴中的至少一种。
遵照规定，已针对结构和方法特征以或多或少具体的言语描述本发明。然而，应了解，由于本文所揭示的方式包含实践本发明的优选形式，故本发明不限于所示和所描述的特定特征。因此，以根据等同原则适当进行解释的随附权利要求的适当范围内的任何形式或修改来主张本发明。
Claims (19)
1.一种蚀刻硅化镍的方法，其包含在至少50℃的温度和350托到1100托的压力下，将包含硅化镍的衬底暴露于包含H3PO4和H2O的流体以有效蚀刻所述衬底中的硅化镍。
2.根据权利要求1所述的方法，其中所述流体主要包含液体。
3.根据权利要求1所述的方法，其中所述温度为至少100℃。
4.根据权利要求3所述的方法，其中所述温度为135℃到155℃。
5.根据权利要求1所述的方法，其中所述压力为600托到900托。
6.根据权利要求1所述的方法，其中所述H3PO4是以65体积百分比到90体积百分比存在于所述流体中，并且所述H2O是以35体积百分比到10体积百分比存在于所述流体中。
7.根据权利要求6所述的方法，其中所述H3PO4是以80体积百分比到90体积百分比存在于所述流体中，并且所述H2O是以20体积百分比到10体积百分比存在于所述流体中。
8.根据权利要求7所述的方法，其中所述H3PO4是以85体积百分比存在于所述流体中，并且所述H2O是以15体积百分比存在于所述流体中。
9.根据权利要求6所述的方法，其中所述流体是由H3PO4和H2O组成。
10.根据权利要求1所述的方法，其中所述衬底在至少某一部分所述蚀刻期间包含经暴露的无掺杂二氧化硅或经暴露的元素硅中的至少一种，所述蚀刻对所述经暴露的无掺杂二氧化硅或经暴露的元素硅中的至少一种具有选择性。
11.根据权利要求10所述的方法，其中所述对所述经暴露的无掺杂二氧化硅或经暴露的元素硅中的至少一种的选择性为至少10∶1。
12.根据权利要求11所述的方法，其中所述对所述经暴露的无掺杂二氧化硅或经暴露的元素硅中的至少一种的选择性为至少100∶1。
13.根据权利要求10所述的方法，其中所述衬底在至少某一部分所述蚀刻期间包含经暴露的无掺杂二氧化硅。
14.根据权利要求10所述的方法，其中所述衬底在至少某一部分所述蚀刻期间包含经暴露的元素硅。
15.一种蚀刻硅化镍的方法，其包含：
在至少100℃的温度和600托到900托的压力下，将包含硅化镍的衬底暴露于包含H3PO4和H2O的液体，以有效蚀刻所述衬底中的硅化镍，所述H3PO4是以65体积百分比到90体积百分比存在于所述液体中，所述H2O是以35体积百分比到10体积百分比存在于所述液体中；且
其中所述衬底在至少某一部分所述蚀刻期间包含经暴露的无掺杂二氧化硅或经暴露的元素硅中的至少一种，所述蚀刻对所述经暴露的无掺杂二氧化硅或经暴露的元素硅中的至少一种具有选择性。
16.一种形成含硅化镍的导线的方法，其包含：
形成含硅线，所述含硅线在其相对侧上横向容纳无掺杂二氧化硅；
将元素镍沉积于所述含硅线上并且沉积于所述无掺杂二氧化硅上；
将所述元素镍和所述线中的硅退火以有效形成含硅化镍的线；和
在至少50℃的温度和350托到1100托的压力下，使用包含H3PO4和H2O的流体相对于所述无掺杂二氧化硅选择性蚀刻所述硅化镍，以有效使所述含硅化镍的线相对于所述无掺杂二氧化硅凹进。
17.根据权利要求16所述的方法，其中所述退火形成所述含硅化镍的线在所述无掺杂二氧化硅上向外突出。
18.根据权利要求16所述的方法，其中所述含硅化镍的线包含晶体管栅极线，并且所述无掺杂二氧化硅包含包括所述栅极线的场效应晶体管的栅极电介质。
19.根据权利要求18所述的方法，其包含：
在所述蚀刻后在所述晶体管栅极线上形成电绝缘盖；和
形成横向最接近所述绝缘盖的所述场效应晶体管的源极/漏极区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/146,648 US7371333B2 (en) | 2005-06-07 | 2005-06-07 | Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines |
| US11/146,648 | 2005-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101194347A CN101194347A (zh) | 2008-06-04 |
| CN100536088C true CN100536088C (zh) | 2009-09-02 |
Family
ID=37084600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200680020082XA Active CN100536088C (zh) | 2005-06-07 | 2006-05-19 | 蚀刻硅化镍的方法和形成含硅化镍的导线的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7371333B2 (zh) |
| EP (2) | EP2276062B1 (zh) |
| JP (1) | JP4863093B2 (zh) |
| KR (1) | KR100966002B1 (zh) |
| CN (1) | CN100536088C (zh) |
| AT (2) | ATE550780T1 (zh) |
| TW (1) | TWI299202B (zh) |
| WO (1) | WO2006132789A2 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8283258B2 (en) | 2007-08-16 | 2012-10-09 | Micron Technology, Inc. | Selective wet etching of hafnium aluminum oxide films |
| US20120315754A1 (en) * | 2011-06-08 | 2012-12-13 | Micron Technology, Inc. | Interconnection barrier material device and method |
| TWI517235B (zh) * | 2013-03-01 | 2016-01-11 | 栗田工業股份有限公司 | 半導體基板洗淨系統以及半導體基板的洗淨方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4663191A (en) | 1985-10-25 | 1987-05-05 | International Business Machines Corporation | Salicide process for forming low sheet resistance doped silicon junctions |
| JPH03239327A (ja) * | 1990-02-16 | 1991-10-24 | Fuji Electric Co Ltd | 表面処理用エッチング液及びこれを用いたメッキ方法 |
| DE69625747T2 (de) | 1995-06-19 | 2003-10-23 | Imec Inter Uni Micro Electr | Ätzverfahren für CoSi2-Schichten und Verfahren zur Herstellung von Schottky-Barrieren Detektoren unter Verwendung desselben |
| JP3295679B2 (ja) | 1995-08-04 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5933757A (en) * | 1997-06-23 | 1999-08-03 | Lsi Logic Corporation | Etch process selective to cobalt silicide for formation of integrated circuit structures |
| JPH1154455A (ja) | 1997-07-30 | 1999-02-26 | Sharp Corp | 半導体装置の製造方法 |
| US6074960A (en) * | 1997-08-20 | 2000-06-13 | Micron Technology, Inc. | Method and composition for selectively etching against cobalt silicide |
| JPH11195619A (ja) * | 1998-01-06 | 1999-07-21 | Sony Corp | 半導体装置の製造方法 |
| JP2000077356A (ja) * | 1998-06-25 | 2000-03-14 | Texas Instr Inc <Ti> | 自己整列ケイ化の方法 |
| US6589884B1 (en) | 2000-08-31 | 2003-07-08 | Micron Technology, Inc. | Method of forming an inset in a tungsten silicide layer in a transistor gate stack |
| US6362095B1 (en) * | 2000-10-05 | 2002-03-26 | Advanced Micro Devices, Inc. | Nickel silicide stripping after nickel silicide formation |
| JP4176362B2 (ja) * | 2001-03-16 | 2008-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7052943B2 (en) | 2001-03-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6524901B1 (en) * | 2002-06-20 | 2003-02-25 | Micron Technology, Inc. | Method for forming a notched damascene planar poly/metal gate |
| DE10335101B4 (de) * | 2003-07-31 | 2010-02-04 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht |
| US7322406B2 (en) | 2004-07-16 | 2008-01-29 | Frank's Casing Crew & Rental Tools, Inc. | Elevation sensor for a service hose and an apparatus for positioning and stabbing well tubulars |
| TWI283442B (en) * | 2004-09-09 | 2007-07-01 | Sez Ag | Method for selective etching |
-
2005
- 2005-06-07 US US11/146,648 patent/US7371333B2/en active Active
-
2006
- 2006-05-19 JP JP2008515729A patent/JP4863093B2/ja active Active
- 2006-05-19 AT AT10011564T patent/ATE550780T1/de active
- 2006-05-19 KR KR1020087000367A patent/KR100966002B1/ko active IP Right Grant
- 2006-05-19 WO PCT/US2006/019693 patent/WO2006132789A2/en active Application Filing
- 2006-05-19 CN CNB200680020082XA patent/CN100536088C/zh active Active
- 2006-05-19 AT AT06770811T patent/ATE550779T1/de active
- 2006-05-19 EP EP10011564A patent/EP2276062B1/en active Active
- 2006-05-19 EP EP06770811A patent/EP1891665B1/en active Active
- 2006-06-06 TW TW095120047A patent/TWI299202B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008543108A (ja) | 2008-11-27 |
| EP2276062A1 (en) | 2011-01-19 |
| US20060276048A1 (en) | 2006-12-07 |
| EP2276062B1 (en) | 2012-03-21 |
| TW200735270A (en) | 2007-09-16 |
| EP1891665A2 (en) | 2008-02-27 |
| TWI299202B (en) | 2008-07-21 |
| WO2006132789A3 (en) | 2007-03-08 |
| JP4863093B2 (ja) | 2012-01-25 |
| ATE550779T1 (de) | 2012-04-15 |
| KR100966002B1 (ko) | 2010-06-24 |
| CN101194347A (zh) | 2008-06-04 |
| US7371333B2 (en) | 2008-05-13 |
| EP1891665B1 (en) | 2012-03-21 |
| KR20080017450A (ko) | 2008-02-26 |
| WO2006132789A2 (en) | 2006-12-14 |
| ATE550780T1 (de) | 2012-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7952088B2 (en) | Semiconducting device having graphene channel | |
| JP4653949B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN103459137B (zh) | 用于石墨烯mosfet的氮化物栅极电介质 | |
| JP5404816B2 (ja) | 半導体デバイスの形成方法 | |
| EP1949434B1 (en) | Electronic device including a transistor structure having an active region adjacent to a stressor layer | |
| TWI442448B (zh) | 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法 | |
| US9059270B2 (en) | Replacement gate MOSFET with raised source and drain | |
| TWI524392B (zh) | 穩定矽化金屬膜及其製造方法 | |
| CN100466198C (zh) | 半导体装置的制造方法 | |
| CN109841680A (zh) | 半导体装置 | |
| US7655972B2 (en) | Structure and method for MOSFET with reduced extension resistance | |
| JP4191000B2 (ja) | 半導体装置及びその製造方法 | |
| CN100536088C (zh) | 蚀刻硅化镍的方法和形成含硅化镍的导线的方法 | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| CN104979162B (zh) | 半导体器件及其制造方法 | |
| CN101131935A (zh) | 金属氧化物半导体晶体管及其制造方法 | |
| WO2021150391A1 (en) | Electronic devices comprising silicon carbide materials and related methods and systems | |
| TWI243414B (en) | Method of forming gate electrode in flash memory device | |
| KR100818397B1 (ko) | 반도체 소자의 티타늄 나이트라이드 실리사이드막 제조방법 | |
| KR20110021782A (ko) | 컨택트 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치 | |
| US7413970B2 (en) | Process of forming an electronic device including a semiconductor fin | |
| JP2010278083A (ja) | 半導体装置及びその製造方法 | |
| US20090267157A1 (en) | Method or manufacturing a semiconductor device and semiconductor device obtained by using such a method | |
| JPH05198576A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |