JPH09107100A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH09107100A
JPH09107100A JP7233305A JP23330595A JPH09107100A JP H09107100 A JPH09107100 A JP H09107100A JP 7233305 A JP7233305 A JP 7233305A JP 23330595 A JP23330595 A JP 23330595A JP H09107100 A JPH09107100 A JP H09107100A
Authority
JP
Japan
Prior art keywords
silicon film
film
nickel
metal element
crystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7233305A
Other languages
English (en)
Other versions
JP3295679B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP23330595A priority Critical patent/JP3295679B2/ja
Priority to US08/690,748 priority patent/US5879974A/en
Priority to KR1019960032442A priority patent/KR100279106B1/ko
Publication of JPH09107100A publication Critical patent/JPH09107100A/ja
Application granted granted Critical
Publication of JP3295679B2 publication Critical patent/JP3295679B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/016—Catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 珪素の結晶化を助長する金属元素であるニッ
ケル元素を利用して結晶化させた結晶性珪素膜を利用し
て薄膜トランジスタを作製する場合において、その特性
のバラツキや劣化を抑制する。 【構成】 非晶質珪素膜１０３の表面に接して珪素の結
晶化を助長する金属元素であるニッケルを含んだ溶液
（ニッケル酢酸塩溶液）をスピンコート法で塗布する。
そして加熱処理を加えることにより、結晶性珪素膜１０
５を得る。この状態において、膜中に形成されたニッケ
ルシリサイド成分１０６〜１０８をフッ酸と過水と水の
混合溶液でもって除去する。こうしてニッケル成分の影
響を排除した結晶性珪素膜を得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本明細書で開示する発明は、薄膜
半導体およびその薄膜半導体を用いた半導体装置の作製
方法に関する。本明細書で開示する発明が利用できる薄
膜半導体を用いた装置としては、薄膜トランジスタや薄
膜ダイオードを挙げることができる。
【０００２】
【従来の技術】従来より、ガラス歪点が〜７００℃程度
であるガラス基板の表面上や石英基板上に薄膜半導体を
気相法等で形成し、この薄膜半導体を用いて薄膜トラン
ジスタを作製する技術が知られている。この薄膜半導体
としては、非晶質珪素膜や結晶性珪素膜を用いる技術が
知られている。
【０００３】特に結晶性珪素膜を用いる方法は、高い特
性を得ることができる。結晶性珪素膜の作製方法として
は、ガラス基板や石英基板上にプラズマＣＶＤ法や減圧
熱ＣＶＤ法で成膜された非晶質珪素膜を加熱により結晶
化させる方法が公知である。
【０００４】また加熱に際する温度を下げる方法とし
て、特開平６─２４４１０４号公報に記載された技術が
公知である。この技術は、珪素の結晶化を助長する金属
元素であるニッケルや白金等を用いて、非晶質珪素膜の
結晶化に必要とする加熱温度と加熱時間とを短縮させる
ものである。
【０００５】この方法を用いることによって得られた薄
膜トランジスタは、高い特性を得ることができるが、一
方で、 ・得られる薄膜トランジスタの特性のバラツキが大きい ・得られる薄膜トランジスタの特性が劣化しやすい ・ＯＦＦ電流値が大きい といった問題があった。
【０００６】この問題は、ソースとチャネル、さらにド
レインとチャネル、との接合部またはその近傍に存在す
る金属シリサイドに主に起因するものと考えられる。即
ち、半導体中に存在する金属シリサイドがトラップ準位
あるいは電子とホールとの再結合中心となることにこの
問題の原因があるものと考えられる。
【０００７】
【発明が解決しようとする課題】本明細書で開示する発
明は、上記珪素の結晶化を助長する金属元素を用いた方
法によって得られた結晶性珪素膜でもって作製した薄膜
トランジスタにおいて、 ・得られる薄膜トランジスタの特性がバラツキが大きい ・得られる薄膜トランジスタの特性が劣化しやすい ・ＯＦＦ電流値が大きい といった問題を解決することを課題とする。
【０００８】
【課題を解決するために手段】図３に珪素の結晶化を助
長する金属元素であるニッケルを用いて、加熱により結
晶化させた５００Å厚の結晶性珪素膜の表面をＦＰＭに
よってエッチングした後の状況を示す。図３に示すの
は、電子顕微鏡によって、結晶性珪素膜の表面を撮影し
た写真である。
【０００９】図３に示されているのは、加熱の際の温度
を５５０℃、６００℃、６４０℃と変化させた場合の例
である。３つの写真が示されているのは、代表的な状況
を示すためである。なお加熱処理の時間は４時間とし
て、ニッケルの導入量も同一な条件とした。またニッケ
ルの導入方法はニッケル酢酸塩溶液をスピンコート法に
よって非晶質珪素膜の表面に塗布する方法を用いた。
【００１０】またＦＰＭというのは、フッ酸と過水の混
合溶液であり、ここでは、フッ酸が0.5 、過水が0.5 に
対して水を９９として混合した溶液を用いた。またエッ
チングの時間は１０分間とした。
【００１１】図３において孔のようみ見えるのは、ニッ
ケルシリサイドがＦＰＭによってエッチング除去された
領域である。このことは、ニッケルを利用しない単なる
加熱処理によって得た結晶性珪素膜の表面観察の比較か
ら結論される。
【００１２】図３に示す事実から、ニッケルを利用して
加熱によって得られた結晶性珪素膜中には、ニッケルシ
リサイドが特定の領域に集中して存在してしまっている
ことが結論される。
【００１３】このニッケルシリサイドは、金属としての
性質を示すから、前述した ・得られる薄膜トランジスタの特性がバラツキが大きい ・得られる薄膜トランジスタの特性が劣化しやすい ・ＯＦＦ電流値が大きい といった要因となる。
【００１４】特に上記ニッケルシリサイドの領域の概略
の直径（粒と考えた場合に相当する直径）が１００Å以
上となる場合にその影響が顕在化する。
【００１５】ここではニッケルシリサイドの例を示した
が、他の金属元素を利用した場合も状況は同様なものと
考えられる。
【００１６】そこで本明細書に開示する発明では、この
ニッケルシリサイド成分（金属シリサイド成分）を選択
的に除去することにより、これら成分の影響を除去し、
得られる半導体装置の特性や安定性を向上させるもので
ある。
【００１７】本明細書で開示する発明の一つは、非晶質
珪素膜に接して珪素の結晶化を助長する金属元素を接し
て保持させる工程と、加熱処理を加え前記非晶質珪素膜
を結晶化させる工程と、前記金属元素のシリサイド成分
を選択的に除去する工程と、を有することを特徴とす
る。
【００１８】他の発明の構成は、非晶質珪素膜に接して
珪素の結晶化を助長する金属元素を接して保持させる工
程と、加熱処理を加え前記非晶質珪素膜を結晶化させ結
晶性珪素膜を得ると同時に前記結晶性珪素膜中にシリサ
イド化した領域を形成する工程と、前記シリサイド化し
た領域を選択的に除去する工程と、を有することを特徴
とする。
【００１９】本明細書で開示する発明においては、結晶
化させる出発膜の成膜方法に注意する必要がある。出発
膜としては、水素の含有濃度の極力少ない非晶質珪素膜
であることが好ましい。これは、水素の含有濃度が大き
いと、シリサイド化した領域が迷走するように移動し、
結晶性珪素膜の表面が荒れてしまうからである。
【００２０】本発明者らの実験によれば、プラズマＣＶ
Ｄ法で成膜した非晶質珪素膜を出発膜として用いた場合
に上記のような非晶質珪素膜の荒れが発生してしまう。
これはプラズマＣＶＤ法で成膜した非晶質珪素膜中に
は、水素が多量に含有されているからである。
【００２１】この問題を解決するためには、プラズマＣ
ＶＤ法で成膜した非晶質珪素膜に対して４５０℃〜６０
０℃の温度で加熱処理を１〜４時間程度加え、膜中の水
素を十分に外部に放出させればよい。この水素出しのた
めの加熱処理は、非晶質珪素膜が結晶化しない条件で行
う必要がある。
【００２２】また、ジシラン（Ｓｉ2 Ｈ6 ）を原料ガス
に用いたＬＰＣＶＤ（減圧熱ＣＶＤ）法を用いた非晶質
珪素膜を出発膜として用いることは有用である。ＬＰＣ
ＶＤ法によって成膜された非晶質珪素膜は、本質的に膜
中における水素の含有量が少ないので、前述したような
結晶化に際する問題を回避することができる。
【００２３】本明細書で開示する発明においては、得ら
れる結晶性珪素膜の厚さが１０００Å以下であることが
好ましい。これは、膜厚が厚いと膜の内部に存在し露呈
していないシリサイド成分を除去することが困難になる
からである。なおこの膜厚の下限は、出発膜を如何に薄
く成膜できるかで決まる。一般的には非晶質珪素膜を１
００Å以下に均一に成膜することは困難であるので、上
記膜厚の下限は１００Åということになる。
【００２４】なお、非晶質珪素膜を結晶化させても厚さ
が顕著に変化するわけでなので、上記結晶性珪素膜の厚
さは出発膜である非晶質珪素膜の厚さと考えてよい。従
って、出発膜である非晶質珪素膜の厚さを１００Å〜１
０００Åとすることが好ましいこととなる。
【００２５】また、レーザー光の照射を行うことによる
アニール効果を得るためにも出発膜である非晶質珪素膜
の厚さを１００Å〜１０００Åとすることは好ましい。
【００２６】なお、レーザー光の照射を行うと、珪素膜
の表面に凹凸が形成されるので、この場合は、凹凸をな
らした場合の平均の厚さで膜厚を概算すればよい。
【００２７】また加熱処理の温度は、４５０℃〜１１０
０℃の温度から選択することができる。特に８００℃以
上の高い温度とすることは高い結晶性を得る上で有用な
ものとなる。しかし、この加熱の温度は使用する基板の
耐熱性を考慮して決める必要がある。
【００２８】また本明細書で開示する発明においては、
シリサイド化した領域の概略の直径が１００Å以上ある
ような場合に大きな効果を得ることができる。これは、
シリサイド化した領域の大きさが直径１００Å以上程度
になると、その影響が顕在化するからである。 シリサ
イド化した領域を選択的に除去するエッチャントとして
は、ひろくフッ酸系の溶液を用いることができる。この
溶液としては、珪素に対してできるだけ金属シリサイド
のエッチングレートが大きいものを用いることが有用で
ある。
【００２９】本明細書で開示する発明において、珪素の
結晶化を助長する金属元素として利用できるのは、Ｆ
ｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
ｔ、Ｃｕ、Ａｕから選ばれた一種または複数の元素を挙
げることができる。またこの金属元素は最終的に残存す
る金属元素の濃度を１×１０15原子ｃｍ-3〜５×１０19
原子ｃｍ-3とすることが必要である。
【００３０】この金属元素の導入方法としては、金属元
素を含んだ溶液を用いることが好ましい。この溶液を用
いる方法は、当該金属元素を膜状に設けることができる
ので、金属元素を非晶質珪素膜の表面に均一に接して保
持させることができるという有用性がある。
【００３１】またこの方法は、当該金属元素の濃度を調
整することが容易であるという顕著な特徴を有する。珪
素の結晶化を助長する金属元素は、珪素膜中におけるそ
の濃度を極力小さくすることが望まれる。従って、導入
される金属元素の量を調整することは非常に重要な技術
となる。
【００３２】またこの溶液を用いた方法は、均一に膜状
に当該金属元素を非晶質珪素膜の表面に接して保持させ
ることができるので、結晶成長を均一にむらなく進行さ
せることができるという顕著な特徴を有する。
【００３３】このような溶液を用いた方法について以下
に示す。まず珪素の結晶化を助長する金属元素としてＮ
ｉを利用する場合には、ニッケル化合物である臭化ニッ
ケル、酢酸ニッケル、蓚酸ニッケル、炭酸ニッケル、塩
化ニッケル、沃化ニッケル、硝酸ニッケル、硫酸ニッケ
ル、蟻酸ニッケル、ニッケルアセチルアセトネ−ト、４
−シクロヘキシル酪酸ニッケル、酸化ニッケル、水酸化
ニッケル、２−エチルヘキサン酸ニッケルからから選ば
れた少なくとも１種類の溶液を用いることができる。
【００３４】また、Ｎｉを無極性溶媒である、ベンゼ
ン、トルエン、キシレン、四塩化炭素、クロロホルム、
エ−テル、トリクロロエチレン、フロンから選ばれた少
なくとも一つに含有させたものを用いることができる。
【００３５】珪素の結晶化を助長する金属元素としてＦ
ｅ（鉄）を用いる場合には、鉄塩として知られている材
料、例えば臭化第１鉄（ＦｅＢｒ2 ６Ｈ2 Ｏ）、臭化第
２鉄（ＦｅＢｒ3 ６Ｈ2 Ｏ）、酢酸第２鉄（Ｆｅ（Ｃ2
Ｈ3 Ｏ2)3xＨ2 Ｏ）、塩化第１鉄（ＦｅＣｌ2 ４Ｈ2
Ｏ）、塩化第２鉄（ＦｅＣｌ3 ６Ｈ2 Ｏ）、フッ化第２
鉄（ＦｅＦ3 ３Ｈ2 Ｏ）、硝酸第２鉄（Ｆｅ（ＮＯ3)3
９Ｈ2 Ｏ）、リン酸第１鉄（Ｆｅ3 （ＰＯ4)2 ８Ｈ2
Ｏ）、リン酸第２鉄（ＦｅＰＯ4 ２Ｈ2 Ｏ）から選ばれ
たものを用いることができる。
【００３６】また珪素の結晶化を助長する金属元素とし
てＣｏ（コバルト）を用いる場合には、その化合物とし
てコバルト塩として知られている材料、例えば臭化コバ
ルト（ＣｏＢｒ６Ｈ2 Ｏ）、酢酸コバルト（Ｃｏ（Ｃ2
Ｈ3 Ｏ2)2 ４Ｈ2 Ｏ）、塩化コバルト（ＣｏＣｌ2 ６Ｈ
2 Ｏ）、フッ化コバルト（ＣｏＦ2 xＨ2 Ｏ）、硝酸コ
バルト（Ｃｏ（Ｎｏ3)2 ６Ｈ2 Ｏ）から選ばれたものを
用いることができる。
【００３７】また珪素の結晶化を助長する金属元素とし
てＲｕ（ルテニウム）を用いる場合、その化合物として
ルテニウム塩として知られている材料、例えば塩化ルテ
ニウム（ＲｕＣｌ3 Ｈ2 Ｏ）を用いることができる。
【００３８】また珪素の結晶化を助長する金属元素とし
てＲｈ（ロジウム）を用いる場合、その化合物としてロ
ジウム塩として知られている材料、例えば塩化ロジウム
（ＲｈＣｌ3 ３Ｈ2 Ｏ）を用いることができる。
【００３９】また珪素の結晶化を助長する金属元素とし
てＰｄ（パラジウム）を用いる場合、その化合物として
パラジウム塩として知られている材料、例えば塩化パラ
ジウム（ＰｄＣｌ2 ２Ｈ2 Ｏ）を用いることができる。
【００４０】また珪素の結晶化を助長する金属元素とし
てＯｓ（オスニウム）を用いる場合、その化合物として
オスニウム塩として知られている材料、例えば塩化オス
ニウム（ＯｓＣｌ3 ）を用いることができる。
【００４１】また珪素の結晶化を助長する金属元素とし
てＩｒ（イリジウム）を用いる場合、その化合物として
イリジウム塩として知られている材料、例えば三塩化イ
リジウム（ＩｒＣｌ3 ３Ｈ2 Ｏ）、四塩化イリジウム
（ＩｒＣｌ4 ）から選ばれた材料を用いることができ
る。
【００４２】また珪素の結晶化を助長する金属元素とし
てＰｔ（白金）を用いる場合、その化合物として白金塩
として知られている材料、例えば塩化第二白金（ＰｔＣ
ｌ4５Ｈ2 Ｏ）を用いることができる。
【００４３】また珪素の結晶化を助長する金属元素とし
てＣｕ（銅）を用いる場合、その化合物として酢酸第二
銅（Ｃｕ（ＣＨ3 ＣＯＯ）2 ）、塩化第二銅（ＣｕＣｌ
2 ２Ｈ2 Ｏ）、硝酸第二銅（Ｃｕ（ＮＯ3)2 ３Ｈ2 Ｏ）
から選ばれた材料を用いることができる。
【００４４】また珪素の結晶化を助長する金属元素とし
て金（Ａｕ）を用いる場合、その化合物として三塩化金
（ＡｕＣｌ3 xＨ2 Ｏ）、塩化金塩（ＡｕＨＣｌ4 ４Ｈ
2 Ｏ）から選ばれた材料を用いることができる。
【００４５】
【実施例】
〔実施例１〕図１及び図２に本実施例で示す薄膜トラン
ジスタの作製工程を示す。まずガラス基板１０１上に下
地膜として酸化珪素膜１０２を３０００Åの厚さにプラ
ズマＣＶＤ法で成膜する。
【００４６】ガラス基板としては例えばコーニング７０
５９ガラス基板またはコーニング１７３７ガラス基板を
用いることが適当である。
【００４７】コーニング７０５９ガラス基板は、安価で
あるという有意性がある。また液晶電気光学装置に利用
するには光学的にも満足できるものである。しかし、歪
点が５９３℃であるので、その温度以上の温度に加熱で
きないという問題がある。
【００４８】ガラス基板上に形成される酸化珪素膜はガ
ラス基板と後に形成される珪素膜との間に応力が働くこ
とを防止し、またガラス基板側から不純物が拡散したり
すること防止する役割がある。
【００４９】次に非晶質珪素膜１０３を５００Åの厚さ
にプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。
ここでは、ジシラン（Ｓｉ2 Ｈ6 ）にジボラン（Ｂ2 Ｈ
6 ）を３ｐｐｍ含有させたガスを用いたＬＰＣＶＤ法に
よって非晶質珪素膜の成膜を行う。成膜温度は４５０℃
とする。この成膜温度は４５０℃〜５００℃程度の範囲
から選択すればよい。また非晶質珪素膜の厚さは１００
Å〜１０００Åとすることが好ましい。
【００５０】ジボランは後に形成される薄膜トランジス
タのしきい値を制御するために添加される。またその濃
度は１〜５ｐｐｍの値の範囲内から選択すればよい。
【００５１】さらに図示しないが、非晶質珪素膜の表面
にＵＶ酸化法によって極薄い酸化膜を形成する。この酸
化膜は、後に塗布される溶液の濡れ性を向上させる働き
を有している。この方法は、酸化性の雰囲気中におい
て、非晶質珪素膜の表面にＵＶ光を照射し、酸化膜を形
成する方法である。
【００５２】さらに所定の濃度に調整されたニッケル酢
酸塩溶液をスピンコート法で塗布し、ニッケルの膜また
はニッケルを含んだ膜１０４を形成する。ニッケル元素
は得られる結晶性珪素膜（図１（Ｂ）の段階）中に残留
する濃度がＳＩＭＳ（２次イオン分析方法）の計測に基
づく最小値として１×１０15ｃｍ-3〜５×１０19ｃｍ-3
の範囲内となるように調整する必要がある。（図１
（Ａ））
【００５３】次に５５０℃、４時間の加熱処理を窒素雰
囲気中で施すことにより、非晶質珪素膜１０３を結晶化
させ、結晶性珪素膜１０５を形成する。この加熱処理の
温度は４５０℃〜７００℃程度の温度で行う必要があ
る。この加熱温度は用いるガラス基板の耐熱性が許す限
りにおいて、なるべく高い温度とする必要がある。（図
１（Ｂ））
【００５４】この状態の結晶性珪素膜１０５を拡大した
模式図を図１（Ｃ）に示す。図１（Ｃ）に示すのは、１
０６〜１０８で示されるニッケルシリサイドが結晶性珪
素膜１０５中に形成されている状況である。
【００５５】ここで、前述したＦＰＭを用いて５分間の
エッチングを行う。するとニッケルシリサイド成分が除
去されて、結晶性珪素膜中に１０９〜１１１で示される
孔が形成される。（図１（Ｄ））
【００５６】さらに必要に応じて、１０９〜１１１で示
されるような孔を塞ぐためにレーザー光の照射を行う。
このレーザー光の照射で全ての孔が塞がれるわけでなは
ないが、条件を適当に設定することにより、小さな孔は
塞ぐことができる。また孔が存在することによる影響を
低減させることができる。こうして結晶性珪素膜１１２
をガラス基板上に形成することができる。
【００５７】次に図２（Ａ）に示すように薄膜トランジ
スタの活性層１１３をパターニングによって形成する。
さらにゲイト絶縁膜として機能する酸化珪素膜１１４を
プラズマＣＶＤ法でもって１０００Åの厚さに成膜す
る。さらにスカンジウムを0.2ｗｔ％含有したアルミニ
ウム膜（図示せず）をスパッタ法で成膜する。
【００５８】アルミニウム膜を成膜したら、その表面に
緻密な陽極酸化膜１１５を２００Å程度の厚さに形成す
る。この陽極酸化は、酒石酸を含んだエチレングルコー
ル溶液を電解溶液として用い、アルミニウム膜を陽極と
した陽極酸化を行うことにより形成することができる。
この緻密な陽極酸化膜１１５は、ゲイト電極のパターニ
ングに利用されるレジストマスクとの密着性を改善する
ために需要な役割を果たす。
【００５９】次に図示しないレジストマスクを用いて、
ゲイト電極１１６を形成する。そしてクエン酸を含んだ
電解溶液中において陽極酸化を行うことにより、１１７
で示される多孔質状の陽極酸化膜を形成する。この陽極
酸化膜の厚さは５０００Åとする。（図２（Ｂ））
【００６０】次に図示しないレジストマスクと緻密な陽
極酸化膜を取り除き、再び緻密な陽極酸化膜１１８を形
成する。この工程においては、電解溶液が多孔質状の陽
極酸化膜中に進入するので、１１８で示されるような状
態で陽極酸化膜が形成される。この緻密な陽極酸化膜１
１８の厚さは５００Åとする。この陽極酸化膜は、後の
工程において、アルミニウムの異常成長によるヒロック
（刺または針状の突起物）の発生やクラックの発生を抑
制するために重要な役割を果たす。（図２（Ｃ））
【００６１】次に露呈した酸化珪素膜１１４を垂直異方
性を有するエッチング方法によって除去する。こうして
図２（Ｄ）に示す状態を得る。この工程において１１３
で示される活性層の一部が露呈する。
【００６２】次に多孔質状の陽極酸化膜１１７を除去す
る。こうして図２（Ｅ）に示す外観を得る。この状態で
一導電型を付与するために不純物イオンの注入を行う。
ここでは、Ｎチャネル型の薄膜トランジスタを作製する
ためにＰ（リン）イオンの注入を行う。
【００６３】この工程において、ソース領域１２０とド
レイン領域１２４とが自己整合的に形成される。また、
残存したゲイト絶縁膜１１９が存在することによって、
注入されるＰイオンの濃度が減じられた低濃度不純物領
域１２１と１２３とが形成される。またチャネル形成領
域１２２が同時に形成される。ここでドレイン領域１２
４側の１２３で示される領域がＬＤＤ（ライトドープド
レイン）領域と称される領域となる。（図２（Ｅ））
【００６４】不純物イオンの注入が終了したら、レーザ
ー光の照射を行い、不純物イオンの注入が行われた領域
の活性化を行う。
【００６５】次に層間絶縁膜１２５を６０００Åの厚さ
にプラズマＣＶＤ法で成膜する。そして画素電極となる
ＩＴＯ電極１２６を形成する。さらに、コンタクトホー
ルの形成を行った後、チタン膜とアルミニウム膜とチタ
ン膜との積層膜でもって、ソース電極配線１２７、ドレ
イン電極配線１２８とが形成される。こうして図２
（Ｆ）に示すアクティブマトリクス型の液晶表示装置の
画素領域に配置される薄膜トランジスタが完成する。
【００６６】本実施例で示した作製工程に従って得られ
た薄膜トランジスタの特性の一例を図７のＡに示す。ま
たＢに示すのは、本実施例に示す作製工程において、１
０６〜１０８で示されるニッケルシリサイド成分を除去
しなかった場合の薄膜トランジスタの特性例である。
【００６７】図７に示すようにＯＦＦ電流値を低減でき
るのでは、ニッケルシリサイド成分に起因するＯＦＦ動
作時のキャリアの移動を抑制することができるためであ
る。
【００６８】また本実施例に示す構成を採用した場合、
特性のバラツキや劣化を大きく抑制することができる。
また、５５０℃という低温度でしかも４時間という短時
間で結晶性珪素膜を得ることができるので、安価な大面
積ガラス基板を利用することができる。このことは、従
来は６００℃以上の温度で２０時間以上の加熱が必要で
あったことに比較すれば大きな効果であるといえる。
【００６９】こように本実施例に示す構成を採用するこ
とによって、 ・低温度の短い加熱処理によって高い結晶性珪素膜を得
ることができる。 ・得られる半導体装置の特性や信頼性を高めることがで
きる。 といった効果を同時に得ることができる。
【００７０】〔実施例２〕図４に本実施例の作製工程を
示す。まずガラス基板１０１上に下地膜として酸化珪素
膜１０２を３０００Åの厚さにプラズマＣＶＤ法で成膜
する。本実施例においてもガラス基板として例えばコー
ニング７０５９ガラス基板またはコーニング１７３７ガ
ラス基板を用いることができる。
【００７１】次に非晶質珪素膜１０３を５００Åの厚さ
にプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。
さらに所定の濃度に調整されたニッケル酢酸塩溶液をス
ピンコート法で塗布し、ニッケルの膜またはニッケルを
含んだ膜１０４を形成する。（図４（Ａ））
【００７２】次に５５０℃、４時間の加熱処理を窒素雰
囲気中で施すことにより、非晶質珪素膜１０３を結晶化
させ、結晶性珪素膜１０５を形成する。（図４（Ｂ））
【００７３】さらに図４（Ｃ）に示すようにレーザー光
の照射を行い、結晶性珪素膜１０５の結晶性を向上させ
る。ここでは、ＫｒＦエキシマレーザーを３５０ｍＪ／
ｃｍ2 のエネルギー密度で照射する。
【００７４】この状態においては、図４（Ｄ）に示すよ
うに１０６〜１０８で示されるニッケルシリサイドが結
晶性珪素膜１０５中に形成されている。
【００７５】ここで、前述したＦＰＭを用いて５分間の
エッチングを行う。するとニッケルシリサイド成分が除
去されて、結晶性珪素膜中に１０９〜１１１で示される
孔が形成される。（図４（Ｅ））
【００７６】こうして結晶性珪素膜１１２をガラス基板
１０１上に形成することができる。（図４（Ｄ））
【００７７】〔実施例３〕図５に本実施例で示す結晶性
珪素膜の作製工程を示す。まずガラス基板１０１上に下
地膜として酸化珪素膜１０２を３０００Åの厚さにプラ
ズマＣＶＤ法で成膜する。
【００７８】次に非晶質珪素膜１０３を５００Åの厚さ
にプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。
さらに所定の濃度に調整されたニッケル酢酸塩溶液をス
ピンコート法で塗布し、ニッケルの膜またはニッケルを
含んだ膜１０４を形成する。（図５（Ａ））
【００７９】次に５５０℃、４時間の加熱処理を窒素雰
囲気中で施すことにより、非晶質珪素膜１０３を結晶化
させ、結晶性珪素膜１０５を形成する。（図５（Ｂ））
【００８０】この状態においては、図５（Ｃ）に示すよ
うに１０６〜１０８で示されるニッケルシリサイドが結
晶性珪素膜１０５中に形成されている。
【００８１】ここで、前述したＦＰＭを用いて５分間の
エッチングを行う。するとニッケルシリサイド成分が除
去されて、結晶性珪素膜１０５中に１０９〜１１１で示
される孔が形成される。（図５（Ｄ））
【００８２】１０６〜１０８で示されるニッケルシリサ
イド成分を除去した後、５５０℃２時間の加熱処理を加
える。（図５（Ｅ））
【００８３】この加熱処理を加えることによって、ニッ
ケルシリサイド成分の除去に従って生じた欠陥のアニー
ルを行うことができる。またこの工程中に雰囲気を水素
雰囲気または水素を５０容積％以上含んだ雰囲気とし
て、不対結合手の中和を積極的に行ってもよい。
【００８４】こうして結晶性珪素膜１１２をガラス基板
１０１上に形成することができる。（図５（Ｆ））
【００８５】後はこの結晶性珪素膜を用いて薄膜トラン
ジスタやその他薄膜半導体装置を作製すればよい。
【００８６】〔実施例４〕図６に本実施例で示す結晶性
珪素膜の作製工程を示す。まずガラス基板１０１上に下
地膜として酸化珪素膜１０２を３０００Åの厚さにプラ
ズマＣＶＤ法で成膜する。
【００８７】次に非晶質珪素膜１０３を５００Åの厚さ
にプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。
さらに所定の濃度に調整されたニッケル酢酸塩溶液をス
ピンコート法で塗布し、ニッケルの膜またはニッケルを
含んだ膜１０４を形成する。（図６（Ａ））
【００８８】次に５５０℃、４時間の加熱処理を窒素雰
囲気中で施すことにより、非晶質珪素膜１０３を結晶化
させ、結晶性珪素膜１０５を形成する。（図６（Ｂ））
【００８９】この状態においては、図６（Ｃ）に示すよ
うに１０６〜１０８で示されるニッケルシリサイドが結
晶性珪素膜１０５中に形成されている。
【００９０】ここで、前述したＦＰＭを用いて５分間の
エッチングを行う。するとニッケルシリサイド成分が除
去されて、結晶性珪素膜１０５中に１０９〜１１１で示
される孔が形成される。（図６（Ｄ））
【００９１】１０６〜１０８で示されるニッケルシリサ
イド成分を除去した後、レーザー光の照射を行う。（図
６（Ｅ））
【００９２】ここでは、ＫｒＦエキシマレーザーを４０
０ｍＪ／ｃｍ2 のエネルギー密度で照射する。このレー
ザー光の照射を行うことで、１１０で示されるような小
さな孔は塞ぐことができる。そしてその存在による影響
を殆ど完全にアニールすることができる。このレーザー
光の照射を行うことで、膜全体の結晶性をさらに高める
ことができる。またさらにレーザー光の照射エネルギー
を高めることにより、これは、レーザー光の照射によっ
て、珪素膜の表面がメルトし再結晶化するからである。
【００９３】このレーザー光の照射を行うと、膜の結晶
性を高め、さらに形成された開孔を塞ぐことができると
いう有意な効果を得ることができるが、一方で以下のよ
うな問題も生じる。
【００９４】第１の問題は、膜表面が瞬間的に溶融した
時に膜中（特に膜の最表面）に不純物が雰囲気中から取
り込まれてしまうという問題である。また第２の問題
は、膜の表面に不純物が析出するという問題である。こ
れは、レーザー光が照射されることによって、膜が溶融
状態となり、その表面から冷却されるメカニズムによる
ものと考えられる。即ち、冷却され結晶化する膜の表面
に選択的に不純物が析出するためであると考えられる。
【００９５】またこの析出する不純物の大部分は、重金
属特に本実施例の場合は、結晶化に使用したニッケルと
なる。（目立つ程のシリサイド化をしないニッケル成分
も多く存在する）
【００９６】この問題を解決するために本実施例では、
結晶性珪素膜の表面をわずかにエッチングする。ここで
は、ＨＦ濃度の低いＨＮＯ3 （６０％）−ＨＦ（＜0.2
％）−Ｈ2 Ｏ溶液を用いる。この溶液はシリコンウエハ
ー表面の洗浄に利用される溶液であり、結晶性珪素をわ
ずかにエッチングし、特に重金属を効果的に除去できる
性質を有している。
【００９７】上記溶液を用いて洗浄を行うことで、結晶
性珪素膜の表面、特にその最表面に存在する重金属やそ
の他不純物を除去することができ、電気的な特性にも優
れた結晶性珪素膜を得ることができる。こうして結晶性
珪素膜１１２をガラス基板１０１上に形成することがで
きる。（図６（Ｆ））
【００９８】また上記洗浄工程は、レーザー光の照射を
行う前の段階で行ってもよい。またレーザー光の照射を
行わない場合に利用してもよい。
【００９９】〔実施例５〕本実施例は、図１に示す構成
において、下地膜１０２を酸化珪素膜と窒化珪素膜との
積層膜としたことを特徴とする。フッ酸を0.5 、過水を
0.5 、水を９９の割合で混合した溶液（ＦＰＭ）を用い
たエッチングによるエッチングレートは、酸化珪素膜が
概略で３０Å／分〜４０Å／分、単結晶珪素膜が１Å／
分〜２Å／分、ニッケルシリサイドや他の金属シリサイ
ドが数百Å／分以上、窒化珪素膜が３Å／分〜５Å／分
である。
【０１００】従って、下地膜１０２として酸化珪素膜を
用いた場合には、オーバーエッチングが進行し、下地膜
が大きくえぐられてしまうことをが懸念される。
【０１０１】そこで、本実施例においてはエッチングレ
ートが珪素（この場合は単結晶珪素）と同程度の窒化珪
素膜を下地膜の最表面とした構成とすることによって、
オアーバーエッチングが進行した際における下地膜のえ
ぐれを抑制することを特徴とする。
【０１０２】本実施例における下地膜の具体的な構成と
しては、酸化珪素膜を３０００Å厚として窒化珪素膜を
３００Å厚とした積層構造を採用した場合の例を挙げる
ことができる。なお窒化珪素膜の代わりに酸化窒化珪素
膜を用いてもよい。また酸化窒化珪素膜の単層膜を下地
膜として用いてよい。酸化窒化珪素膜の成膜方法は、プ
ラズマＣＶＤ法による成膜方法において、ガスソースと
して、ＴＥＯＳガスとＮ2 Ｏガスとの混合ガスを用いれ
ばよい。
【０１０３】〔実施例６〕本実施例は、実施例１に示す
構成において、結晶化のための加熱処理条件を６５０
℃、４時間とした場合の例である。加熱処理温度を６５
０℃した場合には、基板として歪点が６６７℃のコーニ
ング１７３７ガラス基板等の耐熱性の高いガラス基板を
用いることが必要となる。このような高い耐熱性を有し
たガラス基板を用いた場合には、加熱処理の温度を５８
０℃〜６７０℃程度とすることができる。
【０１０４】本実施例に示すように結晶化のための加熱
温度を６５０℃と高くした場合、より高い結晶性を得る
ことができる。
【０１０５】〔実施例７〕本実施例は他の実施例におい
て利用された酢酸ニッケル塩の代わりに塩化第二白金
（ＰｔＣｌ4 ５Ｈ2 Ｏ）を用いた場合の例である。この
場合、珪素の結晶化を助長する金属元素として白金が利
用されることになる。白金を用いた場合でもニッケルを
用いた場合と同様な効果を得ることができる。
【０１０６】〔実施例８〕本実施例は、基板として石英
基板を用い、結晶性珪素膜を得るための加熱処理を８０
０℃〜１１００℃という高温で行うことを特徴とする。
図１を用いて、まず結晶性珪素膜を得るまでの構成を説
明する。
【０１０７】ここでは、基板として１１００℃程度まで
の高温での加熱処理に耐える石英基板を用いる。まず図
１の１０１で示される石英基板上に下地膜として酸化珪
素膜１０２を５０００Åの厚さにプラズマＣＶＤ法で成
膜する。石英基板を用いた場合には、石英基板と珪素膜
との熱膨張率に違いがあるので、応力緩和層としての酸
化珪素膜１０２を５０００Åと厚く成膜することが有用
である。
【０１０８】次に非晶質珪素膜１０３をＬＰＣＶＤ法に
より５００Åの厚さに成膜する。さらにＵＶ酸化法によ
り極薄い酸化膜（図示せず）を成膜し、さらにスピンコ
ート法により所定の濃度に調整したニッケル酢酸塩溶液
を塗布し、ニッケルまたはニッケルを含む膜１０４を形
成する。（図１（Ａ））
【０１０９】次に８００℃、４時間の加熱処理を行い、
結晶性珪素膜１０５を得る。この加熱温度は８００℃〜
１１００℃の範囲から選択することができる。この加熱
温度は高い程、得られる結晶性珪素膜の結晶性を高める
ことができる。ここでは、経済性を考慮して８００℃の
温度で加熱処理を行う。（図１（Ｂ））
【０１１０】本実施例に示すように高い温度で加熱処理
を行うと、ニッケル元素を用いたことと相まって、非常
に高い結晶性を得ることができる。この結晶性は単なる
加熱処理やレーザー光の照射では得られれない極めて高
いものである。しかし、この場合でも図１（Ｃ）の１０
６〜１０８で示されるように局所的にニッケルシリサイ
ドの固まりが形成されてしまう。
【０１１１】そこで、本実施例においてもＦＰＭを用い
たニッケルシリサイド成分の除去を行う。ＦＰＭのニッ
ケルシリサイド成分の除去を行うことで、図１（Ｄ）の
１０９〜１１１で示されるような開孔が形成される。
【０１１２】ここで必要に応じて、レーザー光の照射を
行い、開孔を塞ぐ。またレーザー光の照射の後にＨＦ濃
度の低いＨＮＯ3 （６０％）−ＨＦ（＜0.2 ％）−Ｈ2
Ｏ溶液を用いた洗浄を行い、結晶性珪素の露呈した表面
の重金属成分を除去してもよい。
【０１１３】こうして石英基板１０１上に高い結晶性を
有し、しかもニッケルシリサイド成分の影響を排除した
結晶性珪素膜１１２を得る。（図１（Ｅ））
【０１１４】次に結晶性珪素膜をパターニングすること
により、図８（Ａ）に示すように薄膜トランジスタの活
性層７０３を得る。図８において、７０１が石英基板で
あり、７０２が下地の酸化珪素膜である。
【０１１５】図８（Ａ）に示す状態を得たら、クロムシ
リサイドまたはモリブデンシリサイドまたは高濃度に一
導電型を付与する不純物をドープした珪素によって、ゲ
イト電極７０５を形成する。ここでは、モリブデンシリ
サイドによってゲイト電極７０５を形成する。なお、ゲ
イト電極は、後の加熱処理工程に耐える材料で構成する
必要がある。（図８（Ｂ））
【０１１６】次に（Ｃ）に示すように一導電型を付与す
る不純物であるＰ（リン）イオンの注入をプラズマドー
ピング法で行う。この工程でソース領域７０６とドレイ
ン領域７０８、さらにチャネル形成領域７０７が自己整
合的に形成される。（図８（Ｃ））
【０１１７】次に８５０℃、２時間の加熱処理を行い、
不純物イオンが注入された領域の活性化を行う。
【０１１８】さらに層間絶縁膜７０９を酸化珪素膜また
は窒化珪素膜と酸化珪素膜との積層膜で構成する。そし
てコンタクトホールの形成を行い、ソース電極７１０と
ドレイン電極７１１とを形成する。ここでは、ソース／
ドレイン電極としてチタン膜とアルミニウム膜とチタン
膜との積層膜を用いる。勿論、適当な導電材料でこのソ
ース／ドレイン電極を構成することができる。（図８
（Ｄ））
【０１１９】
【発明の効果】珪素の結晶化を助長する金属元素を利用
して得られた結晶性珪素膜に対して、当該金属元素のシ
イサイドを選択的に除去するエッチングを行うことで、
当該金属元素の影響を排除することができる。
【０１２０】そして珪素の結晶化を助長する金属元素を
用いた方法によって得られた結晶性珪素膜でもって作製
した薄膜トランジスタにおいて、 ・得られる薄膜トランジスタの特性がバラツキが大きい ・得られる薄膜トランジスタの特性が劣化しやすい ・ＯＦＦ電流値が大きい といった問題を解決することができる。
【図面の簡単な説明】
【図１】 結晶性珪素膜の作製工程を示す図。
【図２】 結晶性珪素膜を用いた薄膜トランジスタの作
製工程を示す図。
【図３】 結晶性珪素膜の表面の状態を示す写真。
【図４】 結晶性珪素膜の作製工程を示す図。
【図５】 結晶性珪素膜の作製工程を示す図。
【図６】 結晶性珪素膜の作製工程を示す図。
【図７】 薄膜トランジスタの特性の一例を示す図。
【図８】 結晶性珪素膜を用いた薄膜トランジスタの作
製工程を示す図。
【符号の説明】
１０１ ガラス基板（または石英基板） １０２ 下地膜（酸化珪素膜または酸化珪素膜と窒
化珪素膜との積層膜） １０３ 非晶質珪素膜 １０４ ニッケルの膜またはニッケルを含む膜 １０５ 結晶性珪素膜 １０６ ニッケルシリサイド １０７ ニッケルシリサイド １０８ ニッケルシリサイド １０９ 孔 １１０ 孔 １１１ 孔 １１２ 結晶性珪素膜 １１３ 活性層 １１４ ゲイト絶縁膜（酸化珪素膜） １１５ 緻密な酸化珪素膜 １１６ ゲイト電極（アルミニウムでなるゲイト電
極） １１７ 多孔質状の陽極酸化膜 １１８ 緻密な陽極酸化膜 １１９ 残存した陽極酸化膜 １２０ ソース領域 １２１ 低濃度不純物領域 １２２ チャネル形成領域 １２３ 低濃度不純物領域 １２４ ドレイン領域 １２５ 層間絶縁膜 １２６ ＩＴＯ電極（画素電極） １２７ ソース電極配線 １２８ ドレイン電極配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６２７Ｇ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】非晶質珪素膜に接して珪素の結晶化を助長
    する金属元素を接して保持させる工程と、 加熱処理を加え前記非晶質珪素膜を結晶化させ結晶性珪
    素膜を得る工程と、 前記金属元素のシリサイド成分を選択的に除去する工程
    と、 を有することを特徴とする半導体装置の作製方法。
  2. 【請求項２】非晶質珪素膜に接して珪素の結晶化を助長
    する金属元素を接して保持させる工程と、 加熱処理を加え前記非晶質珪素膜を結晶化させ結晶性珪
    素膜を得る工程と、 前記金属元素のシリサイド成分を選択的に除去し開孔を
    形成する工程と、 レーザー光または強光を照射し前記結晶製珪素膜の表面
    を溶解させることにより前記開孔の少なくとも一部を塞
    ぐ工程と、 を有することを特徴とする半導体装置の作製方法。
  3. 【請求項３】非晶質珪素膜に接して珪素の結晶化を助長
    する金属元素を接して保持させる工程と、 加熱処理を加え前記非晶質珪素膜を結晶化させ結晶性珪
    素膜を得ると同時に前記結晶性珪素膜中にシリサイド化
    した領域を形成する工程と、 前記シリサイド化した領域を選択的に除去する工程と、 を有することを特徴とする半導体装置の作製方法。
  4. 【請求項４】非晶質珪素膜に接して珪素の結晶化を助長
    する金属元素を接して保持させる工程と、 加熱処理を加え前記非晶質珪素膜を結晶化させ結晶性珪
    素膜を得ると同時に前記結晶性珪素膜中にシリサイド化
    した領域を形成する工程と、 珪素に対して金属シリサイドを選択的に除去する溶液を
    用いて前記シリサイド化した領域を選択的に除去する工
    程と、 を有することを特徴とする半導体装置の作製方法。
  5. 【請求項５】非晶質珪素膜に接して珪素の結晶化を助長
    する金属元素を接して保持させる工程と、 加熱処理を加え前記非晶質珪素膜を結晶化させ結晶性珪
    素膜を得ると同時に前記結晶性珪素膜中にシリサイド化
    した領域を形成する工程と、 前記シリサイド化した領域を選択的に除去する工程と、 前記選択的に除去された領域をレーザー光または強光の
    照射によって塞ぐ工程と、 を有することを特徴とする半導体装置の作製方法。
  6. 【請求項６】請求項１乃至請求項５において、珪素の結
    晶化を助長する金属元素としてＦｅ、Ｃｏ、Ｎｉ、Ｒ
    ｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選
    ばれた一種または複数の元素が用いられることを特徴と
    する半導体装置の作製方法。
  7. 【請求項７】請求項１乃至請求項５において、珪素の結
    晶化を助長する金属元素としてＮｉ（ニッケル）が用い
    られ、 シリサイドとしてニッケルシリサイドが形成されること
    を特徴とする半導体装置の作製方法。
  8. 【請求項８】請求項１乃至請求項５において、珪素の結
    晶化を助長する金属元素としてＮｉ（ニッケル）が用い
    られ、 シリサイドしてニッケルシリサイドが形成され、 選択的な除去はフッ酸と過水と水の混合溶液によって行
    われることを特徴とする半導体装置の作製方法。
  9. 【請求項９】請求項１乃至請求項５において、 非晶質珪素膜は窒化珪素膜上に形成されており、 珪素の結晶化を助長する金属元素としてＮｉ（ニッケ
    ル）が用いられ、 シリサイドしてニッケルシリサイドが形成され、 選択的な除去はフッ酸と過水と水の混合溶液によって行
    われることを特徴とする半導体装置の作製方法。
  10. 【請求項１０】請求項１乃至請求項５において、 結晶性珪素膜の厚さは１０００Å以下であることを特徴
    とする半導体装置の作製方法。
  11. 【請求項１１】請求項３乃至請求項５において、シリサ
    イド化した領域は概略の直径が１０００Å以上あること
    を特徴とする半導体装置の作製方法。
JP23330595A 1995-08-04 1995-08-18 半導体装置の作製方法 Expired - Fee Related JP3295679B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23330595A JP3295679B2 (ja) 1995-08-04 1995-08-18 半導体装置の作製方法
US08/690,748 US5879974A (en) 1995-08-04 1996-08-01 Method of manufacturing a semiconductor device
KR1019960032442A KR100279106B1 (ko) 1995-08-04 1996-08-03 반도체 장치의 제작방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-219559 1995-08-04
JP21955995 1995-08-04
JP23330595A JP3295679B2 (ja) 1995-08-04 1995-08-18 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH09107100A true JPH09107100A (ja) 1997-04-22
JP3295679B2 JP3295679B2 (ja) 2002-06-24

Family

ID=26523193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23330595A Expired - Fee Related JP3295679B2 (ja) 1995-08-04 1995-08-18 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US5879974A (ja)
JP (1) JP3295679B2 (ja)
KR (1) KR100279106B1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421906B1 (ko) * 2001-05-21 2004-03-10 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR100434314B1 (ko) * 2001-05-21 2004-06-05 엘지.필립스 엘시디 주식회사 다결정화 방법 및 이를 이용한 액정표시장치 제조방법
KR100464205B1 (ko) * 2001-07-10 2005-01-03 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자 및 그 제조방법
KR100466964B1 (ko) * 2001-12-27 2005-01-24 엘지.필립스 엘시디 주식회사 폴리실리콘 박막 제조방법
US7312483B2 (en) 2002-02-28 2007-12-25 Sharp Kabushiki Kaisha Thin film transistor device and method of manufacturing the same
EP2128740A1 (en) * 1998-08-31 2009-12-02 Semiconductor Energy Laboratory Co, Ltd. Display device
JP2011109075A (ja) * 2009-11-13 2011-06-02 Samsung Mobile Display Co Ltd 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法
JP4863093B2 (ja) * 2005-06-07 2012-01-25 マイクロン テクノロジー， インク． ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JP3844552B2 (ja) * 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3856901B2 (ja) * 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6916693B2 (en) * 2000-03-08 2005-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6589884B1 (en) * 2000-08-31 2003-07-08 Micron Technology, Inc. Method of forming an inset in a tungsten silicide layer in a transistor gate stack
JP4900756B2 (ja) * 2002-04-16 2012-03-21 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
JP4115252B2 (ja) * 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
US6900082B2 (en) * 2003-02-24 2005-05-31 Man Wong, The Hong Kong University Of Science & Technology Methods for forming laterally crystallized polysilicon and devices fabricated therefrom
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
US7041540B1 (en) * 2005-02-01 2006-05-09 Chunghwa Picture Tubes, Ltd. Thin film transistor and method for fabricating the same
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220706A (en) * 1978-05-10 1980-09-02 Rca Corporation Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
DE69127395T2 (de) * 1990-05-11 1998-01-02 Asahi Glass Co Ltd Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
JPH05299810A (ja) * 1992-04-21 1993-11-12 Sumitomo Metal Ind Ltd 配線パターン形成用エッチング溶液
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
CN1052110C (zh) * 1993-02-15 2000-05-03 株式会社半导体能源研究所 制造半导体器件的方法
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW447144B (en) * 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2128740A1 (en) * 1998-08-31 2009-12-02 Semiconductor Energy Laboratory Co, Ltd. Display device
KR100421906B1 (ko) * 2001-05-21 2004-03-10 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR100434314B1 (ko) * 2001-05-21 2004-06-05 엘지.필립스 엘시디 주식회사 다결정화 방법 및 이를 이용한 액정표시장치 제조방법
KR100464205B1 (ko) * 2001-07-10 2005-01-03 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자 및 그 제조방법
KR100466964B1 (ko) * 2001-12-27 2005-01-24 엘지.필립스 엘시디 주식회사 폴리실리콘 박막 제조방법
US6946402B2 (en) 2001-12-27 2005-09-20 Lg. Philips Lcd Co., Ltd. Fabricating method of polycrystalline silicon thin film transistor with improved electrical characteristics
US7312483B2 (en) 2002-02-28 2007-12-25 Sharp Kabushiki Kaisha Thin film transistor device and method of manufacturing the same
JP4863093B2 (ja) * 2005-06-07 2012-01-25 マイクロン テクノロジー， インク． ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
JP2011109075A (ja) * 2009-11-13 2011-06-02 Samsung Mobile Display Co Ltd 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same

Also Published As

Publication number Publication date
US5879974A (en) 1999-03-09
JP3295679B2 (ja) 2002-06-24
KR100279106B1 (ko) 2001-04-02

Similar Documents

Publication Publication Date Title
JP3295679B2 (ja) 半導体装置の作製方法
US6919237B2 (en) Process for fabricating thin film transistors
US5854096A (en) Process for fabricating semiconductor device
US6391747B1 (en) Method for forming polycrystalline silicon film
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
JPH08204206A (ja) 半導体およびその作製方法および半導体装置
JPH08153699A (ja) 薄膜半導体装置の作製方法
KR100433359B1 (ko) 반도체 장치 제조 방법
JP4162727B2 (ja) 半導体装置の作製方法
JP3030367B2 (ja) 半導体装置およびその作製方法
JPH08153879A (ja) 半導体装置の作製方法
JPH09199420A (ja) 半導体薄膜の作製方法
JP3394406B2 (ja) 結晶性珪素膜の作製方法
JPH11261077A (ja) 半導体装置
JP3537198B2 (ja) 半導体装置の作製方法
JP4364314B2 (ja) 薄膜トランジスタの作製方法
JP3585534B2 (ja) 半導体装置の作製方法
JPH09312406A (ja) 半導体装置の作製方法
JP2002270855A (ja) 絶縁ゲイト型電界効果トランジスタ
JPH09260288A (ja) 半導体装置及びその作製方法
JPH09148251A (ja) 半導体および半導体装置の作製方法
JPH09266171A (ja) 半導体装置の作製方法
JP2004128514A (ja) 半導体装置の作製方法
JPH07211635A (ja) 半導体装置作製方法
JPH09266172A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080405

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140405

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees