JP3537198B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP3537198B2
JP3537198B2 JP29588094A JP29588094A JP3537198B2 JP 3537198 B2 JP3537198 B2 JP 3537198B2 JP 29588094 A JP29588094 A JP 29588094A JP 29588094 A JP29588094 A JP 29588094A JP 3537198 B2 JP3537198 B2 JP 3537198B2
Authority
JP
Japan
Prior art keywords
film
gate
aluminum
wiring
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29588094A
Other languages
English (en)
Other versions
JPH08139332A (ja
Inventor
舜平 山崎
利光 小沼
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP29588094A priority Critical patent/JP3537198B2/ja
Publication of JPH08139332A publication Critical patent/JPH08139332A/ja
Application granted granted Critical
Publication of JP3537198B2 publication Critical patent/JP3537198B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁ゲイト型電界効果
半導体装置のゲイト電極およびそれから延びる配線(ゲ
イト配線)の構造に関する。本発明は、特に薄膜半導体
を用いたものに関する。
【0002】
【従来の技術】絶縁基板上に形成された薄膜半導体を用
いた絶縁ゲイト型電界効果トランジスタ(以下単にTF
Tという)が知られている。このTFTは、アクティブ
マトリックス型の液晶表示装置の画素電極のスイッチン
グ素子として、あるいは周辺ドライバー回路の駆動素子
として用いられる。また、イメージセンサーやその他集
積回路にも利用することができる。
【0003】TFTの構造として、図1に示すような構
造が提案されている。図1(A)に示されるものはボト
ムゲイト型と呼ばれるもので、アルミニウムを主成分と
するゲイト電極1と同じ層内のゲイト配線2の上にゲイ
ト絶縁膜5、さらには、半導体活性層6が形成される。
活性層は非晶質あるいは結晶性を有した珪素薄膜が用い
られる。ソース8、ドレイン9が活性層6を挟んでゲイ
ト電極1と逆側に存在するのでスタガー型であり、ボト
ムゲイトのスタガー型であるので、逆スタガー型とも呼
ばれる。ソース、ドレインには配線10、11が接続さ
れる。ソース/ドレインのエッチングの際に、活性層を
分断してしまわないように、エッチングストッパー7が
設けられることもある。
【0004】ここで、ゲイト電極1と活性層6、あるい
は、ゲイト配線2と上層の配線11との絶縁は、主とし
てゲイト絶縁膜5によって保たれるが、より絶縁性を向
上させるため、陽極酸化物被膜3、4をゲイト電極・配
線の表面に形成することがおこなわれている。これは陽
極酸化物、特にバリヤ型の陽極酸化物はピンホールが無
く、その耐圧が陽極酸化の最高電圧と同程度となるから
である。
【0005】図1(B)に示される構造のものはトップ
ゲイト型と呼ばれる。すなわち、島状の薄膜半導体活性
層21には、ソース22、ドレイン23とチャネル形成
領域が設けられ、活性層を覆ってゲイト絶縁膜24が形
成され、その上に、アルミニウムを主成分とするゲイト
電極25およひゲイト配線26が設けられる。ソース/
ドレインがゲイト電極と同じ面内にあるのでコプラナー
型ともよばれる。そして、ゲイト電極・配線を覆って、
層間絶縁物29が形成され、その上に上層の配線30、
31が設けられる。この場合にも上層の配線とゲイト配
線との絶縁性を向上させるために、ゲイト電極・配線の
表面を陽極酸化することにより陽極酸化物被膜27、2
8を設けることが提案されている。
【0006】さらに、陽極酸化によって、ゲイト電極が
後退することを利用して、ソース/ドレインとゲイト電
極の間を距離xだけ離したオフセットゲイト構造とする
ことも提案されている。(特開平5−267667) すなわち、ゲイト電極25の周囲に設けられた酸化物層
27の厚さを利用して、オフセットゲイト領域が形成さ
れる。図1(B)に示す構造においては、ソース22と
ドレイン23とをイオン注入法、またはイオンドープ法
によって形成すれば、ゲイト電極25とその周囲の酸化
物層27がマスクとなる。
【0007】この結果、ソース/ドレインに挟まれた領
域にはチャネルとしては機能せず、さりとてソース/ド
レインとしても機能しない領域がソース/ドレインに隣
接して形成される。この領域はオフセットゲイト領域と
呼ばれ、チャネル−ドレイン間あるいはチャネル−ソー
ス間における電界集中を緩和する作用を担う。このオフ
セットゲイト領域を設けることによって、逆方向バイア
ス印加時におけるオフ電流の低減、オン/オフ比の向上
といった効果を得ることができる。
【0008】逆に、このオフセットゲイト領域の幅(酸
化物層27の厚さで決まる)によって、TFTの特性を
ある程度制御できる。逆に、酸化物層27の厚さを制御
性良く形成できない場合、TFTの特性にはバラツキが
生じてしまう。また、図1(A)の場合も、図1(B)
の場合も、配線層間の絶縁性向上のために陽極酸化物被
膜を用いる場合には、陽極酸化物としては緻密な耐圧の
高いものが要求され、また、そのバラツキは小さいこと
が望まれる。
【0009】このような目的のバリヤ型陽極酸化物は、
アルミニウムのゲイト電極・配線を、例えば3%の酒石
酸のエチレングリコール溶液(アンモニアで中性にpH
調整したもの)中に基板を浸し、1〜10V/分、例え
ば4V/分で電圧を120V以上に上昇させることによ
って形成される。また、TFTの作製工程においては、
加熱工程や、フラッシュランプ光、レーザー光が照射さ
れる工程が必要とされるが、このような工程において
は、酸化物層が耐性(耐レーザー性、耐熱性)を有する
ことも必要とされる。
【0010】本発明者らによる数々の実験によれば、ゲ
イト電極・配線として純粋なアルミニウム材料を用いた
場合、陽極酸化工程において、アルミニウムの異常成長
(ヒロックという)が発生する、という問題があった。
また、このようにして得られたアルミニウム膜の表面に
陽極酸化物が形成された構造においては、特に陽極酸化
物が薄い場合には、レーザー光等の強力な光の照射に対
する耐性(耐レーザー性)が弱い、耐熱性がない。(す
なわち、ヒロックが発生して、陽極酸化物層が破壊され
る。特に350℃以上の熱処理では顕著にヒロックが発
生した。)という問題があることも明らかになった。
【0011】上記の問題は、大きなエネルギーが与えら
れた際、原子レベルにおいてアルミニウムの原子が容易
に動き回ることに起因するものと考えられえる。この問
題を解決するには、アルミニウムより融点の高い材料を
微量に添加して、原子レベルにおけるアルミニウムの動
きを抑制する方法が考えられる。そこで、アルミニウム
中にSiやPdを添加する方法が考えられる。このよう
な元素の添加によってヒロックの発生は抑制され、耐熱
性は向上する。
【0012】しかしながら、SiやPdは、アルミニウ
ムに比較してイオン化率が低いので、陽極酸化工程にお
いて、陽極酸化物を厚くできないという問題がある。ま
た、アルミニウムが酸化する速さに比較して周期律表
族の元素であるSiや周期律表8族ないし10族元素
である例えばPdの酸化の速さは遅いので、酸化が一様
に進まず、酸化物層の厚さが不均一で、緻密な酸化物層
が形成できないという問題(実施例3参照)がある。こ
の結果、かえって耐レーザー性が低下する。また、この
ようなアルミニウム材料を用いて、図1(B)に示すよ
うなTFTを形成する場合には、陽極酸化物層27の厚
さが、場所によってまちまちなため、オフセット領域の
幅がばらつくという問題もある。
【0013】
【発明が解決しようとする課題】本発明は、上記数々の
問題点を解決することを課題とする。特に、陽極酸化工
程において、酸化物層を緻密にしかも均一に再現性良く
形成し、しかも後の加熱工程やレーザー光を照射する工
程における耐性を高めることを課題とする。
【0014】
【課題を解決するための手段】本発明は、アルミニウム
にスカンジウムを添加することによって、酸化工程や加
熱工程におけるアルミニウムの異常成長を防止できるも
のである。特に本発明は、アルミニウム中にSc(スカ
ンジウム)を0.05重量%〜0.40重量%、好まし
くは、0.1重量%〜0.25重量%添加したことを特
徴とする。
【0015】濃度が0.05重量%以下とすると、耐熱
性が十分でなく、350℃,1時間でヒロックの発生が
見られる。これらの材料のエッチングには従来と同様に
ウェットエッング、ドライエッチングを用いることがで
きる。ドライエッチングをおこなう場合には、条件によ
って添加元素(スカンジウム等)が残査として残る場
合、特にこの量が0.40重量%以上あると、ドライエ
ッチングでエッチングされた表面に残さが残ってしまう
場合もあるが、これは純水で洗浄することによって除去
できる。
【0016】
【作用】このような不純物の添加されたアルミニウムを
用いてその陽極酸化をおこなった場合には緻密で均一な
厚さの陽極酸化物層が得られる。また、陽極酸化工程に
おいて、アルミの異常成長を防止することもできる。S
cの他には、Y、La、ランタノイドを利用することが
できる。その結果、陽極酸化工程を制御性良く、しかも
再現性よく行うことができ、このような陽極酸化工程に
よって図1(B)に示すようなオフセット領域を有する
TFTを作製した場合には、オフセット領域の幅が均一
な(すなわち、特性の均一な)TFTが得られる。
【0017】Scは、イオン化率がアルミニウムに比較
して高く、陽極酸化工程において、アルミニウムの酸化
を妨げることがない。従って、緻密な酸化物層を形成す
ることができるのである。また、原子レベルにおけるア
ルミニウムの動きを抑制する効果も高いので、加熱もし
くは陽極酸化工程でのヒロックの発生を抑制できる。ま
た、陽極酸化物層は緻密で表面が滑らかであり、また、
陽極酸化物層とアルミニウム膜界面の表面状態も凹凸が
少ないので、光の反射に優れ、耐レーザー性を高めるこ
とになる。
【0018】以上のことは、厚さが1200Å以下の薄
い陽極酸化物を形成する場合にもあてはまる。従来のS
iあるいはPdを添加した陽極酸化物層はある程度の厚
さ(通常は2000Å以上)がないと、耐熱性、耐レー
ザー性を期待できなかった。これは、前記のように陽極
酸化物の表面に凹凸があり、また、陽極酸化物も薄いと
ころと厚いところがあり、加熱、レーザー照射によっ
て、薄いところから陽極酸化物層が破壊されるからであ
る。しかしながら、本発明の族元素を添加すると、陽
極酸化が均一に進行するために、上記のような凹凸はほ
とんど生じなかった。このため、300〜1200Åと
いう薄い陽極酸化物層であっても、耐熱性、耐レーザー
性に優れたものが得られた。
【0019】[実施例] 本実施例は図2(A)〜(E)に示されるように、ガラ
ス基板201上に形成された非晶質珪素を用いたボトム
ゲイト型TFT回路を形成する例である。本実施例の構
成は、アクティブ型の液晶表示装置の画素電極のスイッ
チング素子に応用することができる。
【0020】図2に本実施例の作製工程の断面図を示
す。まず、基板(コーニング7059)201上にプラ
ズマCVD法によって厚さ2000Åの窒化珪素の下地
膜202を形成した。CVDの原料ガスとしてはアンモ
ニア(NH3 )とモノシラン(SiH4 )を用い、成膜
時の基板温度は300〜450℃、例えば350℃とし
た。基板は、下地膜の成膜の前もしくは後に、歪み温度
よりも高い温度でアニールをおこなった後、0.1〜
1.0℃/分で歪み温度以下まで徐冷すると、その後の
温度上昇を伴う工程(例えば、後の赤外光照射を含む)
での基板の収縮が少なく、マスク合わせが用意となる。
コーニング7059基板では、620〜660℃で1〜
4時間アニールした後、0.1〜1.0℃/分、好まし
くは、0.03〜0.3℃/分で徐冷し、400〜50
0℃まで温度が低下した段階で取り出すとよい。
【0021】引き続いて、スパッタリング法によって、
厚さ3000〜8000Å、例えば4000Åのアルミ
ニウムを成膜した。このアルミニウム中には、0.2%
重量のScが含有させる。このアルミニウム中に含有さ
せる材料としては、周期律表族の希土類元素を利用す
ることができる。またその含有量は、0.05〜0.4
0重量%、好ましくは、0.1〜0.25重量%とする
ことができる。
【0022】そしてアルミニウム膜をパターニング・エ
ッチングして、ゲイト電極203、ゲイト配線204を
形成した。エッチングにはウェットエッチング法を用い
た。さらに、このアルミニウムの電極の表面を陽極酸化
して、表面に酸化物層205、206を形成した。この
陽極酸化は、酒石酸が1〜5%含まれたpH=6.9〜
7.1のエチレングリコール溶液中で行った。この際、
4V/分で電圧を150Vまで上昇させることによって
陽極酸化を行った。得られた酸化物層205、206の
厚さは2000Åであった。(図2(A))
【0023】その後、プラズマCVD法によって厚さ3
000Åの窒化珪素膜207をゲイト絶縁膜として成膜
した。ゲイト電極・配線の表面には陽極酸化物層が形成
されているので、この成膜においてヒロックが発生する
ことはなった。
【0024】そして、プラズマCVD法によって、厚さ
200〜500Å、例えば300Åの真性(I型)の非
晶質珪素膜208を成膜した。さらに、その上にプラズ
マCVD法によって厚さ1000〜3000Å、例えば
2000Åの窒化珪素膜を堆積した。そして、パターニ
ングしたのち、窒化珪素膜を熱燐酸でエッチングし、エ
ッチングストッパー209を形成した。(図2(B))
【0025】その後、プラズマCVD法によって、厚さ
1000〜4000Åの微結晶のN型珪素膜210を成
膜した。本実施例では、珪素膜の厚さは2000Åとし
た。原料ガスとしては、モノシランもしくはジシラン
(Si2 6 )にフォスフィン(PH3 )を1〜5体積
%混合したものを用いた。(図2(C)) この工程はほぼ真性の非晶質珪素膜を堆積したのち、イ
オンドーピング法(プラズマドーピング法とも言う)に
よって、N導電型を付与する不純物を添加する方法を採
用してもよい。
【0026】そして、N型珪素膜210および真性珪素
膜208をドライエッチングして、活性層211、ソー
ス212、ドレイン213を形成した。なお、エッチン
グストッパー209はエッチング速度が十分に小さいの
で、その下の活性層がエッチングされることはなかっ
た。(図2(D))
【0027】続いて、金属材料、例えば、チタンとアル
ミニウムの多層膜によってTFTの電極・配線214、
215を形成した。以上のようにしてTFT216を完
成させた。その際、ゲイト配線217と上層の配線21
5との交差部217においては、緻密な陽極酸化物被膜
206が存在していたこともあり、配線間のショートは
ほとんどなかった。また、TFTにおいても、ゲイト電
極と活性層とのショートは皆無であった。(図2
(E))
【0028】[参考例1]参考例の作製工程を図3に示す。まず図3(A)に示
すようにガラス基板(アルミナ珪酸ガラス、本参考例で
はコーニング1737)301上に下地膜として酸化珪
素膜302を2000Åの厚さにスパッタ法またはプラ
ズマCVD法で成膜した。次に燐をドープしてN型の導
電型とした非晶質珪素膜を3000Åの厚さにプラズマ
CVD法または減圧熱CVD法で成膜し、これをエッチ
ングして、島状領域303、304を形成した。これは
TFTのソース/ドレインとなるものである。
【0029】その後、プラズマCVD法または減圧熱C
VD法で厚さ500Åの非晶質珪素膜305を形成し
た。そして、珪素膜を500〜650℃、例えば、55
0℃で4時間の熱アニールをおこなうことにより、結晶
化させた。熱アニールに際しては、特開平6−2441
04に示されるように、ニッケル、コバルト、パラジウ
ム、鉄、白金等の金属元素を微量添加すると、これらの
金属の触媒作用によりより低温、短時間で結晶化が進行
する。次にゲイト絶縁膜として酸化珪素膜306をプラ
ズマCVD法により、3000Åの厚さに成膜した。そ
して、アルミニウム膜307をスパッタ法で5000Å
の厚さに成膜した。アルミニウム膜には0.25重量%
のスカンジウム(Sc)を含有せしめた。(図3
(A))
【0030】そして、アルミニウム膜307、ゲイト絶
縁膜306、珪素膜305をエッチングして、ゲイト電
極310、ゲイト絶縁膜309、活性層308、ゲイト
配線311を形成した。本参考例1の構造のTFTは、
前記実施例のものと同様、スタガー型であるが、トップ
ゲイト型である点で異なっている。このような構造を順
スタガー型という。本参考例1の構造においては、活性
層のエッチングとゲイト電極のエッチングが同時に
れるので、その分だけ工程を削減できる。(図3 (B))
【0031】その後、前記実施例と同様の陽極酸化処理
によりゲイト電極・配線の表面に陽極酸化物被膜を形成
した。陽極酸化は前記実施例と同様の条件でおこない、
参考例1では最高電圧は150Vまで上昇させた。こ
の結果、厚さ2000Åの陽極酸化物被膜312、31
3が形成された。(図3 (C) )
【0032】その後、プラズマCVD法によって、層間
絶縁物として厚さ3000Åの酸化珪素膜314を形成
した。さらに、層間絶縁物にコンタクトホールを形成
し、通常の配線形成技術によって、アルミニウムを主成
分とする金属配線315、316を形成した。アルミニ
ウムにはシリコンやタングステンを1〜5原子%混入さ
せてもよかった。以上のようにしてTFT217を形成
した。ゲイト配線311と配線316の交差部318は
陽極酸化物被膜313の存在により、層間ショートもな
かった。(図3(D) )以上によって基本的な回路が形成
できた。本参考例1の順スタガーTFTの構造は通常の
ものと異なるので、その層構造を図3(E)に示す。そ
の後、さらに上層の配線や層間絶縁物、透明導電性被膜
等を形成してもよい。
【0033】[参考例2] 図4に本参考例2を示す。まず、基板(コーニング70
59)401上に下地酸化膜402として厚さ1000
〜3000Åの酸化珪素膜を形成した。その後、プラズ
マCVD法やLPCVD法によって非晶質珪素膜を30
0〜5000Å、好ましくは500〜1000Å堆積
し、これを、550〜600℃の還元雰囲気に24時間
放置して、結晶化せしめた。この工程は、レーザー照射
によっておこなってもよい。そして、このようにして結
晶化させた珪素膜をエッチングして島状領域403を形
成した。さらに、この上にスパッタ法によって厚さ70
0〜1500Åの酸化珪素膜404を形成した。
【0034】その後、厚さ1000Å〜3μmのアルミ
ニウム(0.1〜0.3重量%のSc(スカンジウム)
を含む)膜をスパッタ法によって形成した。そして、フ
ォトレジスト(例えば、東京応化製、OFPR800/
30cp)をスピンコート法によって形成した。フォト
レジストの形成前に、陽極酸化法によって厚さ100〜
1000Åの酸化アルミニウム膜を表面に形成しておく
と、フォトレジストとの密着性が良く、また、フォトレ
ジストからの電流のリークを抑制することにより、後の
陽極酸化工程において、多孔質陽極酸化物を側面のみに
形成するうえで有効であった。その後、フォトレジスト
とアルミニウム膜をパターニングして、アルミニウム膜
と一緒にエッチングし、ゲイト電極405、ゲイト配線
406を形成した。ゲイト電極・配線上にはマスク膜4
07、408を残存させたままとした。(図4(A))
【0035】さらにゲイト電極・配線に電解液中で電流
を通じて、その側面を陽極酸化し、厚さ3000〜60
00Å、例えば、厚さ5000Åの陽極酸化物409、
410を形成した。陽極酸化は、3〜20%のクエン酸
もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶
液を用いておこない、10〜30Vの一定電圧をゲイト
電極に印加すればよい。本参考例2ではシュウ酸溶液
(30℃)中で電圧を10Vとし、20〜40分、陽極
酸化した。陽極酸化物の厚さは陽極酸化時間によって制
御した。マスク膜が存在したために、ゲイト電極・配線
の上面には陽極酸化物は形成されなかった。このように
して得られた陽極酸化物はバリヤ型陽極酸化物とは異な
り多孔質であった。(図4(B) )
【0036】次に、マスク407、408を除去し、再
び電解溶液中において、ゲイト電極・配線に電圧を印加
した。今回は、3〜10%の酒石酸、硼酸、硝酸が含ま
れたエチレングルコール溶液を用いた。溶液の温度は1
0℃前後の室温より低い方が良好な酸化膜が得られた。
このため、ゲイト電極・配線の上面および側面にバリヤ
型の陽極酸化物411、412が形成された。陽極酸化
物411、412の厚さは印加電圧に比例し、印加電圧
が150Vで2000Åの陽極酸化物が形成された。
(図4(C) )
【0037】その後、ドライエッチング法によって酸化
珪素膜404をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してCF4 を使用すれば陽極酸化物はエッチングされ
ず、酸化珪素膜404のみがエッチングされる。また、
多孔質陽極酸化物409、410の下の酸化珪素膜41
3、414はエッチングされずに残った。(図4
(D))
【0038】その後、燐酸、酢酸、硝酸の混酸を用いて
多孔質陽極酸化物409、410をエッチングした。こ
のエッチングでは多孔質陽極酸化物のみがエッチングさ
れ、エッチングレートは約600Å/分であった。バリ
ヤ型陽極酸化物はほとんどエッチングされず、したがっ
て、内部のアルミニウム電極はエッチングされなかっ
た。また、その下のゲイト絶縁膜413、414もその
まま残存した。
【0039】そして、イオンドーピング法によって、T
FTの活性層403に、ゲイト電極部(すなわちゲイト
電極とその周囲の陽極酸化膜)およびゲイト絶縁膜41
3をマスクとして自己整合的に不純物を注入し、N型の
高濃度不純物領域(ソース/ドレイン領域)414、4
17、N型の低濃度不純物領域415、416を形成し
た。ドーピングガスとしてはフォスフィン(PH3)を
用いた。本参考例2はドーピングは2段階に分けておこ
なった。第1のドーピングでは、ドーズ量は1×1014
〜5×1015原子/cm2、加速エネルギーは10〜30
keVとした。このドーピングでは、主として露出した
珪素に不純物がドーピングされ、高濃度不純物領域41
4、417が形成された。
【0040】第2のドーピングでは、ドーズ量は1×1
12〜5×1013原子/cm2 、加速エネルギーは60
〜90keVとした。このドーピングでは、深い部分に
まで不純物がドーピングされ、第1のドーピングでは不
純物の添加されなかった、ゲイト絶縁膜413の下の低
濃度不純物領域415、416に不純物が添加された。
このような2段階のドーピングは基板をその度に装置に
出し入れしなくとも、ドーピング条件を変えるだけでよ
いので、実質的な工程の増加にはつながらない。(図4
(E)) その後、KrFエキシマーレーザー(波長248nm、
パルス幅20nsec)を照射して、活性層中に導入さ
れた不純物イオンの活性化をおこなった。この工程は熱
アニールによるものでもよい。
【0041】最後に、全面に層間絶縁物418として、
CVD法によって酸化珪素膜を厚さ3000Å形成し
た。そして、TFTのソース/ドレインにコンタクトホ
ールを形成し、アルミニウム配線・電極419、420
を形成した。さらに200〜400℃で水素アニールを
おこなった。以上によって、TFTが完成された。本
考例2においても、ゲイト配線406と配線420の交
差部421では、陽極酸化物被膜412の存在により、
層間ショートは皆無であった。(図4(F) )
【0042】
【発明の効果】ゲイト電極・配線の陽極酸化工程におい
て、アルミニウム中にScを0.05〜0.40重量
%、好ましくは、0.1〜0.25重量%添加すること
によって、 (1)酸化される領域の異常成長(ヒロック)を防止す
ることができる。 (2)酸化される厚さの制御性を高めることができる。 (3)均一な酸化物層を形成することができる。 (4)耐熱性を高くすることができる。 (5)耐レーザー性を高くすることができる。 (6)特にTFTのオフセット領域を形成する場合、T
FTの特性を揃えることができる。 (7)異常成長がなく、緻密な酸化物層を形成できるの
で、薄い酸化物層を形成することができる。といった効
果を得ることができる。
【図面の簡単な説明】
【図1】ゲイト電極・配線が陽極酸化された構造を有す
るTFTを示す。
【図2】本発明の実施例の作製工程を示す。
【図3】参考例1の作製工程を示す。
【図4】参考例2の作製工程を示す。
【符号の説明】
1・・・・ ゲイト電極 2・・・・ ゲイト配線 3、4・・ 陽極酸化物被膜 5・・・・ ゲイト絶縁膜 6・・・・ 活性層 7・・・・ エッチングストッパー 8・・・・ ソース 9・・・・ ドレイン 10、11・ 配線 21・・・・ 島状半導体領域 22・・・・ ドレイン 23・・・・ ソース 24・・・・ ゲイト絶縁膜 25・・・・ ゲイト電極 26・・・・ ゲイト配線 27、28・ 陽極酸化物被膜 29・・・・ 層間絶縁物 30、31・ 配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (56)参考文献 特開 平1−134426(JP,A) 特開 平2−85826(JP,A) 特開 平2−210420(JP,A) 特開 平1−289140(JP,A) 特開 平8−120489(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 H01L 21/28 H01L 29/41 H01L 21/3025

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ボトムゲイト型の絶縁ゲイト型半導体装置
    の作製方法において、 基板上にスカンジウムが0.05重量%〜0.40重量
    %含まれたアルミニウムを主成分とする被膜を形成し、 前記被膜をパターニングしてゲイト電極を形成し、 前記ゲイト電極の表面に陽極酸化物層を形成し、 前記陽極酸化物層上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上に半導体層を形成することを特徴と
    する半導体装置の作製方法。
JP29588094A 1994-11-05 1994-11-05 半導体装置の作製方法 Expired - Fee Related JP3537198B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29588094A JP3537198B2 (ja) 1994-11-05 1994-11-05 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29588094A JP3537198B2 (ja) 1994-11-05 1994-11-05 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002016063A Division JP2002270855A (ja) 2002-01-24 2002-01-24 絶縁ゲイト型電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPH08139332A JPH08139332A (ja) 1996-05-31
JP3537198B2 true JP3537198B2 (ja) 2004-06-14

Family

ID=17826377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29588094A Expired - Fee Related JP3537198B2 (ja) 1994-11-05 1994-11-05 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3537198B2 (ja)

Also Published As

Publication number Publication date
JPH08139332A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
US5523257A (en) Mis semiconductor device and method of fabricating the same
US5847410A (en) Semiconductor electro-optical device
US6337232B1 (en) Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JP3295679B2 (ja) 半導体装置の作製方法
KR100305415B1 (ko) 에칭재료와에칭방법및전자장치제조방법
JPH0758339A (ja) 半導体装置およびその作製方法
JPH07258893A (ja) 陽極酸化物及び陽極酸化方法
JPH07169974A (ja) 半導体装置およびその作製方法
JP2001028448A (ja) 薄膜トランジスタの作製方法
US5866444A (en) Integrated circuit and method of fabricating the same
JP3176253B2 (ja) 回路基板
JP2805590B2 (ja) 半導体装置の作製方法
US20040023446A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
JP4162727B2 (ja) 半導体装置の作製方法
US5897345A (en) Semiconductor device and process for fabricating the same
JP2840812B2 (ja) 半導体装置およびその作製方法
JP3352744B2 (ja) Mis型半導体装置の作製方法
JP3537198B2 (ja) 半導体装置の作製方法
JP2002270855A (ja) 絶縁ゲイト型電界効果トランジスタ
JPH08167722A (ja) 半導体集積回路の作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP2940653B2 (ja) 半導体装置およびその作製方法
JPH0951098A (ja) 薄膜トランジスタおよびその製造方法
JP2000150907A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees