JP3352744B2 - Mis型半導体装置の作製方法 - Google Patents

Mis型半導体装置の作製方法

Info

Publication number
JP3352744B2
JP3352744B2 JP02328693A JP2328693A JP3352744B2 JP 3352744 B2 JP3352744 B2 JP 3352744B2 JP 02328693 A JP02328693 A JP 02328693A JP 2328693 A JP2328693 A JP 2328693A JP 3352744 B2 JP3352744 B2 JP 3352744B2
Authority
JP
Japan
Prior art keywords
film
gate electrode
wiring
thickness
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP02328693A
Other languages
English (en)
Other versions
JPH06216156A (ja
Inventor
舜平 山崎
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP02328693A priority Critical patent/JP3352744B2/ja
Priority to TW089102357A priority patent/TW425637B/zh
Priority to TW086207869U priority patent/TW435820U/zh
Priority to TW083100226A priority patent/TW403972B/zh
Priority to CN94101919A priority patent/CN1061468C/zh
Priority to CNB991088905A priority patent/CN100358143C/zh
Priority to CNB001038958A priority patent/CN1314080C/zh
Priority to US08/181,906 priority patent/US5523257A/en
Priority to CNB2006100997203A priority patent/CN100570835C/zh
Priority to KR1019940001011A priority patent/KR0161994B1/ko
Publication of JPH06216156A publication Critical patent/JPH06216156A/ja
Priority to US08/654,052 priority patent/US5736750A/en
Priority to US08/721,537 priority patent/US5891766A/en
Priority to CNB981147798A priority patent/CN1156015C/zh
Priority to US09/251,436 priority patent/US6114728A/en
Priority to KR1020000046293A priority patent/KR100320789B1/ko
Priority to US09/641,559 priority patent/US6417543B1/en
Priority to KR1020010007210A priority patent/KR100448904B1/ko
Priority to US10/136,322 priority patent/US6984551B2/en
Application granted granted Critical
Publication of JP3352744B2 publication Critical patent/JP3352744B2/ja
Priority to US11/327,430 priority patent/US7351624B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、金属(M)−絶縁物
(I)−半導体(S)型半導体装置、いわゆるMIS型
半導体装置(絶縁ゲイト型半導体装置ともいう)の作製
方法に関する。MIS型半導体装置には、例えば、MO
Sトランジスタ、薄膜トランジスタ等が含まれる。
【0002】
【従来の技術】従来、MIS型半導体装置は自己整合法
(セルフアライン法)を用いて作製されてきた。この方
法は半導体基板もしくは半導体被膜上にゲイト絶縁膜を
介してゲイト配線(電極)を形成し、このゲイト配線を
マスクとして、前記半導体基板もしくは半導体被膜中に
不純物を導入するものである。不純物を導入する手段と
しては、熱拡散法、イオン注入法、プラズマドーピング
法、レーザードーピング法が用いられる。このような手
段によって、ゲイト電極との端部と不純物領域(ソー
ス、ドレイン)の端部がほぼ一致し、ゲイト電極と不純
物領域が重なるオーバーラップ状態(寄生容量の発生の
原因)やゲイト電極と不純物領域が離れるオフセット状
態(実効移動度の低下の原因)をなくすことができた。
【0003】ただし、従来の工程では、不純物領域と、
それに隣接し、ゲイト電極の下部にある活性領域(チャ
ネル形成領域)のキャリヤ濃度の空間的変化が大きすぎ
て、著しく大きな電界を生じせしめ、特にゲイト電極に
逆バイアス電圧を印加した場合のリーク電流(OFF電
流)が増大するという問題があった。
【0004】この問題に対しては、本発明人らは、ゲイ
ト電極と不純物領域とをわずかにオフセット状態とする
ことによって改善できることを見出し、さらには、この
オフセット状態を実現せしめるために、ゲイト電極を陽
極酸化可能な材料によって形成し、陽極酸化の結果、生
成された陽極酸化膜をもマスクとして不純物導入をおこ
なうことによって、300nm以下のオフセット状態を
再現性よく得ることを見出した。
【0005】また、イオン注入法、プラズマドーピング
法のごとき高速イオンを半導体基板もしくは半導体被膜
に照射することによって不純物導入をおこなう方法にお
いては、イオンの侵入した部分の半導体基板もしくは半
導体被膜の結晶性が損なわれるため、結晶性を改善せし
めること(活性化)が必要とされた。従来は、主として
600℃以上の温度において熱的に結晶性の改善をおこ
なったが、近年にはプロセスの低温化が求められる傾向
にあり、本発明人等は、レーザーもしくはそれと同等な
強光を照射することによっても活性化をおこなえるこ
と、およびその量産性が優れていることをも示した。
【0006】図2に示すのは、上記の思想に基づいた薄
膜トランジスタの作製工程である。まず、基板201上
に下地絶縁膜202を堆積し、さらに、島状の結晶性半
導体領域203を形成し、これを覆って、ゲイト絶縁膜
として機能する絶縁膜204を形成する。そして、陽極
酸化可能な材料を用いてゲイト配線205を形成する。
(図2(A))
【0007】次に、ゲイト配線を陽極酸化し、ゲイト配
線の表面に厚さ300nm以下、好ましくは250nm
以下の陽極酸化物206を形成する。そして、この陽極
酸化物をマスクとして、イオン注入法、イオンドーピン
グ法等の手段によって、自己整合的に不純物(例えば、
燐(P))を照射し、不純物領域207を形成する。
(図2(B))
【0008】その後、上面からレーザー光等の強光を照
射することによって不純物の導入された領域の活性化を
おこなう。(図2(C))最後に、層間絶縁物208を
堆積し、不純物領域にコンタクトホールを形成して、こ
れに接続する電極209を形成して、薄膜トランジスタ
が完成する。(図2(D))
【0009】
【発明が解決しようする課題】しかしながら、上記に示
した方法では、不純物領域と活性領域(ゲイト電極の直
下の半導体領域で、不純物領域に挟まれている)の境界
(図2(C)において、Xで指示する)が不安定であ
り、長時間の使用においてはリーク電流の増大等の問題
が生じ、信頼性が低下することが明らかになった。すな
わち、工程から明らかなように、活性領域は実質的に、
最初から結晶性は変化しない。一方、活性領域に隣接す
る不純物領域は、最初、活性領域と同じ結晶性を有して
いるが、不純物導入の過程で結晶性が破壊される。不純
物領域は後のレーザー照射工程によって回復されるが、
当初の結晶性と同じ状態を再現することは難しく、特に
不純物領域の中でも活性領域に接する部分は、レーザー
照射の際に影となる可能性が高く、十分な活性化がおこ
なえないことが明らかになった。すなわち、不純物領域
と活性領域の結晶性が不連続であり、このためトラップ
準位等が発生しやすい。特に不純物の導入方法として高
速イオンを照射する方式を採用した場合には、不純物イ
オンが散乱によって、ゲイト電極部の下に回り込み、そ
の部分の結晶性を破壊する。そして、このようなゲイト
電極部の下の領域はゲイト電極部が影となってレーザー
等によって活性化することが不可能であった。
【0010】この問題点を解決する一つの方法は、裏面
からレーザー等の光照射をおこなって、活性化すること
である。この方法では、ゲイト配線が影とならないの
で、活性領域と不純物領域の境界も十分に活性化され
る。しかし、この場合には基板材料が光を透過すること
が必要であり、当然のことながら、シリコンウェファー
等を用いる場合には利用できない。また、多くのガラス
基板は300nm以下の紫外光を透過することは難しい
ので、例えば、量産性に優れたKrFエキシマーレーザ
ー(波長248nm)は利用できない。
【0011】本発明は、かかる問題点を顧みてなされた
ものであり、活性領域と不純物領域の結晶性の連続性を
達成することによって、信頼性の高いMIS型半導体装
置、例えば、MOSトランジスタや薄膜トランジスタを
得ることを課題とする。
【0012】
【問題を解決するための手段】本発明は、レーザーもし
くはフラッシュランプ等の強力な光源より発せられる光
エネルギーを上面より不純物領域に照射してこれを活性
化せしめる際に、不純物領域のみでなくそれに隣接する
活性領域の一部、特に不純物領域と活性領域の境界部分
にも光エネルギーを照射するものであり、かかる目的を
遂行するためにゲイト電極部を構成する材料の一部を除
去することを特徴とする。
【0013】本発明の構成は、結晶性の半導体基板もし
くは半導体被膜上にゲイト絶縁膜として機能する絶縁被
膜を形成したのち、適切な材料によってゲイト配線(ゲ
イト電極)を形成し、これを電極として、電気化学的な
作用(例えば、電気メッキ等)によってその表面に導伝
材料等の被膜を電気化学的に被着せしめる工程と、この
ようにして処理されたゲイト電極部(ゲイト電極とその
表面に被着した導伝材料)をマスクとして自己整合的に
不純物を半導体基板もしくは半導体被膜中に導入する工
程と、先に被着された材料の一部もしくは全てを除去し
て、不純物領域と活性領域の境界に光エネルギーが照射
できる状態とし、この状態で光エネルギーを照射して、
活性化をおこなう工程とを有する。
【0014】必要であれば、ゲイト電極を陽極酸化可能
な材料によって構成し、光エネルギーを照射した後、陽
極酸化することによってその表面を絶縁性の高い陽極酸
化物で被覆し、また、層間絶縁物等を設けて上部配線と
の容量結合を低下させる構造としてもよいことはいうま
でもない。
【0015】本発明において用いることが好ましい陽極
酸化可能な材料としては、アルミニウム、チタン、タン
タル、シリコン、タングステン、モリブテンである。こ
れらの材料の単体もしくは合金を単層もしくは多層構造
としてゲイト電極とするとよい。これらの材料にさらに
微量の他の元素を加えてもよいことは言うまでもない。
また、陽極酸化法としては、電解溶液中で酸化をおこな
う湿式法が一般的であるが、公知のプラズマ陽極酸化法
(減圧プラズマ雰囲気中で酸化をおこなう)を使用して
もよいことはいうまでもない。さらに、陽極酸化に限ら
ず,他の適当な酸化方法を用いて配線を酸化してもよい
ことは言うまでもない。また、本発明において用いられ
る光エネルギーの源泉(ソース)としては、KrFレー
ザー(波長248nm)、XeClレーザー(308n
m)、ArFレーザー(193nm)、XeFレーザー
(353nm)等のエキシマーレーザーや、Nd:YA
Gレーザー(1064nm)およびその第2、第3、第
4高調波、炭酸ガスレーザー、アルゴンイオンレーザ
ー、銅蒸気レーザー等のコヒーレント光源、およびキセ
ノンフラッシュランプ、クリプトナークランプ等の非コ
ヒーレント光源が適している。
【0016】このような工程で得られたMIS型半導体
装置は、上方から見たときに、不純物領域(ソース、ド
レイン)の接合とゲイト電極部(ゲイト電極もしくはこ
れに付随している陽極酸化物を含む)が実質的に同一形
状であり(相似形であること)、しかも、ゲイト電極
(導伝面を境界とする。陽極酸化物等の付随物は含まな
い)と不純物領域がオフセット状態となっていることが
特徴である。また、陽極酸化物等の酸化物を有しない場
合にはゲイト電極の周囲には酸化物がなく、かつ、不純
物領域とゲイト電極がオフセット状態となっており、オ
フセットの幅は0.1〜0.5μmが好ましい。
【0017】本発明においては、例えば、配線ごとに印
加電圧を加減することによって同一基板上であっても陽
極酸化物等の酸化物の厚さを変更することもできる。こ
の場合にはゲイト電極部の酸化物の厚さとキャパシタ
(あるいは配線の交差する部分)の部分の酸化物の厚さ
をそれぞれの目的に適したものとなるように、独立に設
定してもよい。
【0018】
【実施例】〔実施例1〕 図1に本実施例を示す。本実
施例は絶縁基板上に薄膜トランジスタを形成するもので
ある。基板101は、ガラス基板で、例えば、コーニン
グ7059等の無アルカリガラス基板や石英基板等を使
用できる。コストを考慮して、ここではコーニング70
59基板を用いた。これに下地の酸化膜として酸化珪素
膜102を堆積した。酸化珪素膜の堆積方法は、例え
ば、スパッタ法や化学的気相成長法(CVD法)を使用
できる。ここでは、TEOS(テトラ・エトキシ・シラ
ン)と酸素を材料ガスとして用いて、プラズマCVD法
によって成膜をおこなった。基板温度は200〜400
℃とした。この下地酸化珪素膜の厚さは、500〜20
00Åとした。
【0019】次いで、アモルファスシリコン膜を堆積
し、これを島状にパターニングした。アモルファスシリ
コン膜の堆積方法としてはプラズマCVD法や減圧CV
D法が用いられる。ここでは、モノシラン(SiH4
を材料ガスとして、プラズマCVD法によってアモルフ
ァスシリコン膜を堆積した。このアモルファスシリコン
膜の厚さは200〜700Åとした。そして、これにレ
ーザー光(KrFレーザー、波長248nm、パルス幅
20nsec)を照射した。レーザー照射前には基板を
真空中で0.1〜3時間、300〜550℃に加熱し
て、アモルファスシリコン膜に含有されている水素を放
出させた。レーザーのエネルギー密度は250〜450
mJ/cm2 とした。また、レーザー照射時には、基板
を250〜550℃に加熱した。この結果、アモルファ
スシリコン膜は結晶化し、結晶性シリコン膜103とな
った。
【0020】次いで、ゲイト絶縁膜として機能する酸化
珪素膜104を厚さ800〜1200Å形成した。ここ
ではその作製方法は下地酸化珪素膜102と同じ方法を
採用した。さらに、陽極酸化可能な材料、例えば、アル
ミニウム、タンタル、チタン等の金属、シリコン等の半
導体、窒化タンタル、窒化チタン等の導電性金属窒化物
を用いてゲイト電極105を形成した。ここではアルミ
ニウムを使用し、その厚さは2000〜10000Åと
した。このとき、アルミニウムのパターニングを燐酸に
よっておこなったため、等方的にアルミニウム被膜がエ
ッチングされ、図に示すような断面形状となった。(図
1(A))
【0021】次に、このゲイト配線105に電流を通
じ、その表面に厚さ2000〜2500Åの金属被膜1
06を被着形成した。この金属被膜の形成はいわゆる電
気メッキのプロセスと同様な手段を使用し、金属被膜の
材料としては、銅、ニッケル、クロム、亜鉛、錫、金、
銀、白金、パラジウム、ロジウム等が使用できるが、こ
れらの中でもエッチングが容易なものが好ましい。本実
施例ではクロムを用いた。まず、無水クロム酸を0.1
〜2%硫酸溶液に溶解させて、1〜30%の溶液とす
る。そして、この溶液に基板を浸し、ゲイト配線を陰極
に接続し、一方、対向電極(陽極)としては白金電極を
用い、45〜55℃で100〜4000A/m2 の電流
を流した。
【0022】以上の工程によって、ゲイト配線の表面を
クロム被膜で被覆した後、ボロン(B)もしくは燐
(P)のイオンを照射して不純物領域107を形成し
た。イオンの加速エネルギーはゲイト絶縁膜104の厚
さによって変更されるが、典型的にはゲイト絶縁膜が1
000Åの場合には、ボロンでは50〜65keV、燐
では60〜80keVが適していた。また、ドーズ量は
2×1014cm-2〜6×1015cm-2が適していたが、
ドーズ量が低いほど信頼性の高い素子が得られることが
明らかになった。このようにクロム被膜が存在する状態
で不純物の導入をおこなった結果、ゲイト電極(アルミ
ニウム)と不純物領域はオフセットの状態となった。な
お、図で示した不純物領域の範囲は名目的なもので、実
際にはイオンの散乱等によって回り込みがあることはい
うまでもない。(図1(B))
【0023】さて、不純物ドーピングが終了した後、先
のメッキ工程によって形成したクロム膜のみをエッチン
グした。1〜5%酒石酸のエチレングリコール溶液中に
基板を浸し、ゲイト配線を陽極に接続し、陰極として白
金電極を用い、これに電流を通じることによって、ゲイ
ト配線の表面に被着していたクロム被膜を酸化、溶解せ
しめた。溶液中に溶解したクロムは陰極の白金電極上に
被着するので、これを再利用することにより、有害なク
ロムを外部に排出しない閉システムができる。ゲイト配
線上のクロムが全て除去されると、今度はゲイト配線の
アルミニウムが陽極酸化されるが、これは電圧を制限す
ることにより抑制できる。例えば、印加電圧を10V以
下とすればアルミニウムの陽極酸化はほとんど進行しな
い。
【0024】このようにして、クロム被膜のみをエッチ
ングして、配線の表面を露出させることができた。その
結果、図1(C)に示すように不純物領域107とそれ
にはさまれた活性領域の境界(Xと指示)が現れた。そ
して、このような状態でレーザー照射によって不純物領
域の活性化をおこなった。レーザーはKrFエキシマー
レーザー(波長248nm、パルス幅20nsec)を
使用し、レーザーのエネルギー密度は250〜450m
J/cm2 とした。また、レーザー照射時には、基板を
250〜550℃に加熱すると、より効果的に活性化で
きた。典型的には、燐がドープされたものでドーズ量が
1×1015cm-2、基板温度250℃、レーザーエネル
ギー300mJ/cm2 で500〜1000Ω/□のシ
ート抵抗が得られた。また、本実施例では不純物領域と
活性領域の境界(xと指示)もレーザーによって照射さ
れるので、従来の作製プロセスで問題となった境界の部
分の劣化による信頼性の低下は著しく減少した。なお、
本工程では露出されたゲイト配線にレーザー光が照射す
るので、配線表面は十分にレーザー光を反射するか、あ
るいは配線自体が十分な耐熱性を有していることが望ま
れる。表面の反射率が良くない場合には、上面に耐熱材
料を設ける等の工夫をすることが望まれる。(図1
(C))
【0025】その後、ゲイト電極を陽極酸化し、その表
面に厚さ1500〜2500Åの陽極酸化物108を形
成した。陽極酸化は、1〜5%のクエン酸のエチレング
リコール溶液中に基板を浸し、全てのゲイト配線を統合
して、これを正極とし、一方、白金を負極として、印加
する電圧を1〜5V/分で昇圧することによっておこな
った。この陽極酸化物108は、陽極酸化工程で導体面
が後退することによって薄膜トランジスタのオフセット
の大きさを決定するだけではなく、上部配線との短絡を
防止する効果も有するものであるので、その目的に適切
な厚さが選択されればよく、場合によってはこのような
陽極酸化物を形成せずともよい。(図1(D))
【0026】最後に層間絶縁物として酸化珪素膜109
を厚さ2000〜1000Å、例えばTEOSを材料ガ
スとしたプラズマCVD法によって形成し、これにコン
タクトホールを穿って金属等の材料、例えば厚さ200
Åの窒化チタンと厚さ5000Åのアルミニウムの多層
膜からなる電極110を不純物領域に接続して、薄膜ト
ランジスタが完成された。(図1(E))
【0027】〔実施例2〕 図3および図4に本実施例
を示す。図3は、図4(上面図)の一点鎖線での断面図
である。まず、基板(コーニング7059)301上に
下地の酸化珪素膜を形成し、さらに、アモルファスシリ
コン膜を厚さ1000〜1500Å形成した。そして、
窒素もしくはアルゴン雰囲気において、600℃で24
〜48時間アニールすることにより、アモルファスシリ
コンを結晶化せしめた。このようにして結晶性の島状シ
リコン302を形成した。さらに、ゲイト絶縁膜として
機能する厚さ1000Åの酸化珪素膜303を堆積し、
アルミニウムの配線(厚さ5000Å)304、30
5、306を形成した。(図3(A))
【0028】そして、基板を電解溶液中に浸し、これら
の配線304〜306に電流を通じ、その表面に厚さ2
000〜2500Åのクロム被膜307、308、30
9を形成した。そして、このような処理がなされた配線
をマスクとして、プラズマドーピング法によってシリコ
ン膜302中に不純物を導入し、不純物領域310を形
成した。(図3(B)および図4(A))
【0029】次にクロム被膜307〜309のみをエッ
チングして、配線の表面を露出させ、この状態でKrF
エキシマーレーザー光を照射することによって活性化を
おこなった。(図3(C)) その後、配線306のうち、コンタクトホールを形成す
る部分にのみ厚さ1〜5μmのポリイミドの被膜311
を設けた。ポリイミドとしては、パターニングの容易さ
から感光性のものが使用しやすい。(図3(D)および
図4(B)) そして、この状態で基板を電解溶液中に浸し、配線30
4〜306に電流を通じ、厚さ2000〜2500Åの
陽極酸化物312、313、314を形成した。ただ
し、先にポリイミドが設けられた部分は陽極酸化され
ず、コンタクトホール315が残る。(図3(E))
【0030】最後に層間絶縁物として厚さ2000〜5
000Åの酸化珪素膜316を堆積し、コンタクトホー
ルを形成した。また、配線305の一部(図4(C)の
点線で囲まれた部分319)では層間絶縁物を全て除去
して陽極酸化物313を露出せしめた。そして、窒化タ
ンタル(厚さ500Å)とアルミニウム(厚さ3500
Å)の多層膜を用いた配線・電極317、318を形成
し、回路を完成させた。このとき、配線318は319
で配線305とキャパシタンスを構成し、さらに、コン
タクト320で配線306に接続している。(図3
(F)および図4(C))
【0031】〔実施例3〕 図5に本実施例を示す。基
板(コーニング7059)501上に下地の酸化珪素膜
を形成し、さらに、アモルファスシリコン膜を厚さ10
00〜1500Å形成した。そして、窒素もしくはアル
ゴン雰囲気において、600℃で24〜48時間アニー
ルすることにより、アモルファスシリコンを結晶化せし
めた。このようにして結晶性の島状シリコン502を形
成した。さらに、ゲイト絶縁膜として機能する厚さ10
00Åの酸化珪素膜503を堆積し、タンタルの配線
(厚さ5000Å)504、505、506を形成し
た。(図5(A))
【0032】そして、これらの配線表面に電解メッキで
厚さ500〜1500Åのクロム被膜507、508、
509を形成した。そして、このように処理された配線
をマスクとして、プラズマドーピング法によってシリコ
ン膜502中に不純物を導入し、不純物領域510を形
成した。(図5(B)) 次にクロム被膜507〜509のみをエッチングして、
不純物領域510とその間の活性領域の境界を露出さ
せ、この状態でKrFエキシマーレーザー光を照射する
ことによって活性化をおこなった。(図5(C)) その後、配線504を覆って、厚さ1〜5μmのポリイ
ミドの被膜511を設けた。ポリイミドとしては、パタ
ーニングの容易さから感光性のものが使用しやすい。
(図5(D)) そして、この状態で電解溶液中で配線504〜506に
電流を通じ、厚さ2000〜2500Åの陽極酸化物5
12、513を形成した。ただし、配線504のうち先
にポリイミドが設けられた部分は陽極酸化されなかっ
た。(図5(E))
【0033】最後に層間絶縁物として厚さ2000〜5
000Åの酸化珪素膜514を堆積し、不純物領域51
0にコンタクトホールを形成した。また、配線506の
一部では層間絶縁物を全て除去して陽極酸化物513を
露出せしめた。そして、窒化チタン(厚さ500Å)と
アルミニウム(厚さ3500Å)の多層膜を用いた配線
・電極515、516を形成し、回路を完成させた。こ
のとき、配線516は517で配線506と陽極酸化物
513を誘電体とするキャパシタを構成する。(図5
(F))
【0034】
【発明の効果】本発明によって、低温プロセスによって
作製されるMOSトランジスタ、薄膜トランジスタ等の
MIS型半導体素子の信頼性を向上せしめることができ
た。具体的には、ソースを接地し、ドレインもしくはゲ
イトの一方もしくは双方に+20V以上、もしくは−2
0V以下の電位を加えた状態で10時間以上放置した場
合でもトランジスタの特性には大きな影響はなかった。
実施例は薄膜トランジスタが中心であったが、いまでも
なく、本発明の効果は、単結晶半導体基板上に作製され
るMIS型半導体装置でも同じく得られるものであり、
また、半導体材料に関しても、実施例で取り上げたシリ
コン以外にも、シリコン−ゲルマニウム合金、炭化珪
素、ゲルマニウム、セレン化カドミウム、硫化カドミウ
ム、砒化ガリウム等においても同等な効果が得られる。
以上のように、本発明は工業上有益な発明である。
【図面の簡単な説明】
【図1】 本発明の実施例を示す。(断面図)
【図2】 従来の技術の実施例を示す。(断面図)
【図3】 本発明の実施例を示す。(断面図)
【図4】 本発明の実施例を示す。(上面図)
【図5】 本発明の実施例を示す。(断面図)
【符号の説明】
101・・・基板 102・・・下地絶縁膜 103・・・島状半導体領域 104・・・ゲイト絶縁膜 105・・・ゲイト電極(ゲイト配線) 106・・・メッキされた被膜 107・・・不純物領域 108・・・陽極酸化物 109・・・層間絶縁物 110・・・電極(配線)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−360581(JP,A) 特開 昭63−300563(JP,A) 特開 平1−205569(JP,A) 特開 平2−90683(JP,A) 特開 平4−360580(JP,A) 特開 平5−182983(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 21/336

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 アモルファスシリコン膜を形成し、 前記アモルファスシリコン膜を結晶化して結晶性シリコ
    ン膜を形成し、 前記結晶性シリコン膜 上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上にゲイト電極 を形成、 前記ゲイト電極表面に金属被膜を形成、 前記ゲイト電極及び金属被膜をマスクとして、前記結晶
    性シリコン膜に不純物を添加して不純物添加領域を形成
    前記金属被膜を 除去して前記結晶性シリコン膜に形成さ
    れた活性領域と不純物添加領域との境界露出させ、前記ゲイト電極をマスクとして レーザーもしくはそれ
    と同等な強光を照射することによって、前記不純物添加
    領域および前記活性領域と前記不純物添加領域の境界の
    結晶性を改善ることを特徴とするMIS型半導体装置
    の作製方法。
  2. 【請求項2】 請求項1において、前記レーザー光もし
    くはそれと同等な強光を照射した後、前記ゲイト電極
    陽極酸化することを特徴とするMIS型半導体装置の作
    製方法。
JP02328693A 1993-01-18 1993-01-18 Mis型半導体装置の作製方法 Expired - Lifetime JP3352744B2 (ja)

Priority Applications (19)

Application Number Priority Date Filing Date Title
JP02328693A JP3352744B2 (ja) 1993-01-18 1993-01-18 Mis型半導体装置の作製方法
TW089102357A TW425637B (en) 1993-01-18 1994-01-13 Method of fabricating mis semiconductor device
TW086207869U TW435820U (en) 1993-01-18 1994-01-13 MIS semiconductor device
TW083100226A TW403972B (en) 1993-01-18 1994-01-13 Method of fabricating mis semiconductor device
CN94101919A CN1061468C (zh) 1993-01-18 1994-01-18 Mis半导体器件的制造方法
CNB991088905A CN100358143C (zh) 1993-01-18 1994-01-18 Mis半导体器件及其制造方法
CNB001038958A CN1314080C (zh) 1993-01-18 1994-01-18 Mis半导体器件的制造方法
US08/181,906 US5523257A (en) 1993-01-18 1994-01-18 Mis semiconductor device and method of fabricating the same
CNB2006100997203A CN100570835C (zh) 1993-01-18 1994-01-18 金属-绝缘体-半导体器件的制造方法
KR1019940001011A KR0161994B1 (ko) 1993-01-18 1994-01-18 Mis형 반도체장치 제작방법
US08/654,052 US5736750A (en) 1993-01-18 1996-05-28 MIS semiconductor device and method of fabricating the same
US08/721,537 US5891766A (en) 1993-01-18 1996-09-26 MIS semiconductor device and method of fabricating the same
CNB981147798A CN1156015C (zh) 1993-01-18 1998-06-13 Mis半导体器件及其制造方法
US09/251,436 US6114728A (en) 1993-01-18 1999-02-17 MIS semiconductor device having a tapered top gate and a capacitor with metal oxide dielectric material
KR1020000046293A KR100320789B1 (ko) 1993-01-18 2000-08-10 반도체장치
US09/641,559 US6417543B1 (en) 1993-01-18 2000-08-18 MIS semiconductor device with sloped gate, source, and drain regions
KR1020010007210A KR100448904B1 (ko) 1993-01-18 2001-02-14 박막트랜지스터 제작방법
US10/136,322 US6984551B2 (en) 1993-01-18 2002-05-02 MIS semiconductor device and method of fabricating the same
US11/327,430 US7351624B2 (en) 1993-01-18 2006-01-09 MIS semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02328693A JP3352744B2 (ja) 1993-01-18 1993-01-18 Mis型半導体装置の作製方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP15576299A Division JP3352975B2 (ja) 1999-06-02 1999-06-02 Mis型半導体装置の作製方法
JP15576099A Division JP3352974B2 (ja) 1999-06-02 1999-06-02 Mis型半導体装置
JP15575999A Division JP3352973B2 (ja) 1999-06-02 1999-06-02 Mis型半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH06216156A JPH06216156A (ja) 1994-08-05
JP3352744B2 true JP3352744B2 (ja) 2002-12-03

Family

ID=12106370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02328693A Expired - Lifetime JP3352744B2 (ja) 1993-01-18 1993-01-18 Mis型半導体装置の作製方法

Country Status (2)

Country Link
JP (1) JP3352744B2 (ja)
CN (2) CN100570835C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425637B (en) 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US6518594B1 (en) 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
JP3352975B2 (ja) * 1999-06-02 2002-12-03 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
JP3352973B2 (ja) * 1999-06-02 2002-12-03 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
JP2012124508A (ja) * 2012-01-26 2012-06-28 Semiconductor Energy Lab Co Ltd 半導体装置、液晶モジュール、電子機器及び配線

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63300563A (ja) * 1987-05-29 1988-12-07 Nec Corp Mos電界効果トランジスタの製造方法
JPH01205569A (ja) * 1988-02-12 1989-08-17 Seiko Epson Corp Mos型半導体装置の製造方法
JPH0290683A (ja) * 1988-09-28 1990-03-30 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
EP0463741B1 (en) * 1990-05-31 1997-07-23 Canon Kabushiki Kaisha Method of manufacturing a semiconductor memory device containing a capacitor
JPH04360580A (ja) * 1991-06-07 1992-12-14 Casio Comput Co Ltd 電界効果型トランジスタおよびその製造方法
JPH04360581A (ja) * 1991-06-07 1992-12-14 Casio Comput Co Ltd 電界効果型トランジスタの製造方法
JPH05182983A (ja) * 1991-12-27 1993-07-23 Seiko Epson Corp 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
CN1917154A (zh) 2007-02-21
CN100570835C (zh) 2009-12-16
CN100358143C (zh) 2007-12-26
CN1241816A (zh) 2000-01-19
JPH06216156A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
KR100320789B1 (ko) 반도체장치
JP3437863B2 (ja) Mis型半導体装置の作製方法
JPH07335904A (ja) 薄膜半導体集積回路
JP3352744B2 (ja) Mis型半導体装置の作製方法
JP3030367B2 (ja) 半導体装置およびその作製方法
JP3431653B2 (ja) Mis型半導体装置の作製方法
JP2001189462A (ja) 半導体装置の作製方法
JP3352974B2 (ja) Mis型半導体装置
JP3352973B2 (ja) Mis型半導体装置の作製方法
JP3352975B2 (ja) Mis型半導体装置の作製方法
JP3695573B2 (ja) 半導体装置の作製方法
JP3431857B2 (ja) 半導体装置の作製方法
JP3117872B2 (ja) 薄膜半導体集積回路の作製方法
JP3226655B2 (ja) 薄膜トランジスタの作製方法
JP3695572B2 (ja) 半導体装置の作製方法
JP3357321B2 (ja) 半導体装置の作製方法
JP3357337B2 (ja) 集積回路
JP3537198B2 (ja) 半導体装置の作製方法
JP2000058858A (ja) Mis型半導体装置
JP2000068522A (ja) Mis型半導体装置
JP2004235655A (ja) 半導体装置の作製方法
JP2001203363A (ja) 半導体装置
JPH11154750A (ja) 半導体装置
JPH11154647A (ja) 薄膜状半導体装置の作製方法
JP2001185734A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10