JP2004235655A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2004235655A JP2004235655A JP2004044099A JP2004044099A JP2004235655A JP 2004235655 A JP2004235655 A JP 2004235655A JP 2004044099 A JP2004044099 A JP 2004044099A JP 2004044099 A JP2004044099 A JP 2004044099A JP 2004235655 A JP2004235655 A JP 2004235655A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- impurity regions
- semiconductor
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 前記ゲイト電極は、不純物領域の一方と重なり、前記不純物領域の他方と重ならず、前記キャパシタ用電極は、前記不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜及び前記不純物領域の他方によって、前記画素電極に電気的に接続される容量が形成される。
【選択図】 図3
Description
第1は、導電率が低いということである。これは、それまで比較的、小さな面積のデバイスにおいては目立たなかったが、液晶ディスプレーが大型化するにつれて、アクティブマトリクス回路も大型化し、しかも、デザインルール(ゲイト配線の幅)が据え置かれたために、顕著になった。
次に、ゲイト電極・配線406、407をマスクとして、イオン注入法、イオンドーピング法等の手段によって、自己整合的に不純物(例えば、燐(P)や硼素(B))を注入し、不純物領域408、409を形成する。ここでは、不純物領域408には燐が注入され、同408には硼素が注入されるので、前者はN型、後者はP型になるとする。(図4(C))
最後に、層間絶縁物411を堆積し、各不純物領域にコンタクトホールを形成して、これに接続する電極・配線412〜416を形成して、薄膜トランジスタが完成する。(図4(E))
すなわち、工程から明らかなように、ゲイト電極が形成された後は、不純物が導入されることも、レーザーが照射されることもないので、実質的に、チャネル形成領域の結晶性は変化しない。
この他に、不純物のドーピング法としてイオンドーピング法を用いる場合には別の問題があった。イオンドーピング法とは、ドーピングすべき不純物を含む気体(例えば、燐であればフォスフィン(PH3 )、硼素であればジボラン(B2 H6 ))を放電させて、発生したイオンを高い電圧で引き出して照射する方法である。
「絶縁表面上に半導体膜を形成し、
不純物をドープし、前記半導体領域に一対の不純物領域を形成し、
前記半導体領域上にゲート絶縁膜を形成し、
前記一対の不純物領域を活性化し、
前記ゲート絶縁膜を介して、前記半導体領域上にゲート電極及びキャパシタ用電極を形成し、
前記ゲート電極および前記キャパシタ用電極上に第1の層間絶縁膜を形成し、 前記第1の層間絶縁膜上に、前記不純物領域の一方に電気的に接続される電極又は配線を形成し、
前記電極又は配線上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜上に、前記不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
前記ゲート電極は、前記不純物領域の一方と重なり、前記不純物領域の他方と重ならず、
前記キャパシタ用電極は、前記不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜及び前記不純物領域の他方によって、前記画素電極に電気的に接続される容量が形成されることを特徴とする半導体装置の作製方法。」である。
また、本発明は、熱アニール処理、あるいは、レーザーもしくはフラッシュランプ等の強力な光源より発せられる光エネルギーを照射する光アニール処理によって、不純物領域およびゲイト絶縁膜に加えてチャネル形成領域までをも活性化せしめることにより、上記の問題を解決する。
熱アニール処理においては、アニール温度は650℃以下とする。また、光アニール処理において、レーザーを用いる場合には、KrFレーザー(波長248nm)、XeClレーザー(308nm)、ArFレーザー(193nm)、XeFレーザー(353nm)等の各種エキシマーレーザーや、Nd:YAGレーザー(1064nm)およびその第2、第3、第4高調波、炭酸ガスレーザー、アルゴンイオンレーザー、銅蒸気レーザー等を用いればよい。
また、これらの熱アニールあるいは光アニール処理に際しては、ハロゲン元素を含有する雰囲気(塩化水素、塩素、三塩化エチレン、フッ化水素、弗素、三フッ化窒素等を含有する雰囲気)や酸化性の雰囲気(酸素や各種酸化窒素、オゾン等を含有する雰囲気)でおこなうと効果的である。
また、熱アニール処理においては、不純物領域、チャネル形成領域、ゲイト絶縁膜が均等に加熱されるので、それらの境界部における不連続性は発生しない。同様に光アニール処理の場合においても、ゲイト電極が存在しないので影によって不連続性が生じることもない。
さらに、交差部を有する回路においては、ゲイト電極の上面および側面を陽極酸化すれば、ヒロックの発生による上部配線とのショートも防止できる。特に、電気的に耐圧の高い陽極酸化物被膜が得られるということがアルミニウムの特徴であり、従来のシリコンゲイトでは達成しえなかった特色である。
図1に本実施例を示す。本実施例は絶縁基板上に交差部を有する薄膜トランジスタ回路を形成する工程を示したものである。基板101は、ガラス基板で、例えば、コーニング7059等の無アルカリ硼珪酸ガラス基板である。これに下地の酸化膜として酸化珪素膜102を堆積した。酸化珪素膜の堆積方法は、例えば、スパッタ法や化学的気相成長法(CVD法)を使用できる。ここでは、TEOS(テトラ・エトキシ・シラン)と酸素を材料ガスとして用いて、プラズマCVD法によって成膜をおこなった。基板温度は200〜400℃とした。この下地酸化珪素膜の厚さは、500〜2000Åとした。
〔実施例2〕
まず、実施例1と同様に下地酸化膜を形成した基板上にアモルファスシリコン膜を厚さ300〜1000Å、例えば、500Å成膜した。そして、表面に薄い酢酸ニッケル膜もしくはニッケル膜を形成したのち、窒素もしくはアルゴン雰囲気において、500〜580℃で2〜8時間アニールすることにより、アモルファスシリコンを結晶化せしめた。この際、ニッケルは結晶化を促進する触媒として機能する。このようにして得た結晶性シリコン膜をエッチングして、島状シリコン領域を形成した。
この状態でイオンドーピング法によって硼素イオンのドーピングをおこなった。ドーピングガスとして水素希釈したジボラン(B2 H6 )を用いた。イオンの加速電圧は、5〜30kV、例えば、10kVとした。また、ドーズ量は1×1014〜6×1015原子/cm2 、例えば、2×1014原子/cm2 とした。こうして、P型不純物領域202、203を形成した。
また、本実施例において、ゲイト絶縁膜はイオンドーピング工程の後で成膜されるため、ゲイト絶縁膜に過剰な水素が含まれることはなく、また、過剰な水素が存在した場合は上記のレーザー照射の工程で除去できた。このため、特性変動(劣化)が抑制された。
この工程の後、再び、500〜600℃で熱アニールをおこなってもよい。(図2(A))
図3に本実施例を示す。まず、基板(コーニング7059)上に下地の酸化珪素膜を形成し、さらに、島状のアモルファスシリコン膜を厚さ300〜1000Å、例えば、500Å成膜した。そして、レーザー照射によってアモルファスシリコン膜の結晶化をおこなった。
その後、500〜600℃の温度で、2〜48時間、例えば、550℃で4時間の熱アニールをおこなった。そして、スパッタ法によって厚さ3000〜8000Å、例えば、5000Åのアルミニウム膜(1〜5重量%のスカンジウムを含有する)を成膜し、これをエッチングして、アルミニウムゲイト電極・配線311、312、313、314を形成した。
102・・・・・・・・・・・ 下地酸化膜
103・・・・・・・・・・・ 島状半導体領域
104・・・・・・・・・・・ ドーピングマスク
105・・・・・・・・・・・ P型不純物領域
106・・・・・・・・・・・ ゲイト絶縁膜
108・・・・・・・・・・・ ゲイト電極
107、109・・・・・・・ ゲイト配線
110、111、112・・・ 陽極酸化物被膜
113・・・・・・・・・・・ 層間絶縁物
114・・・・・・・・・・・ 上部配線・電極
115・・・・・・・・・・・ 配線交差部
116・・・・・・・・・・・ パッシベーション膜
117・・・・・・・・・・・ 画素電極
118・・・・・・・・・・・ Pチャネル型TFT
119・・・・・・・・・・・ 容量
Claims (14)
- 絶縁表面上に半導体膜を形成し、
不純物をドープし、前記半導体領域に一対の不純物領域を形成し、
前記半導体領域上にゲート絶縁膜を形成し、
前記一対の不純物領域を活性化し、
前記ゲート絶縁膜を介して、前記半導体領域上にゲート電極及びキャパシタ用電極を形成し、
前記ゲート電極および前記キャパシタ用電極上に第1の層間絶縁膜を形成し、 前記第1の層間絶縁膜上に、前記不純物領域の一方に電気的に接続される電極又は配線を形成し、
前記電極又は配線上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜上に、前記不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
前記ゲート電極は、前記不純物領域の一方と重なり、前記不純物領域の他方と重ならず、
前記キャパシタ用電極は、前記不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜及び前記不純物領域の他方によって、前記画素電極に電気的に接続される容量が形成されることを特徴とする半導体装置の作製方法。 - 請求項1において、前記一対の不純物領域の導電型はP型であることを特徴とする半導体装置の作製方法。
- 請求項1又は2において、前記画素電極は、前記ゲート電極と前記キャパシタ用電極との間において、前記他方の不純物領域とコンタクトしていることを特徴とする半導体装置の作製方法。
- 絶縁表面上に半導体膜を形成し、
前記半導体膜をパターニングして、第1及び第2の半導体領域を形成し、
不純物をドープし、前記第1の半導体領域に一対の第1の不純物領域を形成し、前記第2の半導体領域に一対の第2の不純物領域を形成し、
前記第1及び第2の半導体領域上にゲート絶縁膜を形成し、
前記一対の第1及び第2の不純物領域を活性化し、
前記ゲート絶縁膜を介して、前記第1の半導体領域上に第1のゲート電極及びキャパシタ用電極を形成し、前記第2の半導体領域上に第2のゲート電極を形成し、
前記第1及び第2のゲート電極並びに前記キャパシタ用電極上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に、前記第1の不純物領域の一方、及び前記一対の第2の不純物領域に対してそれぞれ電気的に接続される電極又は配線を形成し、
前記電極又は配線上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜上に、前記第1の不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
前記第1の半導体領域はアクティブマトリクス回路の薄膜トランジスタに用いられ、前記第2の半導体領域は論理回路の薄膜トランジスタに用いられ、
前記第1のゲート電極は、前記第1の不純物領域の一方と重なり、前記第1の不純物領域の他方と重ならず、前記キャパシタ用電極は、前記第1の不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜、及び前記第1の不純物領域の他方によって、前記画素電極に電気的に接続される容量を形成し、 前記第2のゲート電極は、前記一対の第2の不純物領域それぞれと重なることを特徴とする半導体装置の作製方法。 - 絶縁表面上に半導体膜を形成し、
前記半導体膜をパターニングして、第1及び第2の半導体領域を形成し、
不純物をドープし、前記第1の半導体領域に一対の第1の不純物領域を形成し、前記第2の半導体領域に一対の第2の不純物領域を形成し、
前記第1及び第2の半導体領域上にゲート絶縁膜を形成し、
前記一対の第1及び第2の不純物領域を活性化し、
前記ゲート絶縁膜を介して、前記第1の半導体領域上に第1のゲート電極及びキャパシタ用電極を形成し、前記第2の半導体領域上に第2のゲート電極を形成し、
前記第1及び第2のゲート電極並びに前記キャパシタ用電極上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に、前記第1の不純物領域の一方、及び前記一対の第2の不純物領域に対してそれぞれ電気的に接続される電極又は配線を形成し、
前記電極又は配線上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜上に、前記第1の不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
前記第1の半導体領域はアクティブマトリクス回路の薄膜トランジスタに用いられ、前記第2の半導体領域はサンプリング回路の薄膜トランジスタに用いられ、
前記第1のゲート電極は、前記第1の不純物領域の一方と重なり、前記第2の不純物領域の他方と重ならず、前記キャパシタ用電極は、前記第1の不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜、及び前記第1の不純物領域の他方によって、前記画素電極に電気的に接続される容量を形成し、 前記第2のゲート電極は、前記第2の不純物領域の一方と重なり、他方と重ならないことを特徴とする半導体装置の作製方法。 - 請求項4又は5において、前記画素電極は、前記第1のゲート電極と前記キャパシタ用電極との間において、前記第1の不純物領域の他方とコンタクトしていることを特徴とする半導体装置の作製方法。
- 絶縁表面上に半導体膜を形成し、
前記半導体膜をパターニングして、第1及び第2の半導体領域を形成し、
前記第2の半導体領域全体をフォトレジストのマスクで覆った状態で硼素をドープし、前記第1の半導体領域にP型の一対の第1の不純物領域を形成し、
前記フォトレジストのマスクを除去し、
前記第1及び第2の半導体領域にリンをドープし、前記第1の不純物領域の導電型はP型のままにして、前記第2の半導体領域にN型の一対の第2の不純物領域を形成し、
前記第1及び第2の半導体領域上にゲート絶縁膜を形成し、
前記一対の第1及び第2の不純物領域を活性化し、
前記ゲート絶縁膜を介して、前記第1の半導体領域に第1のゲート電極を形成し、前記第2の半導体領域上に第2のゲート電極を形成し、
前記第1及び第2のゲート電極上に層間絶縁膜を形成し、
前記層間絶縁膜上に、前記一対の第1の不純物領域及び前記一対の第2の不純物領域に対してそれぞれ電気的に接続される電極又は配線を形成する半導体装置の作製方法であって、
前記第1及び前記第2の半導体領域は論理回路の薄膜トランジスタに用いられることを特徴とする半導体装置の作製方法。 - 請求項7において、前記第1のゲート電極は、前記一対の第1の不純物領域それぞれと重なり、前記第2のゲート電極は、前記一対の第2の不純物領域それぞれと重なっていることを特徴とする半導体装置の作製方法。
- 絶縁表面上に半導体膜を形成し、
前記半導体膜をパターニングして、第1乃至第3の半導体領域を形成し、
前記第1乃至第3の半導体領域上にそれぞれチャネル形成領域となる部分を覆う第1乃至第3のマスクを形成し、
前記第3のマスクを含めて、前記第3の半導体領域全体を覆うフォトレジストのマスクを形成し、
前記フォトレジストのマスク並びに前記第1及び第2のマスクを用いて硼素をドープし、前記第1の半導体領域にP型の一対の第1の不純物領域を形成し、前記第2の半導体領域にP型の一対の第2の不純物領域を形成し、
前記フォトレジストのマスクを除去し、
前記第1乃至第3のマスクを用いてリンをドープし、前記一対の第1及び第2の不純物領域の導電型はP型のままにして、前記第3の半導体領域にN型の一対の第3の不純物領域を形成し、
前記第1乃至第3のマスクを除去し、
前記第1乃至第3の半導体領域上にゲート絶縁膜を形成し、
前記一対の第1乃至第3の不純物領域を活性化し、
前記ゲート絶縁膜を介して、前記第1の半導体領域上に第1のゲート電極及びキャパシタ用電極を形成し、前記第2の半導体領域上に第2のゲート電極を形成し、前記第3の半導体領域に第3のゲート電極を形成し、
前記第1乃至第3のゲート電極並びに前記キャパシタ用電極上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に、前記第1の不純物領域の一方、前記一対の第2の不純物領域及び前記一対の第3の不純物領域に対してそれぞれ電気的に接続される電極又は配線を形成し、
前記電極又は配線上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜上に、前記第1の不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
前記第1の半導体領域はアクティブマトリクス回路の薄膜トランジスタに用いられ、前記第2及び前記第3の半導体領域はそれぞれ論理回路の薄膜トランジスタに用いられ、
前記第1のゲート電極は、前記第1の不純物領域の一方と重なり、前記第1の不純物領域の他方と重ならず、
前記キャパシタ用電極は、前記第1の不純物領域の他方と重なり、前記キャパシタ用電極、前記ゲート絶縁膜、及び前記第1の不純物領域の他方によって、前記画素電極に電気的に接続される容量を形成していることを特徴とする半導体装置の作製方法。 - 請求項9において、前記第2のゲート電極は、前記一対の第2の不純物領域それぞれと重なり、前記第3のゲート電極は、前記一対の第3の不純物領域それぞれと重なっていることを特徴とする半導体装置の作製方法。
- 請求項9又は10において、前記画素電極は、前記第1のゲート電極と前記キャパシタ用電極との間において、前記第1の不純物領域の他方とコンタクトしていることを特徴とする半導体装置の作製方法。
- 絶縁表面上に半導体膜を形成し、
前記半導体膜をパターニングして、第1乃至第4の半導体領域を形成し、
前記第1乃至第4の半導体膜上にそれぞれチャネル形成領域となる部分を覆う第1乃至第4のマスクを形成し、
前記第4のマスクを含めて、前記第4の半導体領域全体を覆うフォトレジストのマスクを形成し、
前記フォトレジストのマスク並びに前記第1乃至第3のマスクを用いて硼素をドープし、前記第1乃至第3の半導体領域に、それぞれP型の一対の第1乃至第3の不純物領域を形成し、
前記フォトレジストのマスクを除去し、
前記第1乃至第4のマスクを用いてリンをドープし、前記一対の第1乃至第3の不純物領域の導電型はP型のままにして、前記第4の半導体領域にN型の一対の第4の不純物領域を形成し、
前記第1乃至第4のマスクを除去し、
前記第1乃至第4の半導体領域上にゲート絶縁膜を形成し、
前記一対の第1乃至第4の不純物領域を活性化し、
前記ゲート絶縁膜を介して、前記第1の半導体領域上にゲート電極及びキャパシタ用電極を形成し、前記第2の半導体領域上に第2のゲート電極を形成し、前記第3の半導体領域に第3のゲート電極を形成し、前記第4の半導体領域に第4のゲート電極を形成し、
前記第1乃至第4のゲート電極並びに前記キャパシタ用電極上に第1の層間絶縁膜を形成し、
前記第1の層間絶縁膜上に、前記第1の不純物領域の一方、前記一対の第2の不純物領域、前記一対の第3の不純物領域及び前記一対の第4の不純物領域に対してそれぞれ電気的に接続される電極又は配線を形成し、
前記電極又は配線上に第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜上に、前記第1の不純物領域の他方に電気的に接続される画素電極を形成する半導体装置の作製方法であって、
前記第1の半導体領域はアクティブマトリクス回路の薄膜トランジスタに用いられ、前記第2の半導体領域はサンプリング回路の薄膜トランジスタに用いられ、前記第3及び第4の半導体領域は論理回路の薄膜トランジスタに用いられ、
前記第1のゲート電極は、前記第1の不純物領域の一方と重なり、前記P型の不純物領域の他方と重ならず、
前記キャパシタ用電極は、前記他方のP型の不純物領域と重なり、前記キャパシタ用電極、前記ゲート絶縁膜、及び前記他方のP型の不純物領域によって、前記画素電極に電気的に接続される容量を形成し、
前記第2のゲート電極は、前記第2の不純物領域の一方と重なり、前記第2の不純物領域の他方と重ならず、
前記第3のゲート電極は、前記一対の第3の不純物領域それぞれと重なり、
前記第4のゲート電極は、前記一対の第4の不純物領域それぞれと重なることを特徴とする半導体装置の作製方法。 - 請求項12において、前記画素電極は、前記第1のゲート電極と前記キャパシタ用電極との間において、前記第1の不純物領域の他方とコンタクトしていることを特徴とする半導体装置の作製方法。
- 請求項1乃至13のいずれか1項に記載の作製方法は、液晶ディスプレイの作製に適用されることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004044099A JP4000118B2 (ja) | 2004-02-20 | 2004-02-20 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004044099A JP4000118B2 (ja) | 2004-02-20 | 2004-02-20 | 半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15651594A Division JPH07335904A (ja) | 1993-10-20 | 1994-06-14 | 薄膜半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004235655A true JP2004235655A (ja) | 2004-08-19 |
JP4000118B2 JP4000118B2 (ja) | 2007-10-31 |
Family
ID=32959785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004044099A Expired - Fee Related JP4000118B2 (ja) | 2004-02-20 | 2004-02-20 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4000118B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012516572A (ja) * | 2009-01-30 | 2012-07-19 | エイエムジー・アイデアルキャスト・ソーラー・コーポレーション | シード層及びシード層の製造方法 |
-
2004
- 2004-02-20 JP JP2004044099A patent/JP4000118B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012516572A (ja) * | 2009-01-30 | 2012-07-19 | エイエムジー・アイデアルキャスト・ソーラー・コーポレーション | シード層及びシード層の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4000118B2 (ja) | 2007-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6417057B1 (en) | Method of forming a semiconductor device having a TFT utilizing optical annealing before a gate electrode is formed | |
KR0145458B1 (ko) | Mis형 반도체 장치 제작방법 | |
KR100320789B1 (ko) | 반도체장치 | |
US8198683B2 (en) | Semiconductor device including transistors with silicided impurity regions | |
JPH07106594A (ja) | 半導体装置およびその作製方法 | |
JP2004039701A (ja) | 半導体装置の作製方法 | |
JP3117872B2 (ja) | 薄膜半導体集積回路の作製方法 | |
JP3612486B2 (ja) | 半導体装置の作製方法 | |
JP3431653B2 (ja) | Mis型半導体装置の作製方法 | |
JP4000118B2 (ja) | 半導体装置の作製方法 | |
JP3695573B2 (ja) | 半導体装置の作製方法 | |
JPH06260643A (ja) | 薄膜トランジスタ | |
JP3226655B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3495806B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3695572B2 (ja) | 半導体装置の作製方法 | |
JP3315190B2 (ja) | 薄膜トランジスタの作製方法 | |
KR0185822B1 (ko) | 반도체장치 | |
JP3493160B2 (ja) | 半導体装置の作製方法 | |
JP3352974B2 (ja) | Mis型半導体装置 | |
JP3431857B2 (ja) | 半導体装置の作製方法 | |
JP3360057B2 (ja) | 半導体装置 | |
JP3352973B2 (ja) | Mis型半導体装置の作製方法 | |
JP2000195815A (ja) | 半導体装置の作製方法 | |
JP2000058858A (ja) | Mis型半導体装置 | |
JP2003158272A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070810 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |