JPH08204206A - 半導体およびその作製方法および半導体装置 - Google Patents

半導体およびその作製方法および半導体装置

Info

Publication number
JPH08204206A
JPH08204206A JP7031562A JP3156295A JPH08204206A JP H08204206 A JPH08204206 A JP H08204206A JP 7031562 A JP7031562 A JP 7031562A JP 3156295 A JP3156295 A JP 3156295A JP H08204206 A JPH08204206 A JP H08204206A
Authority
JP
Japan
Prior art keywords
metal element
film
silicon film
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7031562A
Other languages
English (en)
Other versions
JP4130237B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Shoji Miyanaga
昭治 宮永
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP03156295A priority Critical patent/JP4130237B2/ja
Priority to US08/590,325 priority patent/US5986286A/en
Priority to KR1019960001838A priority patent/KR100318696B1/ko
Publication of JPH08204206A publication Critical patent/JPH08204206A/ja
Application granted granted Critical
Publication of JP4130237B2 publication Critical patent/JP4130237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 ガラス基板上に形成される薄膜トランジスタ
の特性を向上させることができる技術を提供する。 【構成】 ガラス基板１０１上に酸化珪素膜１０２を成
膜し、さらに非晶質珪素膜１０３を成膜する。そして珪
素の結晶化を助長する金属元素であるニッケル元素を含
んだ酢酸ニッケル塩溶液を塗布し、水膜４０１を形成す
る。さらにスピンドライを行うこにより、非晶質珪素膜
１０３の表面にニッケル元素が接して保持された状態を
実現する。そして加熱処理を施すことにより、１０４で
示されるような一様な結晶成長を行わせる。さらにレー
ザー光を照射することにより、結晶成長の先端部に存在
する高濃度のニッケル元素を下地の酸化珪素膜１０２と
反応させ、電気的に不活性化な層を形成する。こうし
て、ニッケル元素の影響を抑制した結晶性珪素膜を得る
ことができる。

Description

【発明の詳細な説明】
【０００１】
【従来の技術】本明細書で開示する発明は、絶縁表面を
有する基板上に結晶性を有する珪素薄膜を形成する技術
に関する。
【０００２】
【従来の技術】ガラス基板上に形成された珪素膜を用い
て薄膜トランジスタを構成する技術が知られている。こ
のガラス基板上に形成された薄膜トランジスタは、アク
ティブマトリクス型の液晶表示装置に利用される。現状
における薄膜トランジスタとしては、プラズマＣＶＤ法
でガラス基板上に形成された非晶質珪素膜（アモルファ
スシリコン膜）を用いたものが実用化されている。
【０００３】しかし非晶質珪素膜では、得られる薄膜ト
ランジスタの特性が低く、さらに高い特性が求められて
いるのが現状である。また非晶質珪素膜を用いた薄膜ト
ランジスタでは、その特性の低さからＰチャネル型の薄
膜トランジスタを作製することができず（Ｎチャネル型
に比較して著しくその特性が低く実用にならない）、Ｃ
ＭＯＳ回路を構成することが事実上不可能であった。従
って、非晶質珪素膜を用いた場合には、薄膜トランジス
タでＣＭＯＳ回路を利用した構成を実現することができ
ず、その応用上の大きな制限となっていた。
【０００４】単結晶ウエハーや石英基板を用いた場合に
は、１０００℃以上の熱アニールが可能となるので、非
晶質珪素膜を熱アニールにより結晶化させて必要とする
特性を有する結晶性珪素膜を得ることが可能である。し
かし、可視光線を透過しない単結晶ウエハーは液晶表示
装置を構成する基板として利用することができない。ま
た石英基板は高価であり、液晶表示装置の大面積化を計
る上でコストの面から都合が悪い。
【０００５】このような状況において必要とれる技術
は、ガラス基板上にプラズマＣＶＤ法や減圧熱ＣＶＤ法
で非晶質珪素膜を成膜し、さらに何らかの処理を行うこ
とにより結晶性珪素膜を得る技術である。この何らかの
処理としては、加熱による方法、レーザー光の照射によ
る方法等が知られている。
【０００６】加熱による方法としては、６００℃以上の
温度で数十時間以上の熱処理を行うことで、非晶質珪素
膜を結晶化させる方法が知られている。しかし一般に液
晶表示装置の基板として、多用されるコーニング７０５
９ガラス基板の歪点は５９３℃であり、６００℃以上の
温度雰囲気化に数十時間も曝すことは、ガラス基板の変
形や縮が顕著になり、デバイスの作製に大きな影響がで
てしまう。例えば、ガラス基板が変形することでマスク
合わせが困難になってしまう。特に大面積化を計る場合
にこの問題が顕著になる。このこは、他のガラス基板を
用いた場合も同様な問題として認められることである。
【０００７】一方、レーザー光の照射による方法を採用
した場合、ガラス基板に熱的なダメージを与えることな
く非晶質珪素膜を結晶化させることができるという優位
性がある。しかしながら、高出力で大面積のレーザー光
を利用することが技術的な点、及びコストの点から困難
であり、実用性が低いという問題がある。
【０００８】このような問題を解決する技術手段とし
て、本出願人の出願による特開平６─２３２０５９号公
報に記載された技術がある。この公報に記載された技術
は、珪素の結晶化を助長する金属元素（例えばＮｉ）を
プラズマ処理によってガラス基板上に成膜された非晶質
珪素膜の表面に接して保持させ、さらに５５０℃程度の
加熱処理を数時間施すことにより、結晶性珪素膜を得る
技術である。
【０００９】５５０℃、数時間の加熱処理であれば、コ
ーニング７０５９ガラス基板を利用した場合であって
も、基板の変形や縮はそれほど問題とならない。従っ
て、結晶性珪素膜を利用した薄膜トランジスタを得る技
術としては、極めて有用な方法といえる。この方法は、
コーニング７０５９ガラス基板以外のガラス基板を利用
する場合でも非常に有用な方法である。しかしながら、
特開平６─２３２０５９号公報に記載された技術では、
プラズマ処理の条件が微妙であり、その実施に当たり、
必要以上の金属元素を珪素膜中に導入してしまうことが
問題となる。
【００１０】例えば、最終的に珪素膜中に残留するＮｉ
元素の濃度が１×１０19原子ｃｍ-3以上となった場合に
は、珪素膜中におけるＮｉシリサイド成分の影響が目立
ってしまい、半導体としての特性が損なわれてしまう。
この問題を解決するには、金属元素の導入量を正確に制
御する手段が必要とされるが、先にも述べたように特開
昭６─２３２０５９号公報に記載された技術では珪素膜
中に導入される金属元素の濃度を制御することは困難で
ある。
【００１１】〔発明に至る過程〕上記特開平６─２３２
０５９号公報に記載された技術の問題点を解決すべき技
術を鋭意研究した結果、本発明者らは以下のような方法
を採用するに至った。これは、珪素の結晶化を助長する
金属元素（例えばＮｉ）を含んだ溶液（例えば酢酸ニッ
ケル塩溶液）を非晶質珪素膜の表面にスピンコート法等
によって塗布し、しかる後に加熱処理を施すことにより
結晶性珪素膜を得る方法である。
【００１２】この方法を採用した場合、溶液中における
金属元素の濃度を調整することで最終的に珪素膜中に残
留する金属元素の濃度を容易に制御することができる。
この方法を実施する場合の１例を以下に示す。
【００１３】まず図２（Ａ）に示すように、基板１０１
として、コーニング７０５９ガラス基板またはコーニン
グ１７３７ガラス基板を用意する。そして、その表面に
スパッタ法によって下地膜１０２として酸化珪素膜を３
０００Åの厚さに成膜する。次に非晶質珪素膜１０３を
プラズマＣＶＤ法または減圧熱ＣＶＤ法で５００Åの厚
さに成膜する。
【００１４】さらに酸化性雰囲気中においてＵＶ光を照
射し、極薄い酸化膜２０１を形成する。この酸化膜２０
１は、後に塗布される溶液の濡れ性を向上させるための
ものである。この酸化膜２０１の厚さは数十Å（おそら
く５０Å以下）程度であると考えられる。
【００１５】そして図２（Ｂ）に示すようにスピナー１
００の上に基板を配置し、酢酸ニッケル塩溶液を塗布し
水膜２０２を形成する。この後スピンドライを行い、非
晶質珪素膜１０３の表面にニッケル原子が接して保持さ
れた状態を得る。酢酸ニッケル塩溶液中のニッケル原子
の濃度は、得られた結晶性珪素膜中のニッケル濃度が１
×１０15〜１×１０19原子ｃｍ-3となるように調整する
必要がある。この調整は、条件出しの為の実験を行って
決定すればよい。
【００１６】非晶質珪素膜１０３の表面にニッケル元素
を接して保持させた状態において、加熱処理を行い結晶
性珪素膜を得る。この加熱処理は、５５０℃、４時間の
条件で行えば必要とする結晶性を有する結晶性珪素膜を
得ることができる。こうしてガラス基板１０１上に結晶
性珪素膜１０６を得ることができる。（図２（Ｃ））
【００１７】この結晶性珪素膜１０６を用いて薄膜トラ
ンジスタを作製することで、高い特性を有する薄膜トラ
ンジスタを得ることができる。しかしながら、本発明者
らの実験によれば、得られる薄膜トランジスタは、確か
に高い特性（非晶質珪素膜を用いたものに比較して数十
〜数百倍の速度で動作する）を有しているが、その特性
に大きなバラツキが存在することが判明している。ま
た、その特性の劣化が激しいことも判明している。さら
に作製される薄膜トランジスタのＯＦＦ電流特性が極め
て悪いことも判明している。
【００１８】ＯＦＦ電流とは、トランジスタがＯＦＦの
状態において、ソース／ドレイン間に流れてしまう電流
のことをいう。液晶表示装置の画素電極に配置される薄
膜トランジスタは、画素電極に出入りする電荷を制御す
るためのもので、所定の時間の間において電荷を画素電
極に保持する特性が要求される。しかし、ＯＦＦ電流が
大きい（即ちＯＦＦ電流特性が悪い）と、画素電極に保
持されるべき電荷が徐々にＯＦＦ電流として流出してし
まい、必要とする時間において表示を行うことが困難に
なってしまう。このような状態では、表示がちらついた
り不鮮明になってしまう。従って、画素電極に配置され
る薄膜トランジスタでは、極力ＯＦＦ電流が小さいこと
が要求される。
【００１９】本発明者らは、このようなトランジスタと
しての特性のバラツキや劣化の問題、さらにはＯＦＦ電
流特性の悪さについて鋭意検討した結果、以下のような
知見を得た。上述した図２に示すような工程に従って作
製された結晶性珪素膜を透過型電子顕微鏡（ＴＥＭ）で
観察すると、局所的にＮｉシリサイドと認められる部分
が観察される。また同時に非晶質成分が残存した様子が
観察される。このＮｉシリサイド部分は半導体中ではト
ラップ準位となるので、その存在によって当然特性の劣
化が生じることとなる。また、このＮｉシリサイド部分
はその存在を制御できるものではないから、素子毎のバ
ラツキの原因ともなる。加えて、非晶質成分の残存は、
その部分の抵抗が高くなるので、抵抗の低いＮｉシリサ
イド部分に電流が集中することとなり、特性の劣化を促
進してしまう。
【００２０】また、上記局所的なＮｉシリサイドに起因
するトラップ準位を経由してのキャリラの移動が顕著に
なるので、ＯＦＦ電流特性も悪化することになる。例え
ばＮチャネル型の薄膜トランジスタがＯＦＦの状態にお
いては、チャネルはＰ型となっており、ソース／チャネ
ル／ドレインはＮＰＮ接合となっている。薄膜半導体が
完全な単結晶であり、ほとんどトラップ準位の存在が無
視できる場合は、ソース／ドレイン間に電流は流れな
い。しかし、薄膜半導体中にトラップ準位が存在してい
ると、この準位を介してのキャリアの移動が無視できな
くなり、ＯＦＦ電流となってしまう。
【００２１】上述のようなＮｉシリサイド部分が局所的
に存在してしまうのは、以下に示すような原因による。
図２（Ａ）に示すように極薄い酸化膜２０１を形成する
のは、珪素は疎水性であるので、直接溶液を塗布したの
では、非晶質珪素膜１０３の表面において溶液が弾かれ
てしまい、ニッケルを非晶質珪素膜１０３の表面に均一
に存在させることができないからである。
【００２２】酸化膜２０１を形成することによって、確
かに濡れ性が改善され、見た目には、非晶質珪素膜１０
３の表面に均一に溶液（例えばニッケル酢酸塩溶液）が
塗布された状態が実現される。
【００２３】しかし、電子顕微鏡写真で観察するとＵＶ
酸化法で形成した酸化膜２０１はピンホールや細かい凹
凸を有していることが観察される。特にその厚さは均一
なものではないことが観察されている。このような酸化
膜が形成された状態において、金属元素を含んだ溶液を
塗布した場合、ミクロに見て当該金属元素は非連続的に
非晶質珪素膜１０３に接して存在することになる。
【００２４】そして、このような状態で加熱処理を加え
ると、非晶質珪素膜１０３の表面から一様に当該金属元
素が非晶質珪素膜１０３中に拡散していくのではなく、
部分的に凝集した形で当該金属元素が非晶質珪素膜中に
拡散していくことになってしまう。
【００２５】上記のような状態で結晶化が進行していく
様子を図３に模式的に示す。図３には、非晶質珪素膜１
０３の表面に２００で示される極薄い酸化膜が形成さ
れ、この酸化膜２００の薄くなった部分にニッケル元素
が局所的に集中して２０４に示すように存在している状
態が示されている。なお、図３には示されていないが、
酸化膜に形成されているピンホールの部分にも局所的に
ニッケル元素が集中して存在してしまう。
【００２６】このような状態で加熱処理を施すと、２０
５で示される方向にニッケル原子が拡散していき、同時
に結晶化が進行していく。このような場合、２０５で示
されるような結晶成長の先端部には、高い濃度でニッケ
ル元素が集中して存在している。このことは、結晶化の
進行途中の状態をＴＥＭ写真（透過型電子顕微鏡写真）
で観察することにより確認されている。
【００２７】従って、結晶化が進行していくに従って、
結晶成長の先端部がぶつかる部分２０６にニッケルが集
中して存在してしまうことになる。図３に示す状態にお
いては、ニッケル元素が所定の間隔でもって存在してい
るように示されているが、実際には、不特定の場所にニ
ッケル元素が集中して存在してしまっている。従って、
２０６で示されるようなニッケル元素が集中して存在し
てしまう部分も不特定の場所に多数形成されることな
る。
【００２８】
【発明が解決しようとする課題】本明細書で開示する発
明は、珪素の結晶化を助長する金属元素を用いた結晶性
珪素膜の作製において、珪素膜中に当該金属元素が局所
的に集中して存在してまう状態とならない技術を提供す
ることを課題とする。
【００２９】さらに薄膜トランジスタを構成した場合に
特性のバラツキや劣化がなく、またＯＦＦ電流特性の良
好なものが得られる結晶性珪素膜、およびその作製技術
を提供することを課題とする。
【００３０】さらには特性のバラツキや劣化がなく、ま
たＯＦＦ電流特性の良好な薄膜トランジスタを提供する
ことを課題とする。
【００３１】
【課題を解決するための手段】本明細書で開示する発明
は、酸化珪素膜上に形成された結晶性珪素膜であって、
前記結晶性珪素膜中には、珪素の結晶化を助長する金属
元素が１×１０15原子ｃｍ-3〜１×１０19原子ｃｍ-3の
濃度で含まれており、前記酸化珪素膜と前記結晶性珪素
膜との界面およびその近傍には、前記金属元素の珪化酸
素層が形成されていることを特徴とする。
【００３２】上記構成において、金属元素として、Ｆ
ｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
ｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素
が用いるととができる。特にニッケル（Ｎｉ）を用いた
場合に高い再現性と効果を得ることができる。
【００３３】上記構成において、金属元素の珪化酸化層
の平均の厚さが１０〜２００Åである。この金属元素の
珪化酸化層は、珪素の結晶化に利用された金属元素が酸
化されることで固定化された層であって、ＳｉＭx Ｏy
（０＜ｘ＜１、０＜ｙ＜２、Ｍは金属元素）で示される
成分を主とする。また、この層は当該金属元素と珪素と
酸素とを主成分とする混合層であるということもでき
る。
【００３４】いずれにしてもこの層は、絶縁化あるいは
許容される範囲で高抵抗化された層であり、電気的に不
活性化された層であるということもできる。またこの層
は、一様な層であるとは限らない。
【００３５】また、この層中における当該金属元素の濃
度は、半導体としての特性を有している結晶性珪素膜中
の当該金属元素濃度より大きい。半導体としての特性を
有している結晶性珪素膜は、例えば薄膜トランジスタの
活性層を構成するので、その膜中における当該金属元素
の濃度は、１×１０15原子ｃｍ-3〜１×１０19原子ｃｍ
-3である必要がある。これは、この濃度範囲以下では、
結晶化の作用が得られず、この濃度範囲以上では、半導
体としての特性が失われてしまうからである。しかし、
金属元素の珪化酸化層は、電気的に不活性化された層で
あるので、この層中に当該金属元素の濃度は大きくても
よい。勿論これは、許容される範囲において、電気的に
不活性化されているという条件においていえることであ
る。なお、本明細書中における濃度というのは、ＳＩＭ
Ｓ（２次イオン分析方法）で得られる最大値として定義
される。
【００３６】他の発明の構成は、酸化珪素膜上に非晶質
珪素膜を形成する工程と、前記酸化珪素膜上に珪素の結
晶化を助長する金属元素を含む溶液を塗布する工程と、
加熱処理を施し前記非晶質珪素膜中に前記金属元素を拡
散させる工程と、レーザー光または強光を照射し、前記
酸化珪素膜と珪素膜との界面およびその近傍に酸化され
た前記金属元素の珪化酸化層を形成する工程と、を有
し、前記溶液には界面活性剤が含まれていることを特徴
とする。
【００３７】上記構成において、金属元素を含む溶液を
塗布する前に３００℃〜５００℃の温度で加熱処理を行
い非晶質珪素膜中の水素を離脱させることは有効であ
る。
【００３８】この工程によって、非晶質珪素膜中の水素
濃度を0.01〜５原子％とすることが望ましい。
【００３９】上記構成において、基板としてガラス基板
を用いた場合には、加熱処理の温度を４５０℃以上の温
度であって、かつガラス基板の歪点以下の温度で行うこ
とが望ましい。これは、加熱処理に従う結晶化を行う温
度の下限が４５０℃程度であり、またガラス基板の変形
を防ぐためにその歪点以下の温度で加熱処理を行う必要
があるからである。また、一般には、この加熱処理によ
って、金属元素が拡散し、非晶質珪素膜は結晶化され
る。しかし、その加熱温度が低く（概ね５００℃以
下）、かつ加熱時間が短い場合には、結晶化が行われ
ず、金属元素の拡散が行われることなる。なお、このよ
うな場合は、さらに別工程で加熱を行ったり、レーザー
光や強光を照射して、非晶質珪素膜の結晶化を行う必要
がある。
【００４０】以下に各種金属元素を導入するために利用
される溶液の種類を示す。触媒元素としてＦｅ（鉄）を
用いる場合には、その化合物として鉄塩として知られて
いる材料、例えば臭化第１鉄（ＦｅＢｒ2 ６Ｈ2 Ｏ）、
臭化第２鉄（ＦｅＢｒ3 ６Ｈ2 Ｏ）、酢酸第２鉄（Ｆｅ
（Ｃ2 Ｈ3 Ｏ2)3xＨ2 Ｏ）、塩化第１鉄（ＦｅＣｌ2 ４
Ｈ2 Ｏ）、塩化第２鉄（ＦｅＣｌ3 ６Ｈ2 Ｏ）、フッ化
第２鉄（ＦｅＦ3 ３Ｈ2 Ｏ）、硝酸第２鉄（Ｆｅ（ＮＯ
3)3 ９Ｈ2 Ｏ）、リン酸第１鉄（Ｆｅ3 （ＰＯ4)2 ８Ｈ
2 Ｏ）、リン酸第２鉄（ＦｅＰＯ4 ２Ｈ2 Ｏ）から選ば
れたものを用いることができる。
【００４１】触媒元素としてＣｏ（コバルト）を用いる
場合には、その化合物としてコバルト塩として知られて
いる材料、例えば臭化コバルト（ＣｏＢｒ６Ｈ2 Ｏ）、
酢酸コバルト（Ｃｏ（Ｃ2 Ｈ3 Ｏ2)2 ４Ｈ2 Ｏ）、塩化
コバルト（ＣｏＣｌ2 ６Ｈ2Ｏ）、フッ化コバルト（Ｃ
ｏＦ2 xＨ2 Ｏ）、硝酸コバルト（Ｃｏ（Ｎｏ3)2 ６Ｈ
2 Ｏ）から選ばれたものを用いることができる。
【００４２】触媒元素としてＲｕ（ルテニウム）を用い
る場合には、その化合物としてルテニウム塩として知ら
れている材料、例えば塩化ルテニウム（ＲｕＣｌ3 Ｈ2
Ｏ）を用いることができる。
【００４３】触媒元素してＲｈ（ロジウム）を用いる場
合には、その化合物としてロジウム塩として知られてい
る材料、例えば塩化ロジウム（ＲｈＣｌ3 ３Ｈ2 Ｏ）を
用いることができる。
【００４４】触媒元素としてＰｄ（パラジウム）を用い
る場合には、その化合物としてパラジウム塩として知ら
れている材料、例えば塩化パラジウム（ＰｄＣｌ2 ２Ｈ
2 Ｏ）を用いることができる。
【００４５】触媒元素としてＯｓ（オスニウム）を用い
る場合には、その化合物としてオスニウム塩として知ら
れている材料、例えば塩化オスニウム（ＯｓＣｌ3 ）を
用いることができる。
【００４６】触媒元素としてＩｒ（イリジウム）を用い
る場合には、その化合物としてイリジウム塩として知ら
れている材料、例えば三塩化イリジウム（ＩｒＣｌ3 ３
Ｈ2Ｏ）、四塩化イリジウム（ＩｒＣｌ4 ）から選ばれ
た材料を用いることができる。
【００４７】触媒元素としてＰｔ（白金）を用いる場合
には、その化合物として白金塩として知られている材
料、例えば塩化第二白金（ＰｔＣｌ4 ５Ｈ2 Ｏ）を用い
ることができる。
【００４８】触媒元素としてＣｕ（銅）を用いる場合に
は、その化合物として酢酸第二銅（Ｃｕ（ＣＨ3 ＣＯ
Ｏ）2 ）、塩化第二銅（ＣｕＣｌ2 ２Ｈ2 Ｏ）、硝酸第
二銅（Ｃｕ（ＮＯ3)2 ３Ｈ2 Ｏ）から選ばれた材料を用
いることができる。
【００４９】触媒元素として金を用いる場合には、その
化合物として三塩化金（ＡｕＣｌ3xＨ2 Ｏ）、塩化金塩
（ＡｕＨＣｌ4 ４Ｈ2 Ｏ）、から選ばれた材料を用いる
ことができる。
【００５０】また、 下記の〔表１〕〜〔表３〕に本明
細書で開示する発明において利用することができる界面
活性剤の一覧を示す。
【００５１】
【表１】
【００５２】
【表２】
【００５３】
【表３】
【００５４】他の発明の構成は、酸化珪素膜上に非晶質
珪素膜を形成する工程と、前記非晶質珪素膜の表面に珪
素の結晶化を助長する金属元素を実質的に接して保持さ
せる工程と、加熱処理を施し前記非晶質珪素膜をその上
面から下面に向かって結晶成長させるとともに前記酸化
珪素膜と前記非晶質珪素膜との界面及びその近傍に前記
金属元素のシリサイド層を形成する工程と、レーザー光
または強光を照射し、前記金属元素のシリサイド層と前
記酸化珪素膜とを反応させて前記シリサイド層を酸化す
る工程と、を有することを特徴とする。
【００５５】上記構成の具体的な例を図１に示す。図１
に示す工程では、非晶質珪素膜１０３の表面にニッケル
元素を含む層１０９が形成されており、加熱処理工程に
おいて、この層１０９からニッケル元素が拡散し（１０
４で示されるように、下方向に向けて一様に拡散してい
く）、この拡散と同時に１０４で示されるような一様な
結晶成長が行われる。
【００５６】また（Ｄ）で示す工程において、ニッケル
元素の固定化（凍結化）が行われ、ニッケル元素（当該
金属元素）の珪化酸化層１０５が形成される。
【００５７】他の発明の構成は、酸化珪素膜上に形成さ
れた結晶性珪素膜でなる活性層を有する薄膜トランジス
タであって、前記活性層中には、珪素の結晶化を助長す
る金属元素が１×１０15原子ｃｍ-3〜１×１０19原子ｃ
ｍ-3の濃度で含まれており、前記酸化珪素膜と前記活性
層との界面および近傍には、前記金属元素の珪化酸化層
が形成されていることを特徴とする。
【００５８】他の発明の構成は、珪素の結晶化を助長す
る金属元素を含む結晶性珪素膜と、前記結晶性珪素膜に
接して存在する電気的に不活性化された前記金属元素を
含む層と、を有することを特徴とする。
【００５９】他の発明の構成は、珪素の結晶化を助長す
る金属元素を含む結晶性珪素膜と、前記結晶性珪素膜中
に電気的に不活性化された前記金属元素を含む層が形成
されていることを特徴とする。
【００６０】上記２つの構成は見方の違いであって、電
気的に不活性化された層、即ち当該金属の珪化酸化層を
半導体として機能する結晶性珪素膜と分離して捕らえる
か、結晶性珪素膜の一部に前記電気的に不活性化された
層が存在していると捕らえるかによる。即ち、電気的な
特性が異なるのであるから別々に認識すべきであるとす
るか、そもそもが同じ珪素膜であるから、片方がその一
部を構成していると見るか、ということである。
【００６１】他の発明の構成は、珪素の結晶化を助長す
る金属元素を含む結晶性珪素膜と、前記結晶性珪素膜に
接して存在する電気的に不活性化された前記金属元素を
含む層と、を有し、前記金属元素を含む層は、本質的に
金属的な性質を示す成分が存在していないことを特徴と
する。
【００６２】上記構成は、等方的（といっても一方から
他方の方向に向かって一様に）に結晶成長した第１の層
と、電気的に凍結された（電気的に不活性化された）第
２層と、で少なくとも構成される一つの膜と考えること
ができる。この膜を用いて薄膜トランジスタの活性層を
構成した場合、第１の層をソース／ドレイン領域やチャ
ネル形成領域とすることができる。また、第２の層は、
電気的に不活性（許容できる範囲で高抵抗化されてい
る）であるので、デバイスの動作に特に影響を与えるも
のではい。
【００６３】上記の構成において、第１の層は、半導体
特性を示す結晶性珪素膜として機能するのであるが、そ
の膜中においては、本質的に金属としての特性（電気的
な特性）を示す成分を含んでいないことを特徴とする。
このような特徴は、結晶成長に結果不要となった（拡散
はしていったが最終的には結晶核になれず偏析した）金
属元素を第２の層として凍結することによって得られ
る。
【００６４】上記のような少なくとも第１の層と第２の
層とで構成された膜を等方成長凍結膜（ＴＳＴ）という
ことができる。
【００６５】
【作用】珪素の結晶化を助長する金属元素を溶液を用い
て非晶質珪素膜の表面に塗布する方法において、まず非
晶質珪素膜の表面の酸化膜を除去し、しかる後に界面活
性剤の作用によって、当該金属元素を非晶質珪素膜の表
面に分散させた状態で保持させることができる。この状
態を図４に示す。この場合、非晶質珪素膜１０３の表面
に酸化膜が形成されていないので、非晶質珪素膜１０３
の表面が均一に露呈しており、また界面活性剤の作用に
よって、図４の４０２で示されているように、当該金属
元素を一様に分散させて非晶質珪素膜の表面に接して保
持させることができる。
【００６６】この状態で加熱処理を施すことで、当該金
属元素が４０３で示されるように非晶質珪素膜中に一様
に分散していき、その結晶化を助長する。
【００６７】この加熱処理工程における珪素膜中への当
該金属元素の拡散を均一なものとすると、図１の１０
４、あるいは図４の４０２に示すような、当該金属元素
の拡散に従う結晶成長も均一なものとすることができ
る。このような結晶成長の結果、一様に結晶成長が進行
し、非晶質成分が残存しない結晶性珪素膜１０６（図１
（Ｃ））を得ることができる。この結晶性珪素膜におい
ては、結晶成長の進行した先端の領域である、珪素膜１
０６の下面の部分と、最初に当該金属元素が接して保持
された領域である珪素膜１０６の上面の部分とに当該金
属元素が高い濃度で存在することとなる。
【００６８】即ち、１０５と１０９で示される層状の部
分に当該金属元素が高い濃度で存在する状態となる。特
に１０５で示される層は、金属シリサイド化した状態と
なっている。
【００６９】この状態において、レーザー光の照射を行
うことで、金属シリサイド化した層１０５と下地の酸化
珪素膜１０２とを反応させ、この層をＳｉＮｉy Ｏx で
示される絶縁層とすることができる。このレーザー光の
照射は、非晶質珪素膜を結晶化させるのと同程度以上の
エネルギーが必要とされる。
【００７０】また必要に応じて、１０９で示される層を
エッチングによって除去する。このようにして得られた
結晶性珪素膜１０６においては、その電気的な特性や安
定性に大きく影響を与える金属成分が、絶縁化（あるい
は高抵抗化）された金属シリサイド層として固定されて
いるので、膜中に当該金属成分の存在に起因するトラッ
プ準位の密度が小さく、高い電気特性を有した結晶性珪
素膜とすることができる。また同時に、劣化の少ない結
晶性珪素膜を得ることができる。
【００７１】またこのような結晶性珪素膜を用いて構成
された薄膜トランジスタは、活性層中におけるトラップ
準位の密度を少ないものとすることができるので、ＯＦ
Ｆ電流の小さいものとすることができる。また非晶質成
分の残存を抑制することができるので、珪素膜中を流れ
る電流の集中を防ぐことができ、特性の劣化を抑えるこ
とができる。
【００７２】
【実施例】
〔実施例１〕ここでは本明細書で開示する発明を用いた
結晶性珪素膜の作製方法の基本的なものを示す。図４を
用いて本実施例の各工程を説明する。まずガラス基板１
０１としてコーニング７０５９ガラス基板またはコーニ
ング１７３７ガラス基板を用意する。そしてこのガラス
基板１０１上に下地膜１０２として酸化珪素膜をスパッ
タ法またはＴＥＯＳガスを用いたプラズマＣＶＤ法で３
０００Åの厚さに成膜する。この下地の酸化珪素膜１０
２は、シランガスと酸素ガスを用いた熱ＣＶＤ法を用い
て成膜してもよい。この酸化珪素膜は、後の工程におい
て珪素膜の下面に集中して存在する金属成分を絶縁化す
るために機能する。また、ガラス基板１０１から不純物
が拡散しないようにするためのバリア層としても機能す
る。またガラス基板１０１と珪素膜との間に働く応力を
緩和する機能も有する。
【００７３】次にプラズマＣＶＤ法または減圧熱ＣＶＤ
法により、非晶質珪素膜１０３を必要とする厚さに成膜
する。ここでは、５００Åの厚さに成膜する。こうして
図１（Ａ）に示す状態を得る。この状態においては、非
晶質珪素膜１０３の表面は露出しているので、その表面
には自然酸化膜が形成されている。
【００７４】この自然酸化膜は数十Å程度の極薄い酸化
膜であるが、非晶質珪素膜の表面に均一に存在している
わけではなく、その厚さに比較すれば極めて不均一なも
のである。
【００７５】次に、後の工程において均一な結晶化を促
進させるために、非晶質珪素膜の結晶化が顕著になる温
度より、低い温度で加熱処理を加え、膜中の水素を出来
うるだけ離脱させる。この温度は、概ね５００℃以下の
温度、好ましくは、３００℃〜５００℃、さらに好まし
くは４５０℃〜５００℃の温度とし、加熱時間は１時間
程度とすればよい。この加熱処理により、膜中の水素が
離脱し、珪素の不対結合手が多量に存在した状態とする
ことができ。このような状態は、結晶化のためのしきい
値エネルギーが低くなった状態であり、また均一な結晶
状態が進行し易い状態である。なお、この加熱処理工程
は不活性雰囲気中において行うことが望ましい。
【００７６】さらに非晶質珪素膜の表面に形成された自
然酸化膜をバッファーフッ酸によって除去する。
【００７７】ここでニッケル酢酸塩溶液に界面活性剤を
加えたものを用意する。この溶液は、ニッケル元素を重
量換算で１０ｐｐｍ含有したニッケル酢酸塩溶液中に界
面活性剤を１ｗｔ％添加したものである。
【００７８】ここで、図１（Ａ）に示す状態の試料をス
ピナー１００に乗せ、上記溶液を塗布する。この状態で
溶液の水膜４０１が形成される。そしてスピナーを回転
させ、余分な溶液を飛ばす。この際、界面活性剤の作用
により、酸化膜が除去された非晶質珪素膜の表面にニッ
ケル元素が一様に分散される。こうして、ニッケル元素
が非晶質珪素膜１０３の表面に一様に分散して接した状
態が得られる。
【００７９】この後、５５０℃、４時間の加熱処理を加
えることにより、非晶質珪素膜１０３を結晶化させる。
この際、結晶化は図１（Ｂ）の１０４に示すようにその
上面から下面に向かって均一に進行していく。こうし
て、ニッケル元素が一様に分散した状態で存在する結晶
性珪素膜１０６を得ることができる。この結晶性珪素膜
１０６は、その膜中においてニッケル元素が局所的に集
中して存在しておらず、また一様に結晶化している。ま
た、非晶質成分がほとんど残存していない状態を有して
いる。
【００８０】この結晶成長は、その成長の先端部が揃っ
ているので、最終的にニッケル濃度の高い領域は層状と
なって、結晶性珪素膜１０６の酸化珪素膜１０２の界面
近傍に存在することとなる。この層状の領域１０５は、
その厚さが１０〜２００Å程度であり、ニッケルシリサ
イド化している。
【００８１】これらの工程において、先の水素出しのた
めの加熱処理工程から、この結晶化のための加熱処理工
程までの間は、珪素膜を空気や酸化性雰囲気に触れさせ
ないことが重要である。具体的には、不活性雰囲気中に
おいて作業を連続して進行させていくことが望ましい。
【００８２】次に、図１（Ｄ）に示すように、レーザー
光を照射する。すると、ニッケルシリサイド化している
層状の領域１０５と下地の酸化珪素膜１０２とが反応し
て、ニッケルシリサイドが酸化される。即ち、ＳｉとＮ
ｉとＯとが反応して、ＮｉＳｉx Ｏy が層状に形成され
る。この結果、金属としての性質を示す層状の領域１０
５は、絶縁化される。また絶縁化されないまでも実用上
絶縁体と見なせる抵抗値まで高抵抗化させる。
【００８３】さらに、バッファフッ酸を用いたウエット
エッチングにより、結晶性珪素膜の表面の層１０４を取
り除く。この層１０４は、最初の段階でニッケル元素が
接して保持された部分なので、ニッケルシリサイド化し
た層が形成されている。従って、この層を取り除くこと
によって、ニッケルシリサイドの影響を極力排除した結
晶性珪素膜を得ることができる。
【００８４】〔実施例２〕本実施例は、実施例１に示し
た方法で得られた結晶性珪素膜を用いてＮチャネル型の
薄膜トランジスタを作製する例を示す。図５に本実施例
で示す薄膜トランジスタの作製工程を示す。まず、図５
（Ａ）に示すように、実施例１に示した方法により、ガ
ラス基板１０１上に結晶性珪素膜１０６を形成する。１
０２は下地膜として機能する厚さ３０００Åの酸化珪素
膜である。
【００８５】図５（Ａ）に示す状態を得たら、結晶性珪
素膜１０６をパターニングして、薄膜トランジスタの活
性層５０１を得る。さらにゲイト絶縁膜５０２をスパッ
タ法により１０００Åの厚さに成膜する。さらにアルミ
ニウムを主成分とする膜を６０００Åの厚さに電子ビー
ム蒸着法で成膜し、パターニングを施すことにより、ゲ
イト電極５０３を形成する。ゲイト電極５０３を形成し
たら、このゲイト電極を陽極として電解溶液中において
陽極酸化を行い、酸化物層５０４を形成する。この酸化
物層は２０００Å程度の厚さに成長させる。こうして図
５（Ｂ）に示す状態を得る。
【００８６】さらにＰ（リン）イオンをイオン注入法ま
たはプラズマドーピング法で加速注入する。この工程に
おいては、ゲイト電極５０３とその周囲の酸化物層５０
４とがマスクとなり、Ｐイオンの注入が行われる。こう
して、ソース領域５０５、オフセットゲイト領域５０
６、チャネル形成領域５０７、ソース領域５０８が自己
整合的に形成される。（図５（Ｃ））
【００８７】図５（Ｃ）に示す状態を得たら、層間絶縁
膜５０９として酸化珪素膜を６０００Åの厚さにプラズ
マＣＶＤ法で成膜する。さらにコンタクトホールの形成
を行った後、チタンとアルミニウムとの積層体でなるソ
ース電極５１０とドレイン電極５１１とを形成する。最
後に３５０℃の水素雰囲気中で加熱処理を施すことによ
り、図５（Ｄ）に示すような薄膜トランジスタを完成さ
せる。
【００８８】〔実施例３〕本実施例は、Ｎチャネル型の
薄膜トランジスタにおいて、チャネル形成領域にＢ（ボ
ロン）イオンをドーピングし、Ｖth（しきい値電圧）を
制御した薄膜トランジスタの構成に関する。Ｎチャネル
型の薄膜トランジスタのＶthを制御するには、チャネル
形成領域にＢイオンをプラズマドーピング法またはイオ
ン注入法により、１×１０15〜１×１０18原子ｃｍ-3の
濃度となるように加速注入すればよい。
【００８９】〔実施例４〕本実施例は、非晶質珪素膜の
下面に接して珪素の結晶化を助長する金属元素を接して
保持させ、結晶化を行わせる構成に関する。図６に本実
施例の作製工程を示す。まず、コーニング７０５９また
は１７３７ガラス基板１０１上にプラズマＣＶＤ法また
は減圧熱ＣＶＤ法により、酸化珪素膜６０１を３０００
Å程度の厚さに成膜する。この酸化珪素膜６０１の成膜
は、平坦性の優れた方法で行う必要がある。（図６
（Ａ））
【００９０】次に基板をスピナー１０１上に配置し、実
施例１に説明したような酢酸ニッケル塩溶液に界面活性
剤を含有させた溶液を塗布し、水膜６０２を形成する。
（図６（Ｂ））
【００９１】そして、スピンドライを行うことにより酸
化珪素膜６０１の表面にニッケル元素が接して保持され
た状態を実現する。この状態では、酸化珪素膜６０１の
表面にニッケル元素の層が形成された状態となってい
る。またここで、２００〜４００℃程度の温度で加熱処
理を行ってもよい。
【００９２】次に減圧熱ＣＶＤ法により、非晶質珪素膜
６０４を形成する。ここで減圧熱ＣＶＤ法を用いるの
は、酸化珪素膜６０１の表面に存在するニッケル元素が
プラズマのエネルギーによりチャンバー内に飛び散るの
を防ぐためである。次に５５０℃、４時間の加熱処理を
行うことにより、結晶化を行う。
【００９３】この工程において、酸化珪素膜６０１の表
面に形成されているニッケルの層３６０３から６０５で
示されるようにニッケル元素の拡散が行われ、同時に矢
印６０５で示されるような結晶成長が行われる。この結
晶成長の結果、結晶成長の先端部にはニッケル元素が集
中するので、最終的には結晶化が成された結晶性珪素膜
６０４の表面および／または表面近傍にニッケルシリサ
イドの層６０６が形成される。（図６（Ｄ））
【００９４】次に基板側からＸｅＦエキシマレーザー
（３５１、３５３ｎｍ）を照射する。ＸｅＦエキシマレ
ーザーを用いるのは、ガラス基板１０１をレーザー光を
透過させるためである。この工程において、ニッケルの
層６０３が酸化珪素膜６０１、さらには結晶性珪素膜６
０４と反応して酸化されたニッケルシリサイド層とな
る。
【００９５】次に結晶性珪素膜６０４の表面をバッファ
ーフッ酸によってエッチングし、ニッケルシリサイド層
６０６を除去する。この状態においては、６０３で示さ
れるニッケルの層は絶縁化または高抵抗化されているの
で、結晶性珪素膜６０４の電気特性に影響を与えない。
従って、高品質な結晶性珪素膜６０４を得ることができ
る。
【発明の効果】本明細書に開示する技術を用いること
で、珪素の結晶化を助長する金属元素を用いた結晶性珪
素膜の作製において、珪素膜中に当該金属元素が局所的
に集中して存在してまう問題を解決することができる。
【００９６】また、薄膜トランジスタを構成した場合に
特性のバラツキや劣化がなく、またＯＦＦ電流特性の良
好なものが得られる結晶性珪素膜を得ることができる。
【００９７】また、特性のバラツキや劣化がなく、また
ＯＦＦ電流特性の良好な薄膜トランジスタを得ることが
できる。
【図面の簡単な説明】
【図１】 結晶化が行われる状態を示す図。
【図２】 ニッケル酢酸塩溶液を用いて非晶質珪素膜を
結晶化させる工程を示す図。
【図３】 結晶化の進行状況を示す図
【図４】 結晶化の進行状況を示す図。
【図５】 実施例の薄膜トランジスタを作製する工程を
示す図。
【図６】 ニッケル酢酸塩溶液を用いて非晶質珪素膜を
結晶化させる工程を示す図。
【符号の説明】
１０１ ガラス基板 １０２ 酸化珪素膜（下地
膜） １０３ 非晶質珪素膜 １０４ Ｎｉ層 １０５ ＳｉＮｉx Ｏy 層 １０６ 結晶性珪素膜 １００ スピナー ２０２ ニッケル酢酸塩溶液
の水膜 ２０４ 凝集した金属元素 ２０５ 金属元素の拡散方向
および結晶化進行方向 ２０６ 金属元素の凝集して
存在する領域 ４０１ ニッケル酢酸塩溶液
の水膜 ５０１ 活性層 ５０２ 酸化珪素膜 ５０３ アルミニウムを主成
分とするゲイト電極 ５０４ 陽極酸化物層 ５０５ ソース領域 ５０６ オフセットゲイト領
域 ５０７ チャネル形成領域 ５０８ ドレイン領域 ５０９ 層間絶縁膜 ５１０ ソース領域 ５１１ ドレイン電極

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】酸化珪素膜上に形成された結晶性珪素膜で
    あって、 前記結晶性珪素膜中には、珪素の結晶化を助長する金属
    元素が１×１０15原子ｃｍ-3〜５×１０19原子ｃｍ-3の
    濃度で含まれており、 前記酸化珪素膜と前記結晶性珪素膜との界面およびその
    近傍には、前記金属元素の珪化酸化層が形成されている
    ことを特徴とする半導体。
  2. 【請求項２】請求項１において、 金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐ
    ｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種ま
    たは複数種類の元素が用いられることを特徴とする半導
    体。
  3. 【請求項３】請求項１において、金属元素の珪化酸化層
    はその平均の厚さが１０〜２００Åであり、 かつＳｉＭx Ｏy （０＜ｘ＜１、０＜ｙ＜２、Ｍは金属
    元素）で示されることを特徴とする半導体。
  4. 【請求項４】酸化珪素膜上に非晶質珪素膜を形成する工
    程と、 前記酸化珪素膜上に珪素の結晶化を助長する金属元素を
    含む溶液を塗布する工程と、 加熱処理を施し前記非晶質珪素膜中に前記金属元素を拡
    散させる工程と、 レーザー光または強光を照射し、前記酸化珪素膜と前記
    珪素膜との界面およびその近傍に酸化された前記金属元
    素の珪化酸化層を形成する工程と、 を有し、 前記溶液には界面活性剤が含まれていることを特徴とす
    る半導体の作製方法。
  5. 【請求項５】請求項４において、金属元素を含む溶液を
    塗布する前に３００℃〜５００℃の温度で加熱処理を行
    い非晶質珪素膜中の水素を離脱させる工程を有すること
    を特徴とする半導体の作製方法。
  6. 【請求項６】請求項４において、金属元素を含む溶液を
    塗布する前の工程において、非晶質珪素膜中の水素濃度
    が0.01〜５原子％であることを特徴とする半導体の作製
    方法。
  7. 【請求項７】請求項４において、 金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐ
    ｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種ま
    たは複数種類の元素が用いられることを特徴とする半導
    体の作製方法。
  8. 【請求項８】請求項４において、金属元の珪化酸化層の
    平均の厚さが１０〜２００Åであることを特徴とする半
    導体の作製方法。
  9. 【請求項９】請求項４において、 酸化珪素膜はガラス基板上に形成されており、 加熱処理は４５０℃以上の温度であって、かつ前記ガラ
    ス基板の歪点以下の温度で行われることを特徴とする半
    導体の作製方法。
  10. 【請求項１０】酸化珪素膜上に非晶質珪素膜を形成する
    工程と、 前記非晶質珪素膜の表面に珪素の結晶化を助長する金属
    元素を実質的に接して保持させる工程と、 加熱処理を施し前記非晶質珪素膜をその上面から下面に
    向かって結晶成長させるとともに前記酸化珪素膜と前記
    非晶質珪素膜との界面及びその近傍に前記金属元素のシ
    リサイド層を形成する工程と、 レーザー光または強光を照射し、前記金属元素のシリサ
    イド層と前記酸化珪素膜とを反応させて前記シリサイド
    層を酸化する工程と、 を有することを特徴とする半導体の作製方法。
  11. 【請求項１１】請求項１０において、金属元素として、
    Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
    ｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素
    が用いられることを特徴とする半導体の作製方法。
  12. 【請求項１２】請求項１０において、 珪素の結晶化を助長する金属元素を接して保持させる工
    程の前に３００℃〜５００℃の温度で加熱処理を行い、
    非晶質珪素膜中の水素を離脱させることを特徴とする半
    導体の作製方法。
  13. 【請求項１３】請求項１０において、 酸化珪素膜はガラス基板上に形成されており、 加熱処理は４５０℃以上の温度であって、かつ前記ガラ
    ス基板の歪点以下の温度で行われることを特徴とする半
    導体の作製方法。
  14. 【請求項１４】酸化珪素膜上に形成された結晶性珪素膜
    でなる活性層を有する薄膜トランジスタであって、 前記活性層中には、珪素の結晶化を助長する金属元素が
    １×１０15原子ｃｍ-3〜１×１０19原子ｃｍ-3の濃度で
    含まれており、 前記酸化珪素膜と前記活性層との界面および近傍には、
    前記金属元素の珪化酸化層が形成されていることを特徴
    とする半導体装置。
  15. 【請求項１５】請求項１４において、金属元素として、
    Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
    ｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素
    が用いられることを特徴とする半導体装置。
  16. 【請求項１６】請求項１４において、金属元素の珪化酸
    化層の厚さは１０〜２００Åであることを特徴とする半
    導体装置。
  17. 【請求項１７】酸化珪素膜上に形成された結晶性珪素膜
    でなる活性層を有する薄膜トランジスタであって、 前記活性層中には、珪素の結晶化を助長する金属元素が
    １×１０15原子ｃｍ-3〜１×１０19原子ｃｍ-3の濃度で
    含まれており、 前記酸化珪素膜と前記活性層との間には、前記金属元素
    の珪化酸化層が形成されていることを特徴とする半導体
    装置。
  18. 【請求項１８】請求項１７において、金属元素として、
    Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
    ｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素
    が用いられることを特徴とする半導体装置。
  19. 【請求項１９】請求項１７において、金属元素の珪化酸
    化層の厚さは１０〜２００Åであることを特徴とする半
    導体装置。
  20. 【請求項２０】請求項１７において、金属元素の珪化酸
    化層中の当該金属元素の濃度より、活性層中の当該金属
    元素の濃度が低いことを特徴とする半導体装置。
  21. 【請求項２１】酸化珪素膜と、 前記酸化珪素膜上の金属元素の珪化酸化層と、 前記珪化酸化層上の実質的に前記金属元素が分散されて
    存在している結晶性珪素膜と、 を有することを特徴とする半導体装置。
  22. 【請求項２２】請求項２１において、金属元素として、
    Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
    ｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素
    が用いられることを特徴とする半導体装置。
  23. 【請求項２３】請求項２１において、金属元素の珪化酸
    化層の厚さは１０〜２００Åであることを特徴とする半
    導体装置。
  24. 【請求項２４】請求項２１において、金属元素の珪化酸
    化層中の当該金属元素の濃度より、活性層中の当該金属
    元素の濃度が低いことを特徴とする半導体装置。
  25. 【請求項２５】酸化珪素膜上に非晶質珪素膜を形成する
    工程と、 前記酸化珪素膜上に珪素の結晶化を助長する金属元素を
    含む溶液を塗布する工程と、 加熱処理を施し前記非晶質珪素膜中を実質的に均一に結
    晶成長した結晶性珪素膜とする工程と、 レーザー光または強光を照射し、前記酸化珪素膜と前記
    結晶化された珪素膜との界面およびその近傍に電気的に
    不活性化された前記金属元素を含む層を形成する工程
    と、 を有することを特徴とする半導体装置の作製方法。
  26. 【請求項２６】請求項２５において、電気的に不活性化
    された前記金属元素を含む層は、ＳｉＭx Ｏy （０＜ｘ
    ＜１、０＜ｙ＜２、Ｍは金属元素）で示されることを特
    徴とする半導体の作製方法。
  27. 【請求項２７】請求項２６において、金属元素として、
    Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
    ｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素
    が用いられることを特徴とする半導体装置の作製方法。
  28. 【請求項２８】珪素の結晶化を助長する金属元素を含む
    結晶性珪素膜と、 前記結晶性珪素膜に接して存在する電気的に不活性化さ
    れた前記金属元素を含む層と、 を有することを特徴とする半導体装置。
  29. 【請求項２９】珪素の結晶化を助長する金属元素を含む
    結晶性珪素膜と、 前記結晶性珪素膜中に電気的に不活性化された前記金属
    元素を含む層が形成されていることを特徴とする半導体
    装置。
  30. 【請求項３０】請求項２９または請求項３０において、
    電気的に不活性化された前記金属元素を含む層は、Ｓｉ
    Ｍx Ｏy （０＜ｘ＜１、０＜ｙ＜２、Ｍは金属元素）で
    示されることを特徴とする半導体装置。
  31. 【請求項３１】請求項２９または請求項３０において、
    金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐ
    ｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種ま
    たは複数種類の元素が用いられることを特徴とする半導
    体装置。
  32. 【請求項３２】請求項２９または請求項３０において、
    結晶性珪素膜中の金属元素の平均濃度より、結晶性珪素
    膜に接して存在する電気的に不活性化された前記金属元
    素を含む層中の前記金属元素の濃度の方が高いことを特
    徴とする半導体装置。
  33. 【請求項３３】請求項２９または請求項３０において、
    結晶性珪素膜が薄膜トランジスタの活性層を構成してい
    ることを特徴とする半導体装置。
  34. 【請求項３４】請求項２９または請求項３０において、
    結晶性珪素膜中には、不対結合手を中和する水素または
    ハロゲン元素が0.005 〜５％の濃度で含まれていること
    を特徴とする半導体装置。
  35. 【請求項３５】請求項２９または請求項３０において、
    結晶性珪素膜中には、金属元素が１×１０15原子ｃｍ-3
    〜５×１０19原子ｃｍ-3の濃度で含まれていることを特
    徴とする半導体装置。
  36. 【請求項３６】珪素の結晶化を助長する金属元素を含む
    結晶性珪素膜と、 前記結晶性珪素膜に接して存在する電気的に不活性化さ
    れた前記金属元素を含む層と、 を有し、 前記金属元素を含む層は、本質的に金属的な性質を示す
    成分が存在していないことを特徴とする半導体装置。
  37. 【請求項３７】請求項３６において、電気的に不活性化
    された前記金属元素を含む層は、ＳｉＭx Ｏy （０＜ｘ
    ＜１、０＜ｙ＜２、Ｍは金属元素）で示されることを特
    徴とする半導体装置。
  38. 【請求項３８】請求項３６において、金属元素として、
    Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
    ｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素
    が用いられることを特徴とする半導体装置。
JP03156295A 1995-01-28 1995-01-28 結晶性珪素膜の作製方法及び半導体装置の作製方法 Expired - Fee Related JP4130237B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03156295A JP4130237B2 (ja) 1995-01-28 1995-01-28 結晶性珪素膜の作製方法及び半導体装置の作製方法
US08/590,325 US5986286A (en) 1995-01-28 1996-01-23 Semiconductor device and a method of manufacturing the same
KR1019960001838A KR100318696B1 (ko) 1995-01-28 1996-01-27 반도체장치와그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03156295A JP4130237B2 (ja) 1995-01-28 1995-01-28 結晶性珪素膜の作製方法及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH08204206A true JPH08204206A (ja) 1996-08-09
JP4130237B2 JP4130237B2 (ja) 2008-08-06

Family

ID=12334623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03156295A Expired - Fee Related JP4130237B2 (ja) 1995-01-28 1995-01-28 結晶性珪素膜の作製方法及び半導体装置の作製方法

Country Status (3)

Country Link
US (1) US5986286A (ja)
JP (1) JP4130237B2 (ja)
KR (1) KR100318696B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434313B1 (ko) * 2001-04-23 2004-06-05 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 방법
US6770515B1 (en) 1999-09-22 2004-08-03 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6111361A (en) * 1998-09-11 2000-08-29 Motorola, Inc. Light emitting apparatus and method of fabrication
US6579749B2 (en) * 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
TW490756B (en) * 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
US20060049428A1 (en) * 2002-07-05 2006-03-09 Van Der Zaag Pieter J Tft electronic devices and their manufacture
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2007142010A1 (ja) * 2006-06-09 2007-12-13 Nec Corporation 半導体装置およびその製造方法
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW278219B (ja) * 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW448584B (en) * 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770515B1 (en) 1999-09-22 2004-08-03 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the device
KR100434313B1 (ko) * 2001-04-23 2004-06-05 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 방법

Also Published As

Publication number Publication date
JP4130237B2 (ja) 2008-08-06
KR100318696B1 (ko) 2002-06-20
KR960030318A (ko) 1996-08-17
US5986286A (en) 1999-11-16

Similar Documents

Publication Publication Date Title
JPH08204206A (ja) 半導体およびその作製方法および半導体装置
US5843833A (en) Method for producing semiconductor device
KR100279106B1 (ko) 반도체 장치의 제작방법
KR100303110B1 (ko) 반도체장치및제조방법
US5773325A (en) Method of making a variable concentration SiON gate insulating film
US6919237B2 (en) Process for fabricating thin film transistors
US7374978B2 (en) Method of manufacturing semiconductor device
US7767559B2 (en) Process for fabricating semiconductor device
US5789284A (en) Method for fabricating semiconductor thin film
KR100270368B1 (ko) 반도체 제조방법
JP4056571B2 (ja) 半導体装置の作製方法
US6337229B1 (en) Method of making crystal silicon semiconductor and thin film transistor
US6391747B1 (en) Method for forming polycrystalline silicon film
US6300659B1 (en) Thin-film transistor and fabrication method for same
JPH0785470B2 (ja) デバイスの製造方法
JP3910229B2 (ja) 半導体薄膜の作製方法
US7573110B1 (en) Method of fabricating semiconductor devices
KR0180573B1 (ko) 반도체 장치 및 그 제작방법
JP4162727B2 (ja) 半導体装置の作製方法
JP4316132B2 (ja) 半導体装置の作製方法
USRE43450E1 (en) Method for fabricating semiconductor thin film
JPH11261077A (ja) 半導体装置
JPH09148251A (ja) 半導体および半導体装置の作製方法
JP3672850B2 (ja) 集積回路の作製方法
JPH08264438A (ja) 珪素膜の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees