KR100318696B1 - 반도체장치와그의제조방법 - Google Patents

반도체장치와그의제조방법 Download PDF

Info

Publication number
KR100318696B1
KR100318696B1 KR1019960001838A KR19960001838A KR100318696B1 KR 100318696 B1 KR100318696 B1 KR 100318696B1 KR 1019960001838 A KR1019960001838 A KR 1019960001838A KR 19960001838 A KR19960001838 A KR 19960001838A KR 100318696 B1 KR100318696 B1 KR 100318696B1
Authority
KR
South Korea
Prior art keywords
film
metal element
semiconductor
layer
semiconductor device
Prior art date
Application number
KR1019960001838A
Other languages
English (en)
Other versions
KR960030318A (ko
Inventor
순페이 야마자끼
아키하루 미야나가
사토시 데라모토
Original Assignee
순페이 야마자끼
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순페이 야마자끼, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 순페이 야마자끼
Publication of KR960030318A publication Critical patent/KR960030318A/ko
Application granted granted Critical
Publication of KR100318696B1 publication Critical patent/KR100318696B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

유리기판상에 형성된 박막트랜지스터의 특성을 향상시킬 수 있는 기술을 제공하기 위해, 유리기판(101)상에 산화규소막(102)을 형성하고, 그 위에 비정질 규소막(103)을 형성한다. 그리고, 규소의 결정화를 조장하는 금속원소인 니켈원소를 함유하는 니켈 초산염 용액을 도포하여, 수막(401)을 형성한다. 그 다음, 스핀 건조를 행함으로써, 비정질 규소막(103)의 표면에 니켈원소가 접촉하여 보유되는 상태를 실현한다. 그리고, 가열처리를 행함으로써, 화살표 104로 나타낸 바와 같은 균일한 결정성장을 실행시킨다. 그 다음, 레이저광을 조사함으로써, 결정성장의 선단부에 존재하는 고농도의 니켈원소를 하층의 산화규소막(102)과 반응시켜, 전기적으로 불활성인 층을 형성한다. 이렇게 하여, 니켈원소의 영향을 억제하는 결정성 규소막이 얻어질 수 있다.

Description

반도체장치와 그의 제조방법
본 발명은, 절연표면을 가진 기판상에 결정성을 가진 규소 박막을 형성하는 기술에 관한 것이다.
유리기판상에 형성된 규소막을 사용하여 박막트랜지스터를 구성하는 기술이 알려져 있다. 유리기판상에 형성된 박막트랜지스터는 액티브 매트릭스형 액정표시장치에 이용된다. 현재, 박막트랜지스터로서는, 플라즈마 CVD법에 의해 유리기판상에 형성된 비정질 규소막을 사용한 것이 실용화되어 있다.
그러나, 비정질 규소막에 의해 얻어진 박막트랜지스터의 특성이 열등하여, 더욱 개선된 특성이 현재 요구되고 있다. 열등한 특성 때문에, 비정질 규소막을 사용하여 P채널형 박막트랜지스터를 제작할 수 없어(N채널형 박막트랜지스터와 비교하여 특성이 현저하게 낮아 실용되지 못함), CMOS 회로를 구성하는 것이 사실상 불가능하였다. 따라서, 비정질 규소막을 사용한 경우에는, 박막트랜지스터에 의해 CMOS 회로를 이용한 구성을 실현할 수 없고, 그의 응용이 크게 제한된다.
단결정 웨이퍼 또는 석영기판을 사용한 경우에는, 1000℃ 이상의 열(熱) 어닐이 행해질 수 있기 때문에, 열 어닐 공정에 의해 비정질 규소막을 결정화시켜, 필요로 하는 특성을 가진 결정성 규소막을 얻는 것이 가능하다. 그러나, 가시광선을 투과하지 않는 단결정 웨이퍼는 액정표시장치를 구성하는 기판으로서 이용할 수 없다. 또한, 석영기판은 값이 비싸, 액정표시장치의 대면적화를 도모하는데 있어제조비용의 관점에서 좋지 않다.
그러한 상황에서, 플라즈마 CVD법 또는 감압 열 CVD법에 의해 비정질 규소막을 유리기판상에 형성하고 어떤 처리를 행하는 것에 의해 결정성 규소막을 얻는 기술이 요구된다. 그러한 처리로서는, 가열에 의한 방법, 레이저광의 조사(照射)에 의한 방법 등이 알려져 있다.
가열에 의한 방법으로서는, 600℃ 이상의 온도로 수 십 시간 이상의 가열처리를 행함으로써 비정질 규소막을 결정화시키는 방법이 알려져 있다. 그러나, 일반적으로 액정표시장치를 위한 기판으로서 빈번히 사용되는 코닝(Corning) 7059 유리기판의 변형점이 593℃이다. 따라서, 그 유리기판을 600℃ 이상의 온도에 수 십 시간 노출시키는 것은 유리기판의 변형 또는 주름짐이 현저하게 되어, 장치의 제작에 큰 영향을 끼친다. 예를 들어, 유리기판의 변형에 의해 마스크 정렬이 어렵게 된다. 특히, 대면적화를 도모하는 경우에 그 문제가 현저하게 된다. 그러한 문제는 또한, 다른 유리기판이 이용되는 경우에도 발생한다.
한편, 레이저광의 조사에 의한 방법을 채택한 경우, 유리기판에 대한 열 손상을 야기함이 없이 비정질 규소막을 결정화시킬 수 있다고 하는 우수성이 있다. 그러나, 대면적에 걸쳐 고출력 레이저 비임을 이용하는 것은 기술적인 점과 비용의 점에서 곤란하여 그의 실용성이 낮다고 하는 문제가 있다.
그러한 문제를 해결하는 기술적 수단으로서, 본 출원인의 일본국 공개특허공고 평6-232059호 공보에 기재된 기술이 있다. 그 공보에 기재된 기술은, 규소의 결정화를 조장하는 금속원소(예를 들어, 니켈)를 플라즈마 처리에 의해 유리기판상에형성된 비정질 규소막의 표면에 접촉하여 보유시키고, 대략 550℃로 수 시간 가열처리를 행함으로써 결정성 규소막을 얻는 기술이다.
550℃, 수 시간이 가열처리이면, 코닝 7059 유리 기판이 이용된 경우라도 그 기판의 변형이나 주름짐이 그렇게 심각하지 않다. 따라서, 결정성 규소막을 이용하여 박막트랜지스터를 얻는 기술로서 매우 유용한 방법인 것이다. 이 방법은 코닝 7059 유리 기판 이외의 유리기판이 이용될 때라도 매우 유용한 방법이다. 그러나, 상기 일본국 공개특허공고 평6-232059호 공보에 기재된 기술에서는, 플라즈마 처리의 조건들이 미묘하고, 그의 실시에 있어, 필요 이상의 금속원소가 그 규소막에 도입된다는 것이 문제로 된다.
예를 들어, 규소막에 최종적으로 잔류하는 니켈원소의 농도가 1×1019원자 cm-3이상인 경우에는, 규소막내 니켈 규화물 성분의 영향이 현저하게 되고, 반도체로서의 특성이 나빠진다. 이 문제를 해결하는데에는, 금속원소의 도입량을 정확하게 제어하는 수단이 필요하다. 그러나, 상기한 바와 같이, 일본국 공개특허공고 평 6-232059호 공보에 기재된 기술에서는, 규소막내에 도입된 금속원소의 농도를 제어하는 것이 곤란하다.
상기한 일본국 공개특허공고 평6-232059호 공보에 기재된 기술에서의 그러한 문제점을 해결하는 기술을 예의 연구한 결과, 본 발명자들은 다음의 방법에 도달하였다. 이 방법에서는, 규소의 결정화를 조장하는 금속원소(예를 들어, Ni)를 함유하는 용액(예를 들어, 니켈 초산염 용액)을 스핀 코팅법 등에 의해 비정질 규소막의 표면에 도포하고, 그후, 가열처리를 행함으로써, 결정성 규소막을 얻는다.
이 방법에서는, 그 용액내 금속원소의 농도를 조정함으로써 규소막내에 최종적으로 잔류하는 금속원소의 농도를 쉽게 제어할 수 있다. 이 방법의 일례를 아래에 나타낸다.
먼저, 도면 제 2A 도에 나타낸 바와 같이, 기판(101)으로서 코닝 7059 유리기판 또는 코닝 1737 유리 기판을 준비한다. 그리고, 그 유리기판의 표면상에 하지막(下地膜)으로서 산화규소막(102)을 스퍼터링법에 의해 3000 Å의 두께로 형성한 다음, 그 위에, 비정질 규소막(103)을 플라즈마 CVD법 또는 감압 열 CVD법에 의해 500 Å의 두께로 형성한다.
그 다음, 산화성 분위기에서 그 규소막에 자외광을 조사하여, 매우 얇은 산화막(201)을 형성한다. 그 산화막(201)은 후에 도포될 용액의 습윤성을 향상시키기 위한 것이다. 그 산화막(201)의 두께는 대략 수 십 Å(아마 50 Å 이하)인 것으로 보여진다.
이어서, 제 2B 도에 나타낸 바와 같이, 그 기판을 스피너(spinner)(100)상에 배치하고, 니켈 초산염 용액을 도포하여, 수막(水膜)(202)을 형성한다. 그후, 스핀건조를 행하여, 니켈원자가 비정질 규소막(103)의 표면에 접촉하여 보유되는 상태를 얻는다. 얻어진 결정성 규소막내 니켈농도가 1×1015∼1×1019원자cm-3이 되도록 니켈 초산염 용액내 니켈원자의 농도를 조정하는 것이 필요하다. 그 조정은 조건들을 확립하기 위한 실험들을 행함으로써 결정될 수 있다.
니켈원소가 비정질 규소막(103)의 표면에 접촉하여 보유되는 상태에서, 가열처리를 행하여 결정성 규소막을 얻는다. 그 가열처리를 550℃, 4시간의 조건에서 행하면, 필요로 하는 결정성을 가지는 결정성 규소막이 얻어질 수 있다. 이렇게 하여, 유리기판(101) 위에 결정성 규소막(106)을 얻을 수 있다.(제 2C 도)
그 결정성 규소막(106)을 사용하여 박막트랜지스터를 제작함으로써, 높은 특성을 가지는 박막트랜지스터가 얻어질 수 있다. 그러나, 본 발명자들의 실험에 따르면, 얻어진 박막트랜지스터가 확실히 개선된 특성(비정질 규소막을 사용하는 것에 비하여 수 십 내지 수 백배의 속도로 동작함)을 가지지만, 그의 특성에 큰 편차가 존재하는 것으로 나타났다. 또한, 그의 특성의 열화(劣化)가 심한 것드로 나타났다. 더욱이, 제작된 박막트랜지스터의 OFF 전류 특성이 매우 나쁜 것으로 판명되었다.
OFF 전류란, 트랜지스터가 OFF 상태인 때 소스와 트레인 사이에서 흐르는 전류를 말한다. 액정표시장치의 화소전극에 배치되는 박막트랜지스터는 화소전극에 출입하는 전하를 제어하기 위한 것이므로, 소정의 시간 동안 화소전극에 전하를 보유시키는 특성을 가지는 것이 요구된다. 그러나, OFF 전류가 크면(즉, OFF 전류 특성이 나쁘면), 화소전극에 보유될 전하가 OFF 전류로서 서서히 유출되어, 필요로 하는 시간 동안 표시를 행하는 것이 어렵게 된다. 그러한 상태에서는, 표시가 깜박임을 수반하고 불선명하게 된다. 따라서, 화소전극에 배치되는 박막트랜지스터에서는 OFF 전류를 가능한 한 작게 하는 것이 요구된다.
트랜지스터의 특성 편차 또는 열화의 문제와 OFF 전류 특성의 악화에 관하여본 발명자들이 예의 검토한 결과, 이하의 식견이 얻어졌다. 제 2A 도∼제 2C 도에 나타낸 바와 같은 공정에 의해 제작된 결정성 규소막을 투과형 전자현미경(TEM)으로 관찰한 때, 국소적으로 니켈 규화물로 인정되는 부분이 관찰되었다. 또한, 동시에, 비정질 성분이 잔존하는 것이 관찰되었다. 그 니켈 규화물 부분은 반도체내에서는 트랩 준위로 되므로, 그의 존재에 의해 특성의 열화가 자연적으로 일어난다. 더욱이, 니켈 규화물 부분들의 존재는 제어될 수 없기 때문에, 개개의 소자들 사이의 특성 편차를 야기한다. 그 외에, 비정질 성분의 잔존은, 그 부분의 저항이 높게 되므로, 저항이 낮은 니켈 규화물 부분들에 전류가 집중하는 것으로 되어, 특성의 열차를 촉진시킨다.
또한, 상기한 국소적인 니켈 규화물에 기인하는 트랩 준위를 경유한 캐리어의 이동이 현저하게 되기 때문에, OFF 전류 특성도 악화하는 것으로 된다. 예를 들어, N채널형 박막트랜지스터가 OFF 상태일 때, 그의 채널이 P형으로 되고, 소스/채널/드레인이 NPN 접합을 구성한다. 박막 반도체가 완전한 단결정으로 구성되고 트랩 준위의 존재가 거의 무시될 수 있는 경우에는, 소스와 드레인 사이에서 전류가 흐르지 않는다. 그러나, 박막 반도체에 트랩 준위가 존재하는 경우에는, 그 트랩 준위를 통한 캐리어의 이동이 무시될 수 없게 되어, OFF 전류를 일으킨다.
상기한 니켈 규화물 부분들의 국소적 존재는 다음과 같은 원인에 의한다. 제 2A 도에 나타낸 바와 같이 매우 얇은 산화막(201)을 형성하는 이유는, 규소가 소수성이기 때문에, 용액을 직접 도포한 것에서는 비정질 규소막(103)의 표면에서 용액이 반발되고, 따라서, 비정질 규소막(103)의 표면에 니켈을 균일하게 존재시키는것이 불가능하기 때문이다.
산화막(201)을 형성함으로써, 습윤성이 확실히 개선되고, 시각적 관찰을 통해서는, 용액(예를 들어, 니켈 초산염 용액)이 비정질 규소막(103)의 표면에 균일하게 도포된 상태가 실현된다.
그러나, 전자현미경 사진을 통하여 관찰하면, UV(자외광) 산화법에 의해 형성된 산화막(201)은 핀홀(pinhole)이나 미세한 요철을 가지는 것이 관찰된다. 특히, 그의 두께가 불균일한 것으로 관찰된다. 그러한 산화막이 형성된 상태에서, 금속원소를 함유하는 용액을 도포한 경우, 현미경으로 보아, 그 금속원소가 비정질 규소막(103)에 비연속적으로 접촉하여 존재하는 것으로 된다.
그리고, 그러한 상태에서 가열처리를 행하면, 금속원소가 비정질 규소막 (103)의 표면으로부터 그 비정질 규소막(103)내로 균일하게 확산하지 않고, 부분적으로 응집된 형태로 비정질 규소막내에서 확산한다.
제 3 도는 그러한 상태에서 결정화가 진행하는 모양을 도식적으로 나타낸다. 제 3 도에 의하면, 부호 200으로 나타낸 매우 얇은 산화막이 비정질 규소막(103)의 표면에 형성되고, 부호 204로 나타낸 바와 같이 산화막(200)의 얇게 된 부분들에 니켈원소가 국소적으로 집중한다. 제 3 도에는 나타내지 않으나, 산화막에 형성된 핀홀 부분들에도 니켈원소가 국소적으로 집중하여 존재한다.
그러한 상태에서 가열처리를 행하면, 니켈원자가 부호 205로 나타낸 방향으로 확산하고, 동시에 결정화가 진행한다. 그러한 경우, 부호 205로 나타낸 방향으로의 결정성장의 선단부에는 니켈원소가 고농도로 집중하여 존재한다. 이러한 현상은 결정화 진행 도중의 상태를 TEM(투과형 전자현미경) 사진으로 관찰함으로써 확인 된다.
따라서, 결정화의 진행에 따라, 결정성장의 선단부들이 서로 충돌하는 부분 (206)에 니켈이 집중하여 존재하는 것으로 된다. 제 3 도는 니켈원소가 소정의 간격을 두고 집중된 상태를 나타내지만, 실제로는, 니켈원소가 불특정한 장소들에 집중하여 존재한다. 따라서, 부호 206으로 나타낸 것과 같이 니켈원소가 집중하여 존재하는 다수의 부분이 불특정한 장소들에 형성되는 것으로 된다.
본 발명의 목적은, 규소의 결정화를 조장하는 금속원소를 사용하여 결정성 규소막을 제조하는데 있어서, 금속원소가 규소막내에 국소적으로 집중하여 존재하지 않게 하는 기술을 제공하는데 있다.
본 발명의 다른 목적은, 박막트랜지스터를 구성하는데 있어서 특성 편차나 열화가 일어나지 않고 OFF 전류 특성이 개선되게 하는 결정성 규소막과 그의 제조기술을 제공하는데 있다.
본 발명의 또 다른 목적은, 특성 편차나 열화가 없고 OFF 전류 특성이 양호한 박막트랜지스터를 제공하는데 있다.
본 발명은, 결정성 규소막이 산화규소막상에 형성되고, 규소의 결정화를 조장하는 금속원소가 1×1015원자cm-3~1×1019원자cm-3의 농도로 상기 결정성 규소막내에 포함되며, 상기 산화규소막과 상기 결정성 규소막과의 계면 및 그의 부근에 상기 금속원소의 규화산화층이 형성되어 있는 반도체를 제공한다.
상기 구성에서, 금속원소로서, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, 및 Au으로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 원소가 사용된다. 특히, 니켈(Ni)을 사용한 경우에 높은 재현성과 효과가 얻어질 수 있다.
상기 구성에서, 금속원소의 규화산화층의 평균 두께는 10∼200 Å이다. 이금속원소의 규화산화층은 규소의 결정화에 이용되는 금속원소를 산화시킴으로써 그 금속원소를 고정화 또는 동결화시킨 층이고, 그의 주성분이 SiMxOy(0 < x < 1, 0 < y < 2, M은 금속원소를 나타냄)로 나타내어진다. 또는, 이 층은 금속원소와 규소와 산소를 주성분으로 하는 혼합층으로 나타내어질 수도 있다.
어떻든, 이 층은 절연화된 층 또는 허용되는 범위내에서 고저항화된 층이고, 또는, 전기적으로 불활성화된 층으로 나타내어질 수도 있다. 또한, 이 층은 균일하지 않을 수도 있다.
이 층내의 금속원소의 농도는 반도체로서의 특성을 가지는 결정성 규소막내 금속원소와 농도보다 크다. 반도체로서의 특성을 가지는 결정성 규소막은 예를 들어 박막트랜지스터의 활성층을 구성하므로, 그 막내의 금속원소의 농도는 1×1015원자cm-3∼1×1019원자cm-3일 필요가 있다. 그 이유는, 이 농도 범위 아래에서는 결정화 작용이 얻어지지 않고, 그 농도 범위 위에서는 반도체로서의 특성이 상실되기 때문이다. 그러나, 금속원소의 규화산화층은 전기적으로 불활성화된 층이므로, 이층내의 금속원소의 농도가 증대될 수 있다. 물론, 그러한 증대는 허용가능한 범위에서 그리고 전기적으로 불활성화되어 있는 조건에서 적용가능하다. 또한, 본 명세서에 있어서의 농도는 SIMS(2차이온질량분석법)에 의해 얻어진 최대값으로 정의된다.
본 발명의 다른 특징은, 산화규소막상에 비정질 규소막을 형성하는 공정, 규소의 결정화를 조장하는 금속원소를 함유하고 계면활성제를 함유하는 용액을 상기산화규소막상에 도포하는 공정, 가열처리를 행함으로써 상기 비정질 규소막내로 상기 금속원소를 확산시키는 공정, 및 레이저광 또는 강광(强光)을 조사하여, 상기 산화규소막과 상기 비정질 규소막과의 계면 및 그의 부근에 산화된 상기 금속원소의 규화산화층을 형성하는 공정을 포함하는 반도체 제조방법을 제공한다.
상기 구성에서, 금속원소를 함유하는 용액을 도포하기 전에 300℃∼500℃의 온도로 가열처리를 행함으로써 비정질 규소막내 수소를 이탈시키는 것이 효과적이다.
이 공정에 의해 비정질 규소막의 수소 농도를 0.01∼5 원자%로 하는 것이 바람직하다. 또한, 결정성 규소막은 수소 및 할로겐으로 이루어진 군으로부터 선택된 재결합 중심 중화제를 0.005∼5 원자%로 함유한다.
상기 구성에서, 기판으로서 유리기판을 사용하는 경우, 450℃ 이상, 유리 기판의 변형점 이하의 온도로 가열처리를 행하는 것이 바람직하다. 그 이유는, 가열처리에 의한 결정화를 행하는 온도의 하한이 대략 450℃이고 유리기판의 변형을 방지하도록 변형점 이하의 온도로 가열처리를 행하는 것이 필요하기 때문이다. 일반적으로는, 이 가열처리에 의해 금속원소가 확산하고 비정질 규소막이 결정화된다. 그러나, 가열온도가 낮고(대략 500℃ 이하), 가열시간이 짧은 경우에는, 결정화 없이 금속원소의 확산이 행해지게 된다. 그러한 경우, 별도의 공정에서 비정질 규소막을 가열하거나 레이저광 또는 강광을 조사하여 비정질 규소막의 결정화를 행할 필요가 있다.
각종 금속원소를 도입하는데 이용되는 용액의 종류를 아래에 나타낸다.
Fe(철)이 촉매원소로서 사용되는 경우, 그의 화합물로서 철염으로 알려져 있는 재료, 예를 들어, 브롬화 제1철(FeBr26H2O), 브롬화 제2철(FeBr36H2O), 초산 제 2철(Fe(C2H3O2)3xH2O), 염화 제1철(FeCl24H2O), 염화 제2철(FeCl36H2O), 불화 제2 철(FeF33H2O), 질산 제2철(Fe(NO3)39H2O), 인산 제1철(Fe3(PH4)28H2O), 및 인산 제2철(FePO42H2O)로부터 선택된 것이 사용될 수 있다.
CO(코발트)가 촉매원소로서 사용되는 경우, 그의 화합물로서 코발트염으로 얄려져 있는 재료, 예를 들어, 브롬화 코발트(CoBr 6H2O), 초산 코발트(Co(C2H3O2)24H2O), 염화 코발트(CoCl26H2O), 불화 코발트(CoF2xH2O), 및 질산 코발트(Co(NO3)26H2O)로부터 선택된 것이 사용될 수 있다.
Ru(루테늄)이 촉매원소로서 사용되는 경우 그의 화합물로서 루테늄염으로 알려져 있는 재료, 예를 들어, 염화 루테늄(RuCl3H2O)이 사용될 수 있다.
Rh(로듐)이 촉매원소로서 사용되는 경우 그의 화합물로서 로듐염으로 알려져있는 재료, 예를 들어, 염화 로듐(RhCl33H2O)이 사용될 수 있다.
Pd(팔라듐)이 촉매원소로서 사용되는 경우, 그의 화합물로서 팔라듐염으로 알려져 있는 재료, 예를 들어, 염화 팔라듐(PdCl22H2O)이 사용될 수 있다.
Os(오스뮴)이 촉매원소로서 사용되는 경우, 그의 화합물로서 오스뮴염으로 알려져 있는 재료, 예를 들어, 염화 오뮴(OsCl3)이 사용될 수 있다.
Ir(이리듐)이 촉매원소로서 사용되는 경우, 그의 화합물로서 이리듐염으로 알려져 있는 재료, 예를 들어, 3염화 이리듐(IrCl33H2O)과 4염화 이리듐(IrCl4)으로부터 선택된 재료가 사용될 수 있다.
Pt(백금)이 촉매원소로서 사용되는 경우, 그의 화합물로서 백금염으로 알려져있는 재료, 예를 들어, 3염화 제2백금(PtCl45H2O)이 사용될 수 있다.
Cu(구리)가 촉매원소로서 사용되는 경우 그의 화합물로서, 예를 들어, 초산 제2동(Cu(CH3COO)2), 염화 제2동(CuCl22H2O), 및 질산 제2동(Cu(NO3)23H2O)으로부터 선택된 재료가 사용될 수 있다.
금이 촉매원소로서 사용되는 경우, 그의 화합물로서, 예를 들어, 3염화 금 (AuCl3xH2O)과 염화 금염(AuHCl44H2O)으로부터 선택된 재료가 사용될 수 있다.
아래 표 1∼표 3은 본 발명에서 사용될 수 있는 계면활성제를 나타낸다.
본 발명은 또 다른 특징으로서, 산화규소막상에 비정질 규소막을 형성하는 공정, 규소의 결정화를 조장하는 금속원소를 상기 비정질 규소막의 표면에 접촉하여 보유시키는 공정, 가열처리를 행하여 상기 비정질 규소막을 그의 상면으로부터 하면 쪽으로 결정성장시키는 것과 함께, 상기 산화규소막과 상기 비정질 규소막과의 계면 및 그의 부근에 상기 금속원소의 규화물층을 형성하는 공정, 및 레이저광 또는 강광을 조사하여, 상기 금속원소의 규화물층과 상기 산화규소막을 반응시켜 상기 규화물층을 산화시키는 공정을 포함하는 반도체 제조방법을 제공한다.
상기 구성의 구체적인 예가 제 1A 도∼제 1D 도에 나타내어져 있다. 이들 도면에 나타낸 공정에서, 니켈원소를 함유하는 층(109)이 비정질 규소막(103)의 표면에 형성되고, 가열공정에서 니켈원소가 그 층(109)으로부터 확산하고(확산이 화살표 104로 나타낸 바와 같이 하방으로 향하여 균일하게 행해진다), 그 확산과 동시에, 화살표 104로 나타낸 바와 같은 균일한 결정성장이 행해진다.
제 1D 도에 나타낸 공정에서, 니켈원소의 고정화(동결화)가 행해지고, 니켈원소(금속원소)의 규화산화층(105)이 형성된다.
규소막의 두께는, 금속원소가 그 아래에 있는 산화규소막에 의해 효과적으로 고정화 또는 동결화되도록 500 Å 이하인 것이 바람직하다. 그러나, 규소막의 퇴적균일성의 관점에서, 그 두께는 100 Å보다 작지 않아야 한다. 또한, 레이저광의 에너지 밀도는 250∼400 mJ/cm2이어야 하는 것이 밝혀졌다.
본 발명은 또 다른 특징으로서, 산화규소막상에 형성된 결정성 규소막으로 이루어진 활성층을 가지는 박막트랜지스터인 반도체장치로서, 규소의 결정화를 조장하는 금속원소가 1×1015원자cm-3∼1×1019원자cm-3의 농도로 상기 활성층내에 함유되고, 상기 산화규소막과 상기 활성층과의 계면 및 그의 부근에 상기 금속원소의 규화산화층이 형성되어 있는 반도체장치를 제공한다.
본 발명은 또 다른 특징으로서, 규소의 결정화를 조장하는 금속원소를 함유하는 결정성 규소막과, 그 결정성 규소막에 접촉하여 존재하는, 상기 금속원소를 함유한 전기적으로 불활성화된 층을 포함하는 반도체장치를 제공한다.
본 발명은 또 다른 특징으로서, 규소의 결정화를 조장하는 금속원소를 함유하는 결정성 규소막과, 그 결정성 규소막내에 있는, 상기 금속원소를 함유한 전기적으로 불활성화된 층을 포함하는 반도체장치를 제공한다.
상기한 2가지 구성은 견해상의 차이가 있다 그 차이는, 전기적으로 불활성 화된 층, 즉, 금속원소의 규화산화층을 반도체로서 기능하는 결정성 규소막으로부터 분리하여 인식하는가, 또는 전기적으로 불활성화된 층이 결정성 규소막의 일부로 존재하는 것으로 인식하는가에 따른다. 즉, 그 층들의 전기적 특성이 다르기 때문에 그 층들을 별개로 인식할 것인가, 또는 그 층들이 동일한 규소막에 속하기 때문에 그 층들중 하나가 다른 하나의 일부를 구성하는 것으로 보는가에 따른 것이다.
본 발명은 또 다른 특징으로서, 규소의 결정화를 조장하는 금속원소를 함유하는 결정성 규소막과, 그 결정성 규소막에 접촉하여 존재하는, 상기 금속원소를 함유한 전기적으로 불활성화된 층을 포함하고, 본질적으로 금속 성질을 나타내는 성분이 상기 금속원소를 함유하는 층들에 존재하지 않는 반도체 장치를 제공한다.
상기 구성은, 결정이 등방적으로(또는, 한쪽으로부터 다른쪽 방향으로 균일하게) 성장한 제1 층과, 전기적으로 동결된(전기적으로 불활성화된) 제2 층으로 적어도 구성된 하나의 막으로 간주될 수 있다. 그 막을 사용하여 박막트랜지스터의 활성층이 구성되는 경우, 상기 제1 층이 소스/드레인영역 또는 채널형성영역으로서 제공될 수 있다. 제2 층은 전기적으로 불활성(그의 저항이 허용가능한 범위에서 증대된다)이므로, 장치의 동작에 특히 영향을 끼치지 않는다.
상기 구성에서, 제1 층이 반도체 특성을 나타내는 결정성 규소막으로 작용할지라도, 금속으로서의 특성(전기적 특성)을 본질적으로 나타내는 성분들이 제1 층내에는 포함되어 있지 않다. 그러한 특성은 결정성장의 결과 불필요하게 된(확산되고, 최종적으로는, 결정핵을 형성함이 없이 편석된) 금속원소를 제2 층으로서 동결시킴으로써 얻어진다.
적어도 제1 층과 제2 층으로 구성된 상기 막이 등방성장 동결막 (isotropically grown freeze film)(TST)으로 정의될 수 있다.
규소의 결정화를 조장하는 금속원소를 비정질 규소막의 표면에 용액을 사용하여 도포하는 방법에 있어서, 먼저 비정질 규소막의 표면의 산화막을 제거한 후, 계면활성제의 작용에 의해 비정질 규소막의 표면에 그 금속원소를 분산된 상태로 유지시키는 것이 가능하다. 이 공정이 제 4 도에 나타내어져 있다. 이 경우, 비정질규소막(103)의 표면에 산화막이 형성되어 있지 않으므로, 비정질 규소막(103)의 표면이 균일하게 노출되고, 또한, 계면활성제의 작용에 의해 금속원소가 제 4 도에서 부호 402로 나타낸 바와 같이 균일하게 분산되어 비정질 규소막의 표면에 접촉하여 보유될 수 있다.
이 상태에서 가열처리가 행해지면, 금속원소가 화살표 403으로 나타낸 바와같이 비정질 규소막내에 균일하게 분산되어 그 규소막의 결정화를 조장한다.
이 가열처리 공정에서 규소막내로의 금속원소의 확산이 균일하게 되면, 제 1B 도의 화살표 104, 또는 제 4 도의 화살표 403으로 나타낸 바와 같은, 금속원소의 확산에 수반하는 결정성장도 균일하게 될 수 있다. 이러한 결정성장의 결과로, 균일한 결정성장이 진행되고, 비정질 성분이 잔존하지 않는 결정성 규소막(106)(제 1C 도)이 얻어질 수 있다. 그 결정성 규소막에서는, 결정성장이 진행한 선단 영역인 결정성 규소막(106)의 하면 부분과, 최초에 금속원소가 접촉하여 보유된 영역인 결정성 규소막(106)의 상면 부분에 금속원소가 고농도로 존재하는 것으로 된다.
즉, 제 1C 도에 부호 105와 109로 나타낸 층 형상 부분에 금속원소가 고농도로 존재하는 상태로 된다. 특히 부호 105로 나타낸 층에서는, 금속이 그의 규화물의 형태로 되어 있다.
이 상태에서 레이저 비임을 조사한 때, 금속 규화물의 층(105)에 하층의 산화 규소막(102)과 반응하게 되고, 그 층이 SiNixOy로 나타내어지는 절연층을 제공할 수 있다.
부호 109로 나타낸 층은 필요에 따라 에칭에 의해 제거된다. 상기한 바와 같이 얻어진 결정성 규소막(106)에서는, 그의 전기적 특성과 안정성에 크게 영향을 끼치는 금속성분이 절연화된(또는, 고저항화된) 금속규화물층으로서 고정되어 있기 때문에, 막내 금속성분의 존재에 기인하는 트랩 준위의 밀도가 작고, 개선된 전기적 특성을 가진 결정성 규소막이 얻어질 수 있다. 동시에, 열화가 거의 없는 결정성 규소막이 얻어질 수 있다.
활성층내 트랩 준위의 밀도가 감소될 수 있기 때문에, 그러한 결정성 규소막을 사용하여 구성된 박막트랜지스터에서 OFF 전류가 감소될 수 있다. 또한, 비정질 성분의 잔존을 억제할 수 있기 때문에, 규소막내에서 흐르는 전류의 집중이 방지되고 특성의 열화가 억제될 수 있다.
[실시예 1]
여기서는, 본 발명을 이용하여 결정성 규소막을 제조하는 방법의 기본적인 것이 나타내어져 있다. 제 1A 도∼제 1D 도를 사용하여 본 실시예의 각 공정을 설명한다. 먼저, 유리기판(101)으로서 코닝 7059 유리 기판 또는 코닝 1737 유리 기판을 준비한다. 그러고, 그 유리기판(101)상에 하지막(下地膜)으로서 산화규소막 (102)을 스퍼터링법 또는 TEOS 가스를 사용한 플라즈마 CVD법에 의해 3000 Å의 두께로 형성한다. 그 산화규소막(102)은 열 CVD법을 이용하여 형성될 수도 있다. 그 산화규소막은, 후의 공정에서 규소막의 하면에 집중되어 존재하는 금속성분을 절연시키도록 기능한다. 또한, 그 막은, 유리기판(101)으로부터 불순물이 확산하지 못하게 하는 배리어(barrier) 층으로도 기능한다. 또한, 그 막은, 유리기판(101)과 규소막사이에 작용하는 응력을 완화시키는 기능도 가진다.
그 다음, 플라즈마 CVD법 또는 감압 열 CVD법에 의해 비정질 규소막(103)을 필요로 하는 두께로 형성한다. 이 실시예에서는, 그 비정질 규소막을 500 Å의 두께로 형성하였다. 이렇게 하여, 제 1A 도에 나타낸 상태가 얻어진다. 이 상태에서는, 비정질 규소막(103)의 표면이 노출되어 있으므로, 그 표면에는 자연산화막이형성된다. 그 자연산화막은 대략 수 십 Å의 매우 얇은 산화막이고, 그의 두께와 비교하면 불균일하다.
그 다음, 후의 공정에서 균일한 결정화를 촉진시키기 위해, 비정질 규소막의 결정화가 현저하게 되는 온도보다 낮은 온도로 가열처리를 행함으로써 규소막내의 수소를 이탈시킨다. 그 온도는 대략 500℃ 이하, 바람직하게는, 300℃∼500℃, 더 바람직하게는, 450℃∼500℃일 수 있고, 가열시간은 1시간 정도이다. 그 가열처리에 의해, 규소막내의 수소가 이탈하고, 규소의 짝짓지 않은 결합(unpaired bonding)들이 다량으로 존재한 상태로 할 수 있다. 그러한 상태에서는, 결정화를 위한 한계 에너지가 낮추어지고, 균일한 결정상태가 쉽게 진행한다. 또한, 이 가열처리 공정은 불활성 분위기에서 행해지는 것이 바람직하다.
그 다음, 비정질 규소막의 표면에 형성된 자연산화막을 버퍼 플루오르화 수소산에 의해 제거한다.
여기서, 계면활성제가 첨가된 니켈 초산염 용액을 준비한다. 이 용액은, 니켈원소를 중량 환산으로 10 ppm 함유하는 니켈 초산염 용액에 계면활성제를 1 중량% 첨가한 것이다.
제 1A 도에 나타내어진 상태의 샘플을 스피너(100)상에 배치하고, 그 위에 상기한 용액을 도포한다. 이 상태에서, 그 용액의 수막(水膜)(401)이 형성된다. 그리고, 그 스피너를 회전시켜 여분의 용액을 제거한다. 이때, 계면활성제의 작용에의해, 산화막이 제거된 비정질 규소막의 표면에 니켈원소가 균일하게 분산된다. 그리하여, 니켈원소가 비정질 규소막(103)의 표면에 균일하게 분산되어 접촉한 상태가 얻어진다.
그후, 550℃로 4시간 가열처리를 행하여 비정질 규소막(103)을 결정화시킨다. 이때, 결정화는 제 1B 도에서 화살표 104로 나타낸 바와 같이 그 비정질 규소막의 상면으로부터 하면쪽으로 균일하게 진행한다. 이렇게 하여, 니켈원소가 균일하게 분산된 상태로 존재하는 결정성 규소막(106)이 얻어질 수 있다. 그 결정성 규소막(106)에서는, 니켈원소가 그 규소막내에서 국소적으로 집중되어 있지 않고, 규소가 균일하게 결정화되어 있다. 또한, 비정질 성분이 거의 남아 있지 않게 된다.
이 결정성장에서, 그 성장의 선단부들이 정렬되어 있으므로, 최종적으로는 높은 니켈농도를 가진 영역이 층 형상으로 되어, 결정성 규소막(106)과 산화규소막 (102)과의 계면 부근에 존재하는 것으로 된다. 이 층 형상 영역(105)은 그의 두께가 대략 10∼200 Å이고, 니켈 규화물로 이루어져 있다.
이들 공정에서는, 수소를 이탈시키기 위한 가열처리 공정과 결정화를 위한 가열처리 공정중에 규소막이 공기 또는 산화성 분위기에 접촉하지 못하게 하는 것이 중요하다. 구체적으로는, 불활성 분위기에서 그 작업을 연속적으로 진행하는 것이 바람직하다.
그 다음, 제 1D 도에 나타낸 바와 같이, KrF 엑시머 레이저 비임을 300 mJ/㎠의 에너지 밀도로 조사(照射)한다. 그러면, 니켈 규화물을 포함하는 층 형상영역 (105)이 하층의 산화규소막(102)과 반응하여, 니켈 규화물이 산화된다. 즉, 규소와 니켈과 산소가 반응하여 SiNixOy가 층 형상으로 형성된다. 그 결과, 금속으로서의 성질을 나타내는 층 형상 영역(105)이 절연화된다. 또는, 절연화되지 않더라도, 실용상 절연체로 간주되는 저항값까지 고저항화된다.
또한, 버퍼 플루오르화 수소산을 사용한 습식 에칭에 의해, 결정성 규소막의 표면의 층(109)을 제거한다. 그 층은 최초의 공정에서 니켈원소가 접촉하여 보유된 부분이기 때문에, 그 층(109)에 니켈 규화물의 층이 형성된다. 따라서, 이 층을 제거함으로써, 니켈 규화물의 영향을 극력 배제시킨 결정성 규소막을 얻을 수있다.
[실시예 2]
이 실시예는, 실시예 l에 나타낸 방법에 의해 얻어진 결정성 규소막을 사용하여 N채널형 박막트랜지스터를 제작하는 예를 나타낸다. 제 5A 도∼제 5D 도는 이 실시예에서 박막트랜지스터를 제작하는 공정들을 나타낸다. 먼저, 제 5A 도에 나타낸 바와 같이, 실시예 1의 방법에 의해 결정성 규소막(106)을 유리기판(101)상에 형성한다. 부호 102는 하지막으로 기능하는 3000 Å 두께의 산화규소막을 나타낸다.
제 5A 도에 나타낸 상태가 얻어진 후, 결정성 규소막(106)을 패터닝하여 박막트랜지스터의 활성층(501)을 얻는다. 그 다음, 스퍼터링법에 의해 게이트 절연막 (502)을 1000 Å의 두께로 형성한다. 그리고, 알루미늄을 주성분으로 하는 막을 전자 비임 증착법에 의해 6000 Å의 두께로 형성하고, 그것을 패터닝하여 게이트 전극(503)을 형성한다. 게이트 전극(503)이 형성된 후, 그 게이트 전극을 양극으로 하여 전해용액내에서 양극산화를 행하여 산화물층(504)을 형성한다. 그 산화물층은 대략 2000 Å의 두께로 성장된다. 이렇게 하여, 제 5B 도에 나타낸 상태가 얻어진다.
그 다음, P(인) 이온을 이온주입법 또는 플라즈마 도핑법에 의해 가속시켜 주입한다. 이 공정에서, P 이온의 주입이 게이트 전극(503)과 그 주위의 산화물층 (504)을 마스크로 하여 행해진다. 그리하여, 소스영역(505), 오프셋 게이트영역 (506), 채널형성영역(507) 및 드레인영역(508)이 자기정합적으로 형성된다.(제 5C도)
제 5C 도에 나타낸 바와 같은 상태가 얻어진 후, 층간절연막(509)으로서 산화규소막을 플라즈마 CVD법에 의해 6000 Å의 두께로 형성한다. 그 다음, 콘택트홀을 형성한 후, 티탄과 알루미늄의 적층체로 된 소스전극(510)과 드레인전극(511)을 형성한다. 마지막으로, 수소분위기중에서 350℃로 가열처리를 행함으로써, 제 5D 도에 나타낸 박막트랜지스터가 완성된다.
[실시예 3]
이 실시예는, N채널형 박막트랜지스터에 있어서 채널형성영역에 B(붕소) 이온을 도핑함으로써 Vth(스레시홀드 전압)이 제어된 박막트랜지스터의 구성에 관한 것이다. N채널형 박막트랜지스터의 Vth를 제어하는데 있어서는, 플라즈마 도핑법 또는 이온주입법에 의해, 1×1015 원자㎤의 농도가 되도록 B 이온을 채널형성영역에 가속시켜 주입한다.
[실시예 4]
이 실시예는, 규소의 결정화를 조장하는 금속원소를 비정질 규소막의 하면에 접촉하여 보유시킴으로써 결정화가 행해지는 구성에 관한 것이다. 제 6A 도∼제 6D 도가 이 실시예의 제조공정을 나타낸다. 먼저, 코닝 7059 또는 1737 유리 기판 (101)상에 플라즈마 CVD법 또는 감압 열 CVD법에 의해 산화규소막(601)을 대략 3000 Å의 두께로 성막한다. 이 산화규소막(601)의 성막은 평탄성이 우수한 방법에의해 행해져야 한다.(제 6A 도)
그 다음, 그 기판을 스피너(100)상에 배치하고, 실시예 1에서 설명된 바와같은, 계면활성제를 함유하는 니켈 초산염 용액을 그 위에 도포하여 수막(602)을 형성한다.(제 6B 도)
그리고, 스핀 건조를 행함으로써, 니켈원소가 산화규소막(601)의 표면에 접촉하여 보유된 상태를 실현한다. 이 상태에서는, 니켈원소의 층이 산화규소막(601)의 표면에 형성된 상태로 된다. 또한, 이 공정에서, 대략 200℃∼400℃의 온도로 가열처리가 행해질 수도 있다.
그 다음, 감압 열 CVD법에 의해 비정질 규소막(604)을 형성한다. 여기서, 감압 열 CVD법을 이용하는 것은, 산화규소막(601)의 표면에 존재하는 니켈원소가 플라즈마의 에너지에 이해 체임버내에 비산(飛散)하는 것을 방지하기 위한 것이다. 그 다음, 550℃로 4시간 가열처리를 행하여 결정화를 행한다.
이 공정에서, 산화규소막(601)의 표면에 형성되어 있는 니켈층(603)으로부터 화살표 605로 나타낸 바와 같이 니켈원소의 확산이 행해짐과 동시에, 화살표 605로 나타낸 바와 같은 결정성장이 행해진다. 이 결정성장의 결과로, 니켈원소가 결정성장의 선단부에 집중하므로, 최종적으로는, 결정화가 이루어진 결정성 규소막(604)의 표면과 그 표면의 부근 또는 그들중 어느 하나에 니켈 규화물층(606)이 형성된다.(제 6C 도)
그 다음, XeF 엑시머 레이저(351, 353 nm)를 기판측으로부터 조사한다. XeF 엑시머 레이저를 사용하는 것은, 레이저 비임이 유리기판(101)을 투과하게 하기 위한 것이다. 이 공정에서, 니켈층(603)이 산화규소막(601)과 반응하고, 또한, 결정성 규소막(604)과 반응하여, 산화된 니켈 규화물층이 된다.
그 다음, 결정성 규소막(604)의 표면을 버퍼 플루오르화 수소산에 의해 에칭하여 니켈 규화물층(606)을 제거한다. 이 상태에서는, 부호 603으로 나타낸 니켈층이 절연화되거나 또는 고저항화되어, 그 층이 결정성 규소막(604)의 전기적 특성에 영향을 끼치지 않는다. 따라서, 고품질의 결정성 규소막(604)이 얻어질 수 있다.
본 명세서에 개시된 기술을 사용함으로써, 규소의 결정화를 조장하는 금속원소를 사용하여 결정성 규소막을 제조하는데 있어서, 그 금속원소가 규소막내에서 국소적으로 집중되어 존재하는 문제가 해결될 수 있다.
또한, 박막트랜지스터를 구성한 경우에 특성 편차나 열화가 없고, 또한 OFF 전류 특성이 양호한 결정성 규소막이 얻어질 수 있다.
또한, 특성 편차나 열화가 없고, 또한 OFF 전류 특성이 양호한 박막트랜지스터가 얻어질 수 있다.
제 1A 도∼제 1D 도는 결정화가 행해지는 상태를 나타내는 도면.
제 2A 도∼제 2C 도는 니켈 초산염 용액을 사용하여 비정질 규소막을 결정화시키는 공정을 나타내는 도면.
제 3 도는 결정화의 진행 상황을 나타내는 도면.
제 4 도는 결정화의 진행 상황을 나타내는 도면.
제 5A 도∼제 5D 도는 실시예 2에 따른 박막트랜지스터 제작공정을 나타내는 도면.
제 6A 도∼제 6D 도는 니켈 초산염 용액을 사용하여 비정질 규소막들 결정화시키는 공정을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
101: 유리기판 102: 산화규소막(하지막) 103: 비정질 규소막
105: 층 형상 영역(금속원소의 규화산화층) 106: 결정성 규소막
109: 니켈원소를 함유하는 층 401, 602: 수막(水陽)
501: 활성층 502: 게이트 절연막 503: 게이트 전극
504: 산화물층 505: 소스영역 506: 오프셋 게이트영역
507: 채널형성영역 508: 드레인영역 509: 층간절연막
510: 소스 전극 511: 드레인 전극

Claims (51)

  1. 산화규소를 포함하는 절연막 위에 형성된, 결정 규소를 포함하는 반도체막과, 그 반도체막에 형성된 채널영역을 포함하는 반도체장치에 있어서,
    상기 반도체막이 그의 결정화를 조장할 수 있는 금속원소를 5×1019원자/㎤이하의 농도로 함유하고, 상기 금속원소가 고정화되어 있는, 상기 금속원소의 규화산화층이 상기 절연막과 상기 채널영역 사이에 형성된 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서, 상기 금속원소가 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, 및 Au으로 이루어진 군으부터 선택된 한 종류 또는 다수 종류의 원소인 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서, 상기 금속원소의 규화산화층의 평균 두께가 10∼200 Å이고, 그의 화학식이 SiMxOy(0 < x < 1, 0 < y < 2, M은 금속원소를 나타냄)로 나타내어지는 것을 특징으로 하는 반도체장치.
  4. 산화규소막상에 비정질 규소막을 형성하는 공정;
    규소의 결정화를 조장할 수 있는 금속원소를 함유하고 계면활성제를 함유하는 용액을 상기 산화규소막상에 도포하는 공정;
    가열처리를 행하여 상기 금속원소를 상기 비정질 규소막내로 확산시키는 공정; 및
    상기 산화규소막에 레이저광 또는 강광을 조사하여, 상기 산화규소막과 상기 비정질 규소막 사이에 상기 금속원소의 규화산화층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체재료 제조방법.
  5. 제 4 항에 있어서, 상기 규소막이 100∼500 Å의 두께를 가지며, 상기 레이저광 또는 강광의 에너지 밀도가 250 mJ/㎠ 이상인 것을 특징으로 하는 반도체재료제조방법.
  6. 제 4 항에 있어서, 상기 용액을 도포하기 전에 300∼500℃의 온도로 가열처리를 행함으로써 상기 비정질 규소막으로부터 수소를 이탈시키는 공정을 더 포함하는 것을 특징으로 하는 반도체재료 제조방법.
  7. 제 4 항에 있어서, 상기 비정질 규소막이 그 비정질 규소막상에 상기 용액을 도포하기 전에 0.01∼5 원자%의 농도로 수소를 함유하는 것을 특징으로 하는 반도체재료 제조방법.
  8. 제 4 항에 있어서, 상기 금속원소가 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt,Cu, 및 Au으로 이루어진 군으부터 선택된 한 종류 또는 다수 종류의 원소인 것을 특징으로 하는 반도체재료 제조방법.
  9. 제 4 항에 있어서, 상기 금속원소의 규화산화층의 평균 두께가 10∼200 Å인 것을 특징으로 하는 반도체재료 제조방법.
  10. 제 4 항에 있어서, 상기 산화규소막이 유리기판상에 형성되고, 상기 가열처리가 450℃ 이상, 상기 유리기판의 변형점 이하의 온도로 행해지는 것을 특징으로 하는 반도체재료 제조방법.
  11. 산화규소막상에 비정질 규소막을 형성하는 공정;
    규소의 결정화를 조장할 수 있는 금속원소를 상기 비정질 규소막의 상면에 배치하는 공정;
    가열처리를 행하여, 상기 비정질 규소막의 상면으로부터 그의 하면쪽으로 결정을 성장시키는 것과 함께, 상기 산화규소막과 상기 비정질 규소막 사이에 상기 금속원소의 규화물층을 형성하는 공정; 및
    레이저광 또는 강광을 조사함으로써 상기 산화규소막과 상기 규화물층을 반응시켜 상기 규화물층을 산화시키는 공정을 포함하는 것을 특징으로 하는 반도체 재료 제조방법.
  12. 제 11 항에 있어서, 상기 금속원소가 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, 및 Au으로 이루어진 군으부터 선택된 한 종류 또는 다수 종류의 원소인 것을 특징으로 하는 반도체재료 제조방법.
  13. 제 11 항에 있어서, 상기 용액을 도포하기 전에 300∼500℃의 온도로 가열처리를 행함으로써 상기 비정질 규소막으로부터 수소를 이탈시키는 공정을 더 포함하는 것을 특징으로 하는 반도체재료 제조방법.
  14. 제 11 항에 있어서, 상기 산화규소막이 유리기판상에 형성되고, 상기 가열처리가 450℃ 이상, 상기 유리기판의 변형점 이하의 온도로 행해지는 것을 특징으로 하는 반도체재료 제조방법.
  15. 산화규소막상에 형성된 결정성 규소막으로 된 활성층을 포함하는 반도체장치에 있어서,
    상기 활성층이 규소의 결정화를 조장할 수 있는 금속원소를 1×1015∼ 1×1019원자/㎤의 농도로 함유하고, 상기 산화규소막과 상기 활성층 사이에는, 상기 금속원소의 규화산화층이 형성되어 있는 것을 특징으로 하는 반도체장치.
  16. 제 15 항에 있어서, 상기 금속원소가 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt,Cu, 및 Au으로 이루어진 군으부터 선택된 한 종류 또는 다수 종류의 원소인 것을 특징으로 하는 반도체장치.
  17. 제 15 항에 있어서, 상기 금속원소의 규화산화층이 10~200 Å의 두께를 가지는 것을 특징으로 하는 반도체장치.
  18. 제 15 항에 있어서, 상기 활성층이, 상기 금속원소의 규화산화층에서의 것보다 낮은 농도로 상기 금속원소를 함유하는 것을 특징으로 하는 반도체장치.
  19. 산화규소막과,
    그 산화규소막상에 형성된 금속원소의 규화산화층, 및
    그 금속원소의 규화산화층상에 형성되고 상기 금속원소가 분산되어 있는 결정성 규소막을 포함하는 것을 특징으로 하는 반도체장치.
  20. 제 19 항에 있어서, 상기 금속원소가 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, 및 Au으로 이루어진 군으부터 선택된 한 종류 또는 다수 종류의 원소인 것을 특징으로 하는 반도체장치.
  21. 제 19 항에 있어서, 상기 금속원소의 규화산화층이 10~200 Å의 두께를 가지는 것을 특징으로 하는 반도체장치.
  22. 제 19 항에 있어서, 상기 활성층이 상기 금속원소의 규화산화층에서의 것보다 낮은 농도로 상기 금속원소를 함유하는 것을 특징으로 하는 반도체장치.
  23. 산화규소막상에 비정질 규소막을 형성하는 공정;
    규소의 결정화를 조장할 수 있는 금속원소를 함유하는 용액을 상기 산화규소막상에 도포하는 공정;
    가열처리를 행하여 상기 비정질 규소막을 균일하게 결정화시킴으로써 결정성규소막을 얻는 공정; 및
    레이저광 또는 강장을 조사하여, 상기 산화규소막과 상기 결정성 규소막 사이에, 상기 금속원소를 포함하는 전기적으로 불활성인 층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제조방법.
  24. 제 23 항에 있어서 상기 전기적으로 불활성인 층의 화학식이 SiMxOy(0 < x < 1, 0 < y < 2, M은 금속원소를 나타냄)로 나타내어지는 것을 특징으로 하는 반도체장치 제조방법.
  25. 제 23 항에 있어서, 상기 금속원소가, Fc, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, 및 Au으로 이루어진 군으부터 선택된 한 종류 또는 다수 종류의 원소인 것을특징으로 하는 반도체장치 제조방법.
  26. 제 24 항에 있어서, 상기 결정성 규소막이 100∼500 Å의 두께를 가지며, 상기 레이저광의 에너지 밀도가 250 mJ/㎠ 이상인 것을 특징으로 하는 반도체장치 제조방법.
  27. 규소의 결정화를 조장할 수 있는 금속원소를 함유하는 결정성 규소를 포함하는 채널형성영역과,
    그 채널형성영역에 접촉하여 존재하고, 상기 금속원소가 전기적으로 불활성화되어 있는 층을 포함하는 것을 특징으로 하는 반도체장치.
  28. 규소의 결정화를 조장할 수 있는 금속원소를 함유하는 결정성 규소막과,
    그 결정성 규소막내에 형성되고, 상기 금속원소를 포함하는 전기적으로 불활성화된 층을 포함하는 것을 특징으로 하는 반도체장치.
  29. 제 28 항에 있어서, 상기 전기적으로 불활성화된 층이 화학식 SiMxOy(0 < x < 1, 0 < y < 2, M은 금속원소를 나타냄)로 나타내어지는 것을 특징으로 하는 반도체장치.
  30. 제 28 항에 있어서, 상기 금속원소가 Fe, Co, Ni, Ru, Pd, Os, Ir, Pt, Cu, 및 Au으로 이루어진 군으부터 선택된 한 종류 또는 다수 종류의 원소인 것을 특징으로 하는 반도체장치.
  31. 제 28 항에 있어서, 상기 결정성 규소막이 상기 전기적으로 불활성화된 층에서의 것보다 낮은 농도로 상기 금속원소를 함유하는 것을 특징으로 하는 반도체장치.
  32. 제 28 항에 있어서, 상기 결정성 규소막이 박막트랜지스터의 활성층인 것을 특징으로 하는 반도체장치.
  33. 제 28 항에 있어서, 상기 결정성 규소막이, 수소 및 할로겐으로 이루어진 군으로 부터 선택된 재결합 중심 중화제를 0.005∼5 원자%로 함유하는 것을 특징으로하는 반도체장치.
  34. 제 28 항에 있어서, 상기 결정성 규소막이 상기 금속원소를 1×1015∼ 5×1019원자/㎤의 농도로 함유하는 것을 특징으로 하는 반도체장치.
  35. 규소의 결정화를 조장하는 금속원소를 함유하는 결정성 규소막과,
    그 결정성 규소막에 접촉하여 있고 상기 금속원소를 함유하는 전기적으로 불활성화된 층을 포함하고,
    상기 금속원소를 함유하는 전기적으로 불활성화된 층에는, 금속 성질을 나타내는 성분이 존재하지 않는 것을 특징으로 하는 반도체장치.
  36. 제 35 항에 있어서, 상기 금속원소를 함유하는 전기적으로 불활성화된 층의 화학식이 SiMxOy(0 < x < 1, 0 < y < 2, M은 금속원소를 나타냄)로 나타내어지는 것을 특징으로 하는 반도체장치.
  37. 제 35 항에 있어서, 상기 금속원소로서, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, 및 Au으로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 원소가 사용되는 것을 특징으로 하는 반도체장치.
  38. 산화규소를 포함하는 하지막과,
    그 하지막 위에 형성되고, 촉매금속의 도움으로 결정화된, 결정 규소를 포함하는 반도체막과,
    그 반도체막내에 형성된 채널영역과,
    상기 하지막과 상기 반도체막 사이에 형성되고, 상기 촉매금속과 규소의 산화물을 포함하는 절연층으로 포함하는 것을 특징으로 하는 반도체장치.
  39. 제 38 항에 있어서, 상기 반도체막이 상기 촉매금속을 1×1019원자/㎤ 이하의 농도로 함유하는 것을 특징으로 하는 반도체장치.
  40. 제 38 항에 있어서, 게이트 절연막을 사이에 두고 상기 반도체막 위에 형성된 게이트 전극을 더 포함하는 것을 특징으로 하는 반도체장치.
  41. 제 38 항에 있어서, 상기 절연층의 두께가 10∼200Å인 것을 특징으로 하는 반도체장치.
  42. 적어도 하나의 n채널형 박막트랜지스터를 포함하는 반도체장치로서,
    상기 n채널형 박막트랜지스터가,
    산화규소를 포함하는 하지막과,
    그 하지막 위에 형성되고, 촉매금속의 도움으로 결정화된, 결정 규소를 포함하는 반도체막과,
    그 반도체막내에 형성되고 n형 도전성을 가지는 소스영역 및 드레인영역과,
    그 소스영역과 드레인영역 사이에서 상기 반도체막내에 형성된 채널영역과,
    상기 하지막과 상기 반도체막의 전체 하면과의 사이에 형성되고, 상기 촉매금속과 규소의 산화물을 포함하는 절연층, 및
    게이트 절연막을 사이에 두고 상기 반도체막 위에 형성된 게이트 전극을 포함하고,
    상기 채널영역이 1×1015∼1×1018원자/㎤의 농도로 붕소를 함유하는 것을 특징으로 하는 반도체장치.
  43. 제 42 항에 있어서, 상기 반도체막의 두께가 100∼500 Å인 것을 특징으로 하는 반도체장치.
  44. 제 42 항에 있어서, 상기 반도체막이 상기 촉매금속을 1×1019원자/㎤ 이하의 농도로 함유하는 것을 특징으로 하는 반도체장치.
  45. 제 44 항에 있어서, 상기 반도체막이 상기 촉매금속을 1×1015원자/㎤ 이상의 농도로 함유하는 것을 특징으로 하는 반도체장치.
  46. 적어도 하나의 n채널형 박막트랜지스터를 포함하는 반도체장치로서,
    상기 n채널형 박막트랜지스터가,
    기판 위에 형성되고, 규소의 결정화를 조장하는 촉매금속을 1×1019원자/㎤ 이하의 농도로 함유하며, 100∼500 Å의 두께를 가지는, 결정 규소를 포함하는 반도체막과,
    그 반도체막내에 형성되고 n형 도전성을 가지는 소스영역 및 드레인영역과,
    그 소스영역과 드레인영역 사이에서 상기 반도체막내에 형성된 채널영역, 및
    게이트 절연막을 사이에 두고 상기 반도체막에 인접하여 형성된 게이트 전극을 포함하고,
    상기 채널영역이 1×1015∼1×1018원자/㎤의 농도로 붕소를 함유하는 것을 특징으로 하는 반도체장치.
  47. 제 46 항에 있어서, 상기 반도체막이 상기 촉매금속을 1×1015원자/㎤ 이상의 농도로 함유하는 것을 특징으로 하는 반도체장치.
  48. 제 46 항에 있어서, 상기 반도체막이, 수소 및 할로겐으로 이루어진 군으로부터 선택된 재결합 중심 중화제를 0.005∼5 원자%로 함유하는 것을 특징으로 하는 반도체장치.
  49. 적어도 하나의 n채널형 박막트랜지스터를 포함하는 반도체장치로서,
    상기 n채널형 박막트랜지스터가,
    기판 위에 형성되고, 규소의 결정화를 조장하는 촉매금속을 1×1019원자/㎤ 이하의 농도로 함유하며, 100∼500 Å의 두께를 가지는, 결정 규소를 포함하는 반도체막과,
    그 반도체막내에 형성되고 n형 도전성을 가지는 소스영역 및 드레인영역과,
    그 소스영역과 드레인영역 사이에서 상기 반도체막내에 형성된 채널영역, 및
    게이트 절연막을 사이에 두고 상기 반도체막에 인접하여 형성된 게이트 전극을 포함하고,
    상기 채널영역이 소정의 농도로 붕소를 함유하는 것을 특징으로 하는 반도체장치.
  50. 제 49 항에 있어서, 상기 채널영역내 상기 붕소의 농도가 1×1018원자/㎤ 이하인 것을 특징으로 하는 반도체장치.
  51. 제 49 항에 있어서, 상기 채널영역내 상기 붕소의 농도가 1×1015원자/㎤ 이상인 것을 특징으로 하는 반도체장치.
KR1019960001838A 1995-01-28 1996-01-27 반도체장치와그의제조방법 KR100318696B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-31562 1995-01-28
JP03156295A JP4130237B2 (ja) 1995-01-28 1995-01-28 結晶性珪素膜の作製方法及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
KR960030318A KR960030318A (ko) 1996-08-17
KR100318696B1 true KR100318696B1 (ko) 2002-06-20

Family

ID=12334623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001838A KR100318696B1 (ko) 1995-01-28 1996-01-27 반도체장치와그의제조방법

Country Status (3)

Country Link
US (1) US5986286A (ko)
JP (1) JP4130237B2 (ko)
KR (1) KR100318696B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6111361A (en) * 1998-09-11 2000-08-29 Motorola, Inc. Light emitting apparatus and method of fabrication
US6579749B2 (en) * 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
TW490756B (en) * 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
JP3432187B2 (ja) 1999-09-22 2003-08-04 シャープ株式会社 半導体装置の製造方法
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
KR100434313B1 (ko) * 2001-04-23 2004-06-05 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 방법
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
US20060049428A1 (en) * 2002-07-05 2006-03-09 Van Der Zaag Pieter J Tft electronic devices and their manufacture
US7288480B2 (en) * 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JPWO2007142010A1 (ja) * 2006-06-09 2009-10-22 日本電気株式会社 半導体装置およびその製造方法
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
CN1052110C (zh) * 1993-02-15 2000-05-03 株式会社半导体能源研究所 制造半导体器件的方法
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW447144B (en) * 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Applied Phys. Lett. vol. 55 pp. 660-662 (1989) *
Mater. Res. vol. 5 pp.2133-2138 (1990) *
Solid State Comm. vol 85 pp.921-924 (1993) *

Also Published As

Publication number Publication date
JPH08204206A (ja) 1996-08-09
US5986286A (en) 1999-11-16
KR960030318A (ko) 1996-08-17
JP4130237B2 (ja) 2008-08-06

Similar Documents

Publication Publication Date Title
KR100318696B1 (ko) 반도체장치와그의제조방법
US7767559B2 (en) Process for fabricating semiconductor device
KR100303110B1 (ko) 반도체장치및제조방법
US6919237B2 (en) Process for fabricating thin film transistors
US7037811B1 (en) Method for fabricating a semiconductor device
US7374978B2 (en) Method of manufacturing semiconductor device
US5773325A (en) Method of making a variable concentration SiON gate insulating film
KR100279106B1 (ko) 반도체 장치의 제작방법
US5994172A (en) Method for producing semiconductor device
US7422630B2 (en) Fabrication method of semiconductor device
KR100270368B1 (ko) 반도체 제조방법
US6884698B1 (en) Method for manufacturing semiconductor device with crystallization of amorphous silicon
KR100322655B1 (ko) 반도체장치와결정규소반도체의제작방법
JPH09312260A (ja) 半導体装置及びその作製方法
US6300659B1 (en) Thin-film transistor and fabrication method for same
KR100326886B1 (ko) 반도체 장치 제조 방법
JP4162727B2 (ja) 半導体装置の作製方法
JP3545104B2 (ja) 薄膜半導体の作製方法
JP3973960B2 (ja) 半導体装置の作製方法
KR100314705B1 (ko) 반도체장치및그제조방법
JP4675294B2 (ja) 半導体装置の作製方法
JP4322969B2 (ja) 結晶性珪素膜の作製方法
JPH0974066A (ja) 半導体装置の作製方法
JPH09266171A (ja) 半導体装置の作製方法
JPH09266172A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee