KR19980037163A - 금속배선층 형성방법 - Google Patents

금속배선층 형성방법 Download PDF

Info

Publication number
KR19980037163A
KR19980037163A KR1019960055864A KR19960055864A KR19980037163A KR 19980037163 A KR19980037163 A KR 19980037163A KR 1019960055864 A KR1019960055864 A KR 1019960055864A KR 19960055864 A KR19960055864 A KR 19960055864A KR 19980037163 A KR19980037163 A KR 19980037163A
Authority
KR
South Korea
Prior art keywords
film
forming
metal film
temperature
layer
Prior art date
Application number
KR1019960055864A
Other languages
English (en)
Other versions
KR100207523B1 (ko
Inventor
이기홍
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960055864A priority Critical patent/KR100207523B1/ko
Publication of KR19980037163A publication Critical patent/KR19980037163A/ko
Application granted granted Critical
Publication of KR100207523B1 publication Critical patent/KR100207523B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속배선층 형성방법이 개시되어 있다. 이 방법은 활성영역이 형성된 반도체기판 상에 금속배선층을 형성하는 방법에 있어서, 상기 반도체기판 상에 층간절연막을 형성하고 상기 층간절연막의 소정영역을 선택적으로 식각하여 상기 활성영역을 노출시키는 콘택홀을 형성하는 제1 단계와, 상기 결과물 전면에 장벽금속막을 형성하는 제2 단계와, 상기 장벽금속막이 형성된 결과물을 450℃ 내지 500℃의 온도에서 열처리하는 제3 단계와, 상기 열처리된 결과물을 350℃ 내지 550℃의 온도에서 디개싱(degassing)하는 제4 단계와, 상기 디개싱된 결과물 상에 웨팅층을 형성하는 제5 단계와, 상기 웨팅층 상에 450℃ 내지 550℃의 온도에서 금속막을 형성함과 동시에 리플로우(reflow)시키는 제6 단계를 구비하여 상기 금속막이 상기 콘택홀 내부를 채우는 것을 특징으로 한다. 이에 따라, 공정을 보다 더 단순화시킬 수 있으며, 금속배선층과 연결된 활성영역에서의 접합누설전류 특성을 개선시킬 수 있다.

Description

금속배선층 형성방법(Formation method of metal interconnection layer)
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 콘택홀을 채우는 금속배선층 형성방법에 관한 것이다.
반도체소자의 집적도가 증가함에따라 트랜지스터와 같은 단일 소자의 크기가 점점 작아지고 있다. 이와 아울러서 도전막, 예컨대 금속 배선의 선폭 및 간격도 좁아지고 이들 배선과 활성영역을 연결시키기 위한 콘택홀의 크기 또한 작아지고 있다. 그러나 서로 다른 도전막들을 서로 격리시키기 위한 층간절연막의 두께는 도전막의 선폭 및 간격이 감소하는 비율만큼 감소하지 않으므로 상기 층간절연막의 소정영역이 식각되어 형성된 콘택홀의 어스펙트 비율(aspect ratio)은 오히려 점점 증가하고 있다. 이와 같이 콘택홀의 어스펙트 비율이 증가하면, 콘택홀을 덮는 금속 배선을 형성할 때 콘택홀 내부에 금속 배선이 완전히 채워지지 않는 문제점이 발생할 수 있다. 이에 따라 콘택홀 내부에 보이드가 형성되어 금속 배선의 신뢰성을 저하시킨다.
상술한 문제점을 해결하기 위하여 최근에 금속배선으로 사용되는 알루미늄막을 550℃ 이상의 고온에서 리플로우시키는 공정이 제안된 바 있다.
도 1은 종래의 금속 배선층 형성방법을 설명하기 위한 공정 순서도이다. 먼저, 활성영역이 형성된 반도체기판 상에 층간절연막을 형성하고, 상기 층간절연막의 소정영역을 선택적으로 식각하여 상기 활성영역을 노출시키는 콘택홀을 형성한다(1). 이어서, 상기 콘택홀이 형성된 결과물 전면에 장벽금속막으로 타이타늄막 및 타이타늄질화막을 차례로 형성한다(3). 다음에, 상기 장벽금속막, 즉 타이타늄질화막의 그레인 경계부분을 산소원자로 채우기 위하여 상기 장벽금속막이 형성된 결과물을 480℃의 온도에서 열처리한다(5). 여기서, 상기 열처리 공정은 로(furnace) 내에서 이루어진다. 그리고, 타이타늄질화막의 그레인 경계 부분에 산소원자를 스터핑(stuffing)시키는 목적은 후속공정에서 형성되는 알루미늄막의 알루미늄 원자들이 열공정에 의해 상기 타이타늄질화막을 통과하여 활성영역으로 침투하는 현상을 억제시키기 위함이다. 계속해서, 상기 장벽금속막이 열처리된 결과물을 로(furnace) 외부로 언로딩하고 스퍼터링 장비 내에 투입한다. 그리고, 스퍼터링 장비 내의 제1 챔버에 로딩하여 550℃의 온도에서 디개싱(degassing)함으로써, 상기 장벽금속막 내에 함유된 수분을 제거한다(7). 다음에, 상기 디개싱된 결과물을 스퍼터링 장비의 제2 챔버에 로딩하여 진공상태에서 웨팅층(wetting layer), 즉 타이타늄막 또는 타이타늄질화막을 형성한다(9). 이어서, 상기 웨팅층이 형성된 결과물을 제3 챔버에 로딩하여 상온으로 냉각시키고(11), 상기 냉각된 결과물을 제4 챔버에 로딩하여 제1 알루미늄막을 2000Å 정도의 두께로 형성한다(13). 다음에, 상기 제1 알루미늄막이 형성된 결과물 상에 550℃의 고온에서 제2 알루미늄막을 3000Å 정도의 두께로 형성하여 상기 콘택홀을 채우는 금속배선층을 형성한다(15). 여기서, 상기 장벽금속막, 웨팅층, 제1 알루미늄막, 및 제2 알루미늄막은 금속배선층을 구성한다.
상기 웨팅층을 타이타늄막으로 형성하는 경우에는 타이타늄질화막으로 형성하는 경우에 비하여 콘택홀 내에 금속배선층이 매립되는 특성이 우수한 반면에 금속배선층과 연결된 활성영역에서의 접합누설전류 특성이 저하된다. 구체적으로, 상기 웨팅층을 타이타늄막으로 형성하는 경우에는 어스펙트 비율이 3.0 이하인 콘택홀 내에 금속배선층이 완전히 채워지는 반면에, 상기 금속 배선층과 연결된 활성영역에서의 접합누설전류 특성이 저전력 고집적 반도체소자에 적합한 우수한 특성을 얻기가 어렵다.
상술한 바와 같이 종래의 금속 배선층을 형성하는 방법에 의하면, 콘택홀을 채우는 금속배선층을 형성하기 위하여 8 단계의 공정이 요구되므로 공정을 보다 더 단순화시켜야 할 필요성이 요구된다. 또한, 금속배선층의 콘택홀 매립특성을 개선시키기 위하여 웨팅층을 타이타늄막으로 형성할 경우에 접합누설전류 특성을 개선시켜야 하는 필요성이 요구된다.
본 발명의 기술적 과제는 상기 필요성을 충족시키기 위하여 공정을 단순화시키면서 접합누설전류 특성을 개선시킬 수 있는 금속배선층 형성방법을 제공하는 데 있다.
도 1은 종래의 금속 배선층 형성방법을 설명하기 위한 공정순서도이다.
도 2는 본 발명의 금속 배선층 형성방법을 설명하기 위한 공정순서도이다.
도 3은 본 발명에 따라 콘택홀을 덮는 금속 배선층을 형성한 결과를 전자주사 현미경(SEM; scanning electron microscopy)으로 촬영한 단면도이다.
상기 기술적 과제를 달성하기 위하여 본 발명은 활성영역이 형성된 반도체기판 상에 금속배선층을 형성하는 방법에 있어서, 상기 반도체기판 상에 층간절연막을 형성하고 상기 층간절연막의 소정영역을 선택적으로 식각하여 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 형성하는 제1 단계와, 상기 결과물 전면에 장벽금속막을 형성하는 제2 단계와, 상기 장벽금속막이 형성된 결과물을 450℃ 내지 500℃의 온도에서 열처리하는 제3 단계와, 상기 열처리된 결과물을 350℃ 내지 550℃의 온도에서 디개싱(degassing)하는 제4 단계와, 상기 디개싱된 결과물 상에 웨팅층을 형성하는 제5 단계와, 상기 웨팅층 상에 450℃ 내지 550℃의 온도에서 금속막을 형성함과 동시에 리플로우(reflow)시키는 제6 단계를 구비하여 상기 금속막이 상기 콘택홀 내부를 채우는 것을 특징으로 한다.
바람직하게는, 상기 웨팅층은 타이타늄질화막으로 형성한다.
본 발명에 의하면, 웨팅층을 타이타늄질화막으로 형성하는 6 단계의 공정으로 어스페트 비율이 3.1인 콘택홀 내부를 금속배선층으로 완전히 채울 수 있다. 이에 따라 공정을 단순화시킬 수 있음은 물론 접합누설전류 특성을 개선시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 금속배선층 형성방법을 설명하기 위한 공정순서도이다. 먼저, 활성영역이 형성된 반도체기판 상에 층간절연막, 예컨대 BPSG막을 형성하고, 상기 층간절연막을 통상의 사진/식각 공정으로 패터닝하여 상기 반도체기판, 즉 활성영역의 소정영역을 노출시키는 콘택홀을 형성한다(21). 다음에, 상기 콘택홀이 형성된 결과물 전면에 장벽금속막, 예컨대 타이타늄막 및 타이타늄질화막을 순차적으로 형성한다(23). 여기서, 장벽금속막 역할을 하는 물질층은 타이타늄질화막이고, 타이타늄막은 타이타늄질화막과 활성영역 사이에 저항성 접촉(ohmic contact)이 이루어지도록 개재시키는 물질막이다. 이어서, 상기 장벽금속막이 형성된 결과물을 로(furnace) 내에 투입하고 450℃ 내지 500℃의 온도, 바람직하게는 480℃의 온도와 질소 분위기에서 소정의 시간동안 열처리함으로써, 상기 장벽금속막, 즉 타이타늄질화막의 그레인 경계 부분이 산소원자로 채워지도록 스터핑(stuffing)시킨다(25). 여기서, 산소원자를 스터핑시키는 목적은 후속공정에서 형성되는 금속막 내의 금속원자가 상기 장벽금속막인 타이타늄질화막의 그레인 경계를 통과하여 활성영역에 침투하는 현상을 방지하기 위함이다. 계속해서, 상기 열처리된 결과물을 특정 장비, 예컨대 스퍼터링 장비의 제1 챔버 내에 로딩시키고 제1 챔버 내부를 진공 상태로 유지시킨 후에, 350℃ 내지 550℃의 온도, 바람직하게는 550℃의 온도에서 디개싱(degassing)시킨다(27). 이와 같이 디개싱시키고 나면, 상기 특정 장비 내에 투입되기 전에 대기중에 노출되어 타이타늄질화막 내에 흡수된 수분이 제거된다. 여기서, 타이타늄질화막 내의 수분을 제거하는 목적은 후속공정에 의해 상기 타이타늄질화막 상에 형성되는 웨팅층이 산소를 함유하지 못하도록 하기 위함이다. 이는, 산소를 함유하는 웨팅층은 상기 웨팅층 상에 형성될 금속막이 고온에서 리플로우(reflow)되는 것을 방해하기 때문이다. 이어서, 상기 디개싱된 결과물을 상기 특정 장비 내의 고진공 상태로 유지된 제2 챔버 내에 로딩시키고 웨팅층(wetting layer)을 형성한다(29). 여기서, 상기 웨팅층으로는 450℃ 내지 550℃의 온도에서 실시되는 후속공정에 의해 형성되는 금속막과 서로 반응하지 않는 도전막, 예컨대 타이타늄질화막이 적합하다. 이와 같이 형성된 웨팅층은 상기 스퍼터링 장비 내에서 인시투(in-situ)방식에 의해 진공 상태에서 연속적으로 형성되기 때문에 산소를 포함하지 않는다. 다음에, 상기 웨팅층이 형성된 결과물을 상기 특정 장비 내의 고진공 상태로 유지된 제3 챔버 내에 인시투(in-situ)방식으로 로딩시키고, 0.4 mTorr의 아르곤 압력 분위기 및 450℃ 내지 550℃의 온도, 바람직하게는 550℃의 온도에서 상기 웨팅층 상에 금속막, 예컨대 알루미늄막을 형성한다(31). 여기서, 상기 장벽금속막, 상기 웨팅층, 및 상기 금속막은 하나의 금속배선층을 구성한다. 이와 같이 550℃의 고온에서 알루미늄막을 형성하면, 알루미늄막이 리플로우(reflow)되어 어스펙트 비율이 3.1 이하인 콘택홀 내부가 완전히 채워진다. 이에 대한 결과를 전자주사 현미경(SEM;scanning electron microscopy)으로 촬영한 단면도 사진이 도 3에 보여졌다. 여기서, 알루미늄막은 550℃의 온도에서 형성하였고, 아르곤 플라즈마를 형성하기 위하여 21.6kW의 전력을 사용하였다.
도 3은 콘택홀의 어스펙트 비율이 3.1인 콘택홀에 상술한 본 발명의 실시예를 적용한 결과이며, 참조번호 41로 표시한 부분은 층간절연막을 나타내고, 참조번호 43으로 표시한 부분은 콘택홀을 채우는 알루미늄막을 나타낸다.
본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
상술한 바와 같이 본 발명에 의하면, 웨팅층으로 타이타늄질화막을 사용하면서 어스펙트 비율이 3.1 이하인 콘택홀 내부를 완전히 채우는 금속배선층을 6 단계의 공정으로 형성할 수 있다. 따라서, 종래의 기술에 비하여 공정을 단순화시킬 수 있으므로 반도체소자의 제조단가를 낮출 수 있음은 물론, 웨팅층을 타이타늄질화막으로 형성함으로써 금속배선층과 연결되는 활성영역에서의 접합누설전류 특성을 향상시킬 수 있다. 따라서, 저전력 고집적 반도체소자에 적합한 금속배선층을 형성할 수 있다.

Claims (8)

  1. 활성영역이 형성된 반도체기판 상에 금속배선층을 형성하는 방법에 있어서,
    상기 반도체기판 상에 층간절연막을 형성하고 상기 층간절연막의 소정영역을 선택적으로 식각하여 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 형성하는 제1 단계;
    상기 결과물 전면에 장벽금속막을 형성하는 제2 단계;
    상기 장벽금속막이 형성된 결과물을 450℃ 내지 500℃의 온도에서 열처리하는 제3 단계;
    상기 열처리된 결과물을 350℃ 내지 550℃의 온도에서 디개싱(degassing)하는 제4 단계;
    상기 디개싱된 결과물 상에 웨팅층을 형성하는 제5 단계; 및
    상기 웨팅층 상에 450℃ 내지 550℃의 온도에서 금속막을 형성함과 동시에 리플로우(reflow)시키는 제6 단계를 구비하여 상기 금속막이 상기 콘택홀 내부를 채우는 것을 특징으로 하는 금속배선층 형성방법.
  2. 제1항에 있어서, 상기 장벽금속막은 타이타늄막 및 타이타늄질화막이 순차적으로 적층된 것을 특징으로 하는 금속배선층 형성방법.
  3. 제1항에 있어서, 상기 열처리공정은 로(furnace)를 이용하여 질소분위기에서 실시하는 것을 특징으로 하는 금속배선층 형성방법.
  4. 제1항에 있어서, 상기 웨팅층은 450℃ 내지 550℃의 온도에서 상기 금속막과 반응하지 않는 도전막인 것을 특징으로 하는 금속배선층 형성방법.
  5. 제4항에 있어서, 상기 도전막은 타이타늄질화막인 것을 특징으로 하는 금속배선층 형성방법.
  6. 제1항에 있어서, 상기 제4 단계, 상기 제5 단계, 및 상기 제6 단계는 특정 장비 내에서 인시투(in-situ)방식으로 실시하는 것을 특징으로 하는 금속배선층 형성방법.
  7. 제6항에 있어서, 상기 특정 장비는 스퍼터링 장비인 것을 특징으로 하는 금속배선층 형성방법.
  8. 제1항에 있어서, 상기 금속막은 알루미늄막인 것을 특징으로 하는 금속배선층 형성방법.
KR1019960055864A 1996-11-20 1996-11-20 금속배선층 형성방법 KR100207523B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960055864A KR100207523B1 (ko) 1996-11-20 1996-11-20 금속배선층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960055864A KR100207523B1 (ko) 1996-11-20 1996-11-20 금속배선층 형성방법

Publications (2)

Publication Number Publication Date
KR19980037163A true KR19980037163A (ko) 1998-08-05
KR100207523B1 KR100207523B1 (ko) 1999-07-15

Family

ID=19482772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960055864A KR100207523B1 (ko) 1996-11-20 1996-11-20 금속배선층 형성방법

Country Status (1)

Country Link
KR (1) KR100207523B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433846B1 (ko) * 2001-05-23 2004-06-04 주식회사 하이닉스반도체 반도체장치의 금속도전막 형성방법
KR100672724B1 (ko) * 2005-07-04 2007-01-24 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433846B1 (ko) * 2001-05-23 2004-06-04 주식회사 하이닉스반도체 반도체장치의 금속도전막 형성방법
KR100672724B1 (ko) * 2005-07-04 2007-01-24 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR100207523B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR0169283B1 (ko) 반도체장치 및 그 제조방법
EP0866498B1 (en) Method of manufacturing a semiconductor device having aluminum contacts or vias
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
JPH09148268A (ja) 半導体装置の製造方法
KR19990017335A (ko) 반도체소자의 금속배선 형성방법
US6174806B1 (en) High pressure anneals of integrated circuit structures
KR100457843B1 (ko) 반도체 장치에서 콘택 형성 방법
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
KR100207523B1 (ko) 금속배선층 형성방법
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
US5994221A (en) Method of fabricating aluminum-indium (or thallium) vias for ULSI metallization and interconnects
KR100515370B1 (ko) 반도체 소자의 플러그 제조 방법
KR100361207B1 (ko) 반도체 소자의 금속배선 형성방법
JP3087692B2 (ja) 半導体装置の製造方法
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100219509B1 (ko) 반도체장치의 금속층 형성방법
KR980011861A (ko) 반도체 소자의 금속배선 형성방법
KR100609563B1 (ko) 반도체 소자의 제조 방법
JP2000332108A (ja) 半導体装置及びその製造方法
JPH1074760A (ja) 配線形成方法
KR100314742B1 (ko) 반도체 소자의 제조방법
KR100630536B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100223872B1 (ko) 금속 배선 구조 및 그 형성방법
KR100400281B1 (ko) 반도체소자의금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee