KR100630536B1 - 반도체 소자의 구리 배선 형성 방법 - Google Patents

반도체 소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR100630536B1
KR100630536B1 KR1020000079256A KR20000079256A KR100630536B1 KR 100630536 B1 KR100630536 B1 KR 100630536B1 KR 1020000079256 A KR1020000079256 A KR 1020000079256A KR 20000079256 A KR20000079256 A KR 20000079256A KR 100630536 B1 KR100630536 B1 KR 100630536B1
Authority
KR
South Korea
Prior art keywords
copper
seed layer
deposition
layer
copper seed
Prior art date
Application number
KR1020000079256A
Other languages
English (en)
Other versions
KR20020049930A (ko
Inventor
김헌도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000079256A priority Critical patent/KR100630536B1/ko
Publication of KR20020049930A publication Critical patent/KR20020049930A/ko
Application granted granted Critical
Publication of KR100630536B1 publication Critical patent/KR100630536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 전기 화학적 구리 증착으로 구리 배선을 형성하기 위하여 구리 시드층을 증착하는 과정에서, 구리 시드층을 저온에서 1차 증착한 후 고온에서 2차 증착하는 2단계 증착법으로 형성함으로써, 구리 시드층의 층덮힘성을 향상시켜 동공 없는 구리 배선을 형성하여 저항을 낮추고 배선의 신뢰성 및 전기적 특성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법이 개시된다.
구리 배선, 구리 시드층, 물리 기상 증착법, 이단계 증착

Description

반도체 소자의 구리 배선 형성 방법{Method of forming a copper wiring in a semiconductor device}
도 1a 내지 도 1c는 종래의 반도체 소자의 구리 배선 형성 방법을 설명하기 위하여 도시한 소자의 단면도.
도 2a 내지 도 2e는 본 발명에 다른 반도체 소자의 구리 배선 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1, 11 : 반도체 기판 2a, 12a : 제 1 층간 절연막
2b, 12b : 제 1 식각 방지막 2c, 12c : 제 2 층간 절연막
2d, 12d : 제 2 식각 방지막 2, 12 : 층간 절연막
3, 13 : 확산 방지 금속층 4, 14a : 저온 구리 시드층
14b : 고온 구리 시드층 4c : 동공
5a, 15a : 전기 화학적 구리 증착층
5, 15 : 구리 배선
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 전기 화학적 구리 증착으로 다마신 패턴에 구리를 매립하여 구리 배선을 형성하는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
종래에는 구리 금속 배선을 형성하기 위하여 다마신 구조에 구리를 매립할 때 전기 화학적 구리 증착법을 이용한다. 이때, 전기 화학적 구리 증착법을 실시하기 위해서는 구리 시드층 증착이 필수적이다. 우수한 특성의 구리 금속 배선을 형성하기 위해서는 구리 시드층의 층덮힘이 좋아야 하며, 결정 입계가 매우 조밀한 미세구조를 가져야 한다.
일반적으로, 구리 시드층의 증착은 물리 기상 증착법에 의해 이루어지며, 상온 이하의 온도에서 증착한다. 상온 이하의 온도에서 구리 시드층을 증착하는 이유는 구리 시드층의 증착 온도가 높을 경우 시드 구리층에 응집현상이 발생하게 되고, 확산 방지 금속층 상에 국부적으로 구리층이 없는 부위가 존재하게 되어 전기 화학적 구리 증착 시 동공을 유발하게 된다.
이러한 이유로 가능한 저온(예를 들어, -50℃)에서 구리 시드층을 증착하고 있으나, 이 역시 국부적으로는 불균일한 층덮힘을 보이고 있어서 전기 화학적 구리 증착 시 동공 영역이 형성된다. .
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 구리 배선 형성 방법을 설명하기로 한다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1) 상에 층간 절연막(2)을 형성한 후 소정 영역을 식각하여 수직 배선을 위한 듀얼 다마신 패턴을 형성해 접합부를 노출시킨다. 이후 듀얼 다마신 패턴을 포함한 층간 절연막(2) 상에 확산 방지 금속층(3)을 형성한다.
층간 절연막(2)은 제 1 층간 절연막(2a), 제 1 식각 방지막(2b), 제 2 층간 절연막(2c) 및 제 2 식가 방지막(2d)이 순차적으로 적층된 구조로 형성된다.
도 1b를 참조하면, 확산 방지 금속층(3) 상에 저온에서 물리 기상 증착법(PVD)으로 구리 시드층(4)을 형성한다.
고온에서 물리 기상 증착법으로 구리 시드층을 증착할 경우에는 구리층의 응집현상으로 인하여 국부적으로 확산 방지 금속층(3) 상에 구리층이 없는 영역이 존재하게 되어 동공을 유발하기 때문에 저온에서 증착한다. 하지만, 저온에서 증착하여도 균일한 구리층을 형성하는 데에는 한계가 있기 때문에 표면 모포로지가 매끈하지 못하고 동글동글하며 결정입계가 매우 조밀하지 못한 미세 구조를 가지게 되고, 층덮힘도 완전하지 못하여 확산 방지 금속층(3) 상에 구리 시드층(4)이 증착되지 않은 영역이 생기게 된다.
도 1c를 참조하면, 전기 화학적 구리 증착으로 전기 화학적 구리 증착층(5a)을 형성해 듀얼 다마신 패턴에 구리가 완전히 매립되도록 구리를 증착한 후 층간 절연막(2)의 표면이 노출될 때까지 화학적 기계적 연마(CMP)를 실시하여 구리 배선(5)을 형성한다.
전기 화학적 구리 증착을 실시하는 과정에서 구리 시드층(4)이 증착된 부분에서만 구리의 증착이 이루어지기 때문에, 구리 시드층(4)이 증착되지 않은 부분에서는 동공(4c)이 발생한다.
상기와 같이, 동공(4c)이 발생하게 되면 듀얼 다마신 패턴 내부로의 구리 매립 특성이 저하되고, 구리 배선(5)이 단면적이 국부적으로 작아져 전류 밀도가 높아지는 등 전기적 특성이 저하되는 문제점이 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 구리 시드층을 저온에서 1차 증착한 후 고온에서 2차 증착하는 2단계 증착법으로 형성함으로써 구리 시드층의 층덮힘성을 향상시켜 동공 없는 구리 배선을 형성하여 배선의 신뢰성 및 전기적 특성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 구리 배선 형성 방법은 층간 절연막에 듀얼 다마신 패턴이 형성하여 접합부가 노출된 반도체 기판이 제공되는 단계, 듀얼 다마신 패턴을 포함한 층간 절연막 상에 확산 방지 금속층을 형성하는 단계, 확산 방지 금속층 상에 저온 물리 기상 증착법으로 1차 구리 증착을 실시하여 저온 구리 시드층을 형성하는 단계, 인-시투로 제 1 구리 시드층 상에 고온 물리 기상 증착법으로 2차 구리 증착을 실시하여 고온 구리 시드층을 형성해 저온 구리 시드층과 함께 목표 두께의 구리 시드층을 형성하는 단계, 전기 화학적 구리 증착을 실시하여 듀얼 다마신 패턴 내부를 구리로 매립하는 단계 및 화학적 기계적 연마를 실시하여 듀얼 다마신 패턴 내부에만 구리를 잔류시켜 구리 배선을 형성하는 단계로 이루어진다.
듀얼 다마신 패턴을 형성한 후에는 상기 반도체 기판에 -100 내지 -10V의 바이어스를 인가한 상태에서 수소/질소, 수소/아르곤 또는 수소/헬륨 등의 혼합 가스를 이용하여 상기 접합부 표면에 형성된 기생 산화막을 제거한다. 이후 형성되는 확산 방지 금속층은 금속층, 금속 나이트라이드층 또는 금속 실리 나이트라이드층으로 형성한다.
저온 물리 기상 증착법은 -100℃ 내지 상온에서 증착 파워를 5 내지 35kW의 범위로 인가하여 실시하며, 저온 구리 시드층은 상기 구리 시드층 목표 두께의 10 내지 100%가 되도록 증착한다.
고온 물리 기상 증착법은 상온 내지 400℃의 온도범위에서 증착 파워를 0 내지 35kW의 범위로 인가하여 실시하며, 고온 구리 시드층은 상기 구리 시드층 목표 두께의 0 내지 90%가 되도록 증착한다. 이때, 저온 씨드층의 두께가 목표 두께의 100%인 경우는 고온 단계에서 증착없이 단순히 고온 가열하는 것을 의미한다. 따라서, 이때의 증착 파워 및 목표 두께가 0kW 및 0% 가 된다.
전기 화학적 구리 증착은 상기 제 2 구리 시드층을 증착한 후 시간 지연 없 이 60분 안에서 실시하며, 전기 화학적 구리 증착 후 100 내지 400℃의 온도범위에서 10 내지 30분간 열처리를 실시한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(11) 상에 층간 절연막(12)을 형성한 후 소정 영역을 식각하여 수직 배선을 위한 듀얼 다마신 패턴을 형성해 접합부를 노출시킨다. 노출된 접합부 표면에는 기생 산화막(도시되지 않음)이 형성되는데, 수소가 포함된 환원성 가스 혼합물을 이용한 세정 공정으로 기생 산화막을 제거한다. 이후 듀얼 다마신 패턴을 포함한 층간 절연막(12) 상에 확산 방지 금속층(13)을 형성한다.
듀얼 다마신 패턴은 트랜치와 비아(또는 콘택홀)로 이루어지며, 듀얼 다마신 패턴이 형성되는 층간 절연막(12)은 일반적으로 제 1 층간 절연막(12a), 제 1 식각 방지막(12b) 및 제 2 층간 절연막(12c)이 순차적으로 적층된 구조로 형성하며, 제 2 층간 절연막(12c) 상에는 제 2 식각 방지막(12d)을 형성한다. 제 2 식각 방지막(12d) 대신에 반사 방지막을 형성할 수도 있다. 여기서, 트랜치는 제 2 층간 절연막(12c)의 소정 영역을 식각하여 형성하며, 비아(또는 콘택홀)는 제 1 층간 절연막(12a)의 소정 영역을 식각하여 형성한다. 이때, 제 1 식각 방지막(12b)은 제 2 층간 절연막(12c)에 트랜치를 형성하기 위하여 식각 공정을 실시할 때 제 1 층간 절연막(12a)이 식각되지 않도록 하기 위하여 형성한다.
접합부 표면에 형성된 기생 산화막은 수소가 포함된 환원성 가스 혼합물을 이용하여 제거하는데, 가스 혼합물로는 수소/질소, 수소/아르곤 또는 수소/헬륨 등의 혼합 가스를 이용하며, 이때 반도체 기판(11)에는 -100 내지 -30V의 바이어스를 인가하여 기생 산화막 제거 효과를 향상시킨다.
확산 방지 금속층(3)은 금속층, 금속 나이트라이드층 또는 금속 실리 나이트라이드층으로 형성한다.
도 2b를 참조하면, 확산 방지 금속층(13) 상에 저온 물리 기상 증착법(PVD)으로 저온 구리 시드층(14a)을 증착한다. 구리 시드층을 저온에서 증착하면 고온에서 증착할 때보다 구리 응집현상이 줄어들어 층덮힘성이 향상된다. 그러나, 구리의 응집현상을 완전히 방지할 수는 없기 때문에 층덮힘성이 완전하지 못하여 확산 방지 금속층(13) 상에 저온 구리 시드층(14a)이 증착되지 않은 영역이 존재하게 된다.
저온 물리 기상 증착법은 -100℃ 내지 상온에서 증착 파워를 5 내지 35kW의 범위로 인가하면서 실시한다. 이때, 저온 구리 시드층(14a)은 구리 시드층 목표 두께의 10 내지 100%가 되도록 증착한다.
도 2c를 참조하면, 저온 구리 시드층(14a) 상에 고온 물리 기상 증착법(PVD)으로 고온 구리 시드층(14b)을 증착하여 저온 구리 시드층(14a)과 함께 목표 두께의 구리 시드층(14)을 형성한다. 저온 구리 시드층(14a) 상에 고온 물리 기상 증착 법으로 고온 구리 시드층(14b)을 증착하게 되면 구리층의 층덮힘성을 보완, 향상시켜 종래 기술에서 발생하던 동공을 방지할 수 있다. 또한, 구리층 표면 모포로지를 개선할 수 있으며, 결정 입계를 조밀하게 형성하고 큰 결정으로 성장시키므로 낮은 저항 값을 가지는 구리 시드층을 형성할 수 있다.
고온 물리 기상 증착법은 100 내지 400℃의 온도범위에서 증착 파워를 0 내지 35kW의 범위로 인가하여 실시한다. 이때, 고온 구리 시드층은 상기 구리 시드층 목표 두께의 0 내지 90%가 되도록 증착한다. 이때, 저온 구리 씨드층(14a)의 두께가 구리 시드층의 목표 두께로 형성한 경우에는 고온 구리 시드층(14b)의 증착없이 단순히 고온 가열하는 것을 의미한다. 따라서, 이때 고온 구리 시드층(14a)의 증착을 실시하지 않을 경우에는 증착 파워 및 목표 두께가 0kW 및 0% 가 된다.
도 2d를 참조하면, 전기 화학적 구리 증착을 실시하여 전기 화학적 구리 증착층(15a)을 형성해 듀얼 다마신 패턴 내부를 구리로 완전히 매립한다.
전기 화학적 구리 증착은 고온 구리 시드층(14b)을 증착한 후 시간 지연없이 60분 안에 실시한다.
전기 화학적 구리 증착층(15a)의 막질을 향상시키기 위하여 100 내지 400℃의 온도범위에서 10 내지 30분간 열처리를 실시할 수도 있다.
도 2e를 참조하면, 층간 절연막(12)의 표면에 노출될 때까지 화학적 기계적 연마를 실시하여 층간 절연막(12) 상의 전기 화학적 구리 증착층을 제거하고, 듀얼 다마신 패턴 내부에만 잔류시켜 구리 배선(15)을 형성한다.
상술한 바와 같이, 본 발명은 전기 화학적 구리 증착을 실시하기 위하여 필수적으로 필요한 구리 시드층을 저온 및 고온에서 이단계로 증착하여 전기 화학적 구리 증착으로 형성된 구리 배선에 동공 형성을 억제함으로써 저항을 낮출 수 있어 전기적 특성을 향상시키는 효과가 있다.

Claims (9)

  1. 층간 절연막에 듀얼 다마신 패턴이 형성하여 접합부가 노출된 반도체 기판이 제공되는 단계;
    상기 듀얼 다마신 패턴을 포함한 층간 절연막 상에 확산 방지 금속층을 형성하는 단계;
    상기 확산 방지 금속층 상에 저온 물리 기상 증착법으로 1차 구리 증착을 실시하여 저온 구리 시드층을 형성하는 단계;
    상기 제 1 구리 시드층 상에 고온 물리 기상 증착법으로 2차 구리 증착을 실시하여 고온 구리 시드층을 형성해 저온 구리 시드층과 함께 목표 두께의 구리 시드층을 형성하는 단계;
    전기 화학적 구리 증착을 실시하여 상기 듀얼 다마신 패턴 내부를 구리로 매립하는 단계 및
    화학적 기계적 연마를 실시하여 상기 듀얼 다마신 패턴 내부에만 구리를 잔류시켜 구리 배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 듀얼 다마신 패턴을 형성한 후 상기 반도체 기판에 -100 내지 -30V의 바이어스를 인가한 상태에서 수소/질소, 수소/아르곤 또는 수소/헬륨 등의 혼합 가스를 이용하여 상기 접합부 표면에 형성된 기생 산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 확산 방지 금속층은 금속층, 금속 나이트라이드층 또는 금속 실리 나이트라이드층으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 저온 물리 기상 증착법은 -100 내지 상온에서 증착 파워를 5 내지 35kW의 범위로 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 저온 구리 시드층은 상기 구리 시드층 목표 두께의 10 내지 100%가 되도록 증착하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 고온 물리 기상 증착법은 상온 내지 400℃의 온도범위에서 증착 파워를 0 내지 35kW의 범위로 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 고온 구리 시드층은 상기 구리 시드층 목표 두께의 0 내지 90%가 되도록 증착하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 전기 화학적 구리 증착은 상기 제 2 구리 시드층을 증착한 후 시간 지연없이 60분 안에 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  9. 제 1 항에 있어서,
    상기 전기 화학적 구리 증착 후 100 내지 400℃의 온도범위에서 10 내지 30 분간 열처리를 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR1020000079256A 2000-12-20 2000-12-20 반도체 소자의 구리 배선 형성 방법 KR100630536B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000079256A KR100630536B1 (ko) 2000-12-20 2000-12-20 반도체 소자의 구리 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000079256A KR100630536B1 (ko) 2000-12-20 2000-12-20 반도체 소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20020049930A KR20020049930A (ko) 2002-06-26
KR100630536B1 true KR100630536B1 (ko) 2006-09-29

Family

ID=27683876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000079256A KR100630536B1 (ko) 2000-12-20 2000-12-20 반도체 소자의 구리 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100630536B1 (ko)

Also Published As

Publication number Publication date
KR20020049930A (ko) 2002-06-26

Similar Documents

Publication Publication Date Title
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US7550822B2 (en) Dual-damascene metal wiring patterns for integrated circuit devices
US6265313B1 (en) Method of manufacturing copper interconnect
KR100482180B1 (ko) 반도체 소자 제조방법
US7494915B2 (en) Back end interconnect with a shaped interface
US6534865B1 (en) Method of enhanced fill of vias and trenches
CN110707066A (zh) 一种内连线结构及其制备方法
KR100332118B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2970757B2 (ja) 金属スペーサを用いた相互接続およびその形成方法
KR100854910B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100630536B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
KR20070066426A (ko) 반도체 소자의 금속배선 형성방법
KR20040012912A (ko) 증착 공정에 의해 배선 영역들을 선택적으로 합급하는 방법
US20040038526A1 (en) Thermal process for reducing copper via distortion and crack
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100623332B1 (ko) 반도체소자의 금속배선 형성방법
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100720401B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR101185853B1 (ko) 반도체 소자의 금속배선 형성방법
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
KR100621228B1 (ko) 반도체 소자의 배선 및 배선연결부 제조방법
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
KR100755112B1 (ko) 반도체 소자의 인덕터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee