KR100400281B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법

Info

Publication number
KR100400281B1
KR100400281B1 KR1019960024289A KR19960024289A KR100400281B1 KR 100400281 B1 KR100400281 B1 KR 100400281B1 KR 1019960024289 A KR1019960024289 A KR 1019960024289A KR 19960024289 A KR19960024289 A KR 19960024289A KR 100400281 B1 KR100400281 B1 KR 100400281B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
damaged
gas
layer
Prior art date
Application number
KR1019960024289A
Other languages
English (en)
Other versions
KR980005526A (ko
Inventor
이경복
김창영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960024289A priority Critical patent/KR100400281B1/ko
Publication of KR980005526A publication Critical patent/KR980005526A/ko
Application granted granted Critical
Publication of KR100400281B1 publication Critical patent/KR100400281B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 반도체기판 상부에 평탄화층을 형성하고, 금속배선 콘택마스크를 이용한 식각공정으로 상기 반도체 기판을 노출시키는 콘택홀을 형성한 다음, 전체표면상부에 확산방지막을 형성하고 상기 콘택홀을 매립하는 금속배선을 형성하는 방법에 있어서, 전체표면상부에 티타늄막/티타늄질화막 적층구조를 소정두께 형성하고, 상기 티타늄막/티타늄질화막 적층구조의 표면 상부에 손상된 결정립을 형성한 다음, 상기 손상된 결정립에 질소가스와 산소가스를 스터핑하는 열처리공정을 실시하여 확산방지막을 형성하고, 상기 콘택홀을 매립하는 금속배선을 형성함으로써 신뢰성이 좋은 확산방지막을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 금속배선 형성방법
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 확산방지막의 상부를 손상시키고 상기 손상된 부분에 질소가스와 산소가스를 스터핑 (stuffing ) 하여 신뢰성 좋은 확산방지막을 형성하는 기술에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 물리기상증착 ( Physical Vapor Deposition, 이하에서 PVD 라 함 )방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법으로 형성한다.
근래에, 반도체 소자의 초고집적화에 따라 금속 콘택의 크기는 작아지고 단차피복비가 높아져 스퍼터링에 의한 확산 방지금속층의 층덮힘은 불량하게 되므로 금속배선의 신뢰성을 얻기가 힘들어졌다.
특히, 반도체소자에 일반적으로 적용해 오고 있는 Ti/TiN 증착 구조는 박막 특성상 주상 조직을 가지고 있어 O2스터핑을 이용하여 확산방지막을 형성한다.
제1도는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(31)과 같은 도전층 상부에 평탄화층(33)을 형성한다.
그리고, 금속배선 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체 기판(31)을 노출시키는 콘택홀(35)을 형성한다.
그 다음에, 전체표면상부에 티타늄막/티타늄질화막의 적층구조(37)를 형성한다.
그리고, 상기 티타늄질화막에 O2스터핑 공정을 실시하여 확산방지막을 형성한다.
그 다음에, 상기 콘택홀(35)을 매립하는 금속배선(39)을 형성한다.
그러나, 상기 확산방지막은 상기 콘택홀 저부의 층덮힘이 불량할 경우, 금속 배선 물질인 알루미늄이 상기 반도체기판(31)으로 확산하여 소자의 특성 및 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기위하여, 확산방지막의 콘택홀 층덮임이 불량한 경우에도 확산방지막의 표면처리공정으로 신뢰성있는 확산방지막을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법의 특징은,
반도체기판 상부에 평탄화층을 형성하는 공정과,
금속배선 콘택마스크를 이용한 식각공정으로 상기 평탄화층을 식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정과,
상기 콘택홀을 포함한 전체표면상부에 티타늄막/티타늄질화막 적층구조를 소정두께 형성하는 공정과,
상기 티타늄막/티타늄질화막 적층구조의 표면 상부에 손상된 결정립을 형성하는 공정과,
상기 손상된 결정립에 질소가스와 산소가스를 스터핑하는 열처리공정을 실시하여 상기 산소가스와 질소가스가 스터핑된 층을 갖는 확산방지막을 형성하되, 상기 열처리 공정은 1 ∼ 10% 의 산소가스가 함유된 질소가스 분위기에 실시하는 공정과,
상기 콘택홀을 매립하는 금속배선을 형성하는 공정을 포함하는 것과,
상기 손상된 결정립은 티타늄막/티타늄질화막 적층구조를 형성하고, 연속적으로 아르곤가스를 이용한 RF 스퍼터링공정을 실시하여 형성하거나,
상기 손상된 결정립은 티타늄막/티타늄질화막 적층구조를 형성하고, 연속적으로 질소가스를 이용한 RF 스퍼터링공정을 실시하여 형성하되,
상기 RF 스퍼터링공정은 1 ∼ 300 와트의 전력으로 실시하는 것과,
상기 열처리공정은 상기 손상된 결정립 형성공정후 연속적으로 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2A도 내지 제2D도는 본 발명에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 평탄화층(13)을 형성한다. 그리고, 금속배선 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 평탄화층(13)을 식각하여 상기반도체기판(11)을 노출시키는 콘택홀(15)을 형성한다. (제2A도)
그리고, 전체표면상부에 티타늄막/티타늄질화막의 적층구조(17)를 형성한다.
이때, 상기 적층구조(17)는 하나의 챔버에서 연속적으로 형성한다. (제2B도)
그 다음에, 연속적으로 Ar 또는 N2가스를 이용하여 RF 스퍼터링 ( sputtering ) 을 실시한다. 이때, 전력은 1 ∼ 300 와트 ( watt ) 이하로 한다.
이로인하여, 상기 적층구조(17) 상부 표면은 많은 결정결함을 갖는 손상된 결정립(19)을 형성한다.
이때, 상기 손상된 결정립(19)은 상기 콘택홀(15)의 저부와 상기 평탄화층(13)의 상부에만 형성된다. (제2C도)
그 다음에, 1 ∼ 10 퍼센트의 산소가스가 함유된 질소가스 분위기의 챔버에서 급속열처리(RTP)공정을 실시하여 상기 손상된 결정립(19)에 산소가스와 질소가스를 스터핑시킴으로써 상기 산소가스와 질소가스가 스터핑된 층(21)을 갖는 신뢰성좋은 확산방지막을 형성한다.
그리고, 전체표면상부에 알루미늄합금(23)으로 상기 콘택홀(15)을 매립하는 금속배선을 형성한다. (제2D도)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, RF 스퍼터링공정으로 티타늄막/티타늄질화막 적층구조의 상부 표면을 손상시켜 많은 결정결함을 갖는 손상된 결정립을 형성하고, 산소가스가 함유된 질소가스 분위기에서의 열처리공정으로 상기 손상된 결정립에 N2및 O2를 스터핑시켜 양호한확산방지막을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
제 1 도는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
제 2A 도 내지 제 2D 도는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
＜ 도면의 주요 부분에 대한 부호의 설명 ＞
11,31 : 반도체기판 13,33 : 평탄화층
15,35 : 콘택홀
17,37 : 티타늄막/티타늄질화막 적층구조
19 : 손상된 결정립
21 : 산소가스와 질소가스가 스터핑된 층
23,39 : 금속배선

Claims (5)

  1. 반도체기판 상부에 평탄화층을 형성하는 공정과,
    금속배선 콘택마스크를 이용한 식각공정으로 상기 평탄화층을 식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정과,
    상기 콘택홀을 포함한 전체표면상부에 티타늄막/티타늄질화막 적층구조를 소정두께 형성하는 공정과,
    상기 티타늄막/티타늄질화막 적층구조의 표면 상부에 손상된 결정립을 형성하는 공정과,
    상기 손상된 결정립에 질소가스와 산소가스를 스터핑하는 열처리공정을 실시하여 상기 산소가스와 질소가스가 스터핑된 층을 갖는 확산방지막을 형성하되, 상기 열처리 공정은 1 ∼ 10% 의 산소가스가 함유된 질소가스 분위기에 실시하는 공정과,
    상기 콘택홀을 매립하는 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 손상된 결정립은 티타늄막/티타늄질화막 적층구조를 형성하고, 연속적으로 아르곤가스를 이용한 RF 스퍼터링공정을 실시하여 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 손상된 결정립은 티타늄막/티타늄질화막 적층구조를 형성하고, 연속적으로 질소가스를 이용한 RF 스퍼터링공정을 실시하여 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 RF 스퍼터링공정은 1 ∼ 300 와트의 전력으로 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 열처리공정은 상기 손상된 결정립 형성공정후 연속적으로 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
KR1019960024289A 1996-06-27 1996-06-27 반도체소자의금속배선형성방법 KR100400281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024289A KR100400281B1 (ko) 1996-06-27 1996-06-27 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024289A KR100400281B1 (ko) 1996-06-27 1996-06-27 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR980005526A KR980005526A (ko) 1998-03-30
KR100400281B1 true KR100400281B1 (ko) 2003-12-24

Family

ID=37422337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024289A KR100400281B1 (ko) 1996-06-27 1996-06-27 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100400281B1 (ko)

Also Published As

Publication number Publication date
KR980005526A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US5814557A (en) Method of forming an interconnect structure
US6015749A (en) Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
SG126670A1 (en) A method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US20010016417A1 (en) High pressure anneals of integrated circuit structures
KR100225946B1 (ko) 반도체 소자의 금속 배선 형성방법
US6362526B1 (en) Alloy barrier layers for semiconductors
US7105928B2 (en) Copper wiring with high temperature superconductor (HTS) layer
KR20040025197A (ko) 반도체 장치에서 콘택 형성 방법
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR100400281B1 (ko) 반도체소자의금속배선형성방법
US20080090402A1 (en) Densifying surface of porous dielectric layer using gas cluster ion beam
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100515370B1 (ko) 반도체 소자의 플러그 제조 방법
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
US7524749B2 (en) Metallization method of semiconductor device
US7214608B2 (en) Interlevel dielectric layer and metal layer sealing
KR100400280B1 (ko) 반도체소자의금속배선형성방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100314741B1 (ko) 반도체소자의금속배선형성방법
KR20000015238A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee