DE4422957A1 - Isolierverfahren für eine Halbleitervorrichtung - Google Patents

Isolierverfahren für eine Halbleitervorrichtung

Info

Publication number
DE4422957A1
DE4422957A1 DE4422957A DE4422957A DE4422957A1 DE 4422957 A1 DE4422957 A1 DE 4422957A1 DE 4422957 A DE4422957 A DE 4422957A DE 4422957 A DE4422957 A DE 4422957A DE 4422957 A1 DE4422957 A1 DE 4422957A1
Authority
DE
Germany
Prior art keywords
film
oxidation
silicon
forming
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4422957A
Other languages
English (en)
Other versions
DE4422957B4 (de
Inventor
Hyun-Jin Cho
Heung-Mo Yang
Yun-Sung Shin
Oh-Hyun Kwon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4422957A1 publication Critical patent/DE4422957A1/de
Application granted granted Critical
Publication of DE4422957B4 publication Critical patent/DE4422957B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

Die vorliegende Erfindung betrifft ein Isolierverfahren für eine Halbleitervorrichtung, und insbesondere ein selektives Oxidationsverfahren für ein Puffer-Polysilicium, bei dem es sich um ein verbessertes Verfahren zur lokalen Oxidation von Silicium (LOCOS) handelt.
Da die Integration von Halbleitervorrichtungen zunimmt, nimmt die Größe eines einzelnen, auf einem Halbleitersub­ strat ausgebildeten Elements ab, und die Größe eines Iso­ lierbereichs, der das einzelne Element elektrisch isoliert, nimmt ebenfalls schrittweise bis auf ein Sub-Mikrometer- Niveau ab. Wenn bei einer derartigen hochintegrierten Halb­ leitervorrichtung ein Isolierbereich unter Anwendung eines LOCOS-Verfahrens zur Ausbildung eines halb ausgenommenen Feldoxidfilms ausgebildet wird, tritt ein großer Vogelschna­ bel (vogelschnabelförmiger Hohlraum) auf, so daß die Isola­ tion der Vorrichtung in dem feinen Muster unmöglich ist. Um dieses Problem zu lösen, ist ein selektives Polysiliciumoxi­ dations (SEPOX) -Verfahren vorgeschlagen worden.
Die Fig. 1 und 2 zeigen Querschnittsansichten zur Erläute­ rung eines herkömmlichen SEPOX-Verfahrens.
Gemäß Fig. 1 werden nach dem Ausbilden eines dünnen Oxid- Pad-Films 2 auf einem Halbleitersubstrat 1 durch einen Wär­ meoxidationsprozeß eine Polysiliciumpufferschicht 3 und ein Siliciumnitridfilm 4 aufeinanderfolgend auf dem Oxid-Pad- Film 2 ausgebildet. Daraufhin wird ein vorbestimmter Bereich des Siliciumnitridfilms 4 durch einen lithographischen Pro­ zeß geätzt, wodurch eine (nicht gezeigte) Öffnung ausgebil­ det wird, die einen Isolierbereich festlegt. Daraufhin wer­ den die Polysiliciumpufferschicht 3 und der Oberflächenbe­ reich des Halbleitersubstrats l, die durch die Öffnung frei­ gelegt sind, selektiv oxidiert, wodurch ein Feldoxidfilm 5 ausgebildet wird.
Gemäß Fig. 2 werden das Siliciumnitrid 4 und die Polysilici­ umpufferschicht 3 entfernt, wodurch der Prozeß zum Ausbilden des Isolierbereichs beendet ist.
Gemäß dem vorstehend beschriebenen SEPOX-Verfahren werden die auf das Substrat 1 ausgeübte Spannung und die resultie­ rende Größe des Vogelschnabels vermindert, weil Oxidations­ spannungen aufgrund einer Volumenvergrößerung auf die Poly­ siliciumpufferschicht 3 ausgeübt werden, wenn der Feldoxid­ film 5 gebildet wird. Beim derartigen SEPOX-Verfahren treten jedoch Vogelschnäbel an zwei Stellen auf, wenn die Größe des aktiven Bereichs auf das Sub-Miktrometer-Niveau oder darun­ ter vermindert wird. Demnach tritt zwischen dem Oxid-Pad- Film 2 und dem Halbleitersubstrat 1 ein Vogelschnabel auf ("a" in Fig. 1, wobei auf diesen Vogelschnabel als bodensei­ tiger Vogelschnabel Bezug genommen wird), so daß die Größe des aktiven Bereichs vermindert wird. Ein weiterer Vogel­ schnabel tritt zwischen dem Siliciumnitrid 4 und der Polysi­ liciumpufferschicht 3 auf ("b" in Fig. 2, wobei auf diesen Vogelschnabel nachfolgend als oben liegender Vogelschnabel Bezug genommen wird).
Die Erzeugung des bodenseitigen Vogelschnabels (a) wird un­ terdrückt, wenn die Dicke des Oxid-Pad-Films 2 vermindert und die Dicke der Pufferschicht 3 erhöht wird. Die Erzeugung des oben liegenden Vogelschnabels (b) kann nicht unterdrückt werden, obwohl die Dicken der vorstehend genannten Schichten erhöht sind. Wenn der oben liegende Vogelschnabel (b) in ausgeprägter Form auftritt, wie in Fig. 2 gezeigt, verbleibt die Polysiliciumschicht 3 zwischen dem oben liegenden Vogel­ schnabel (b), obwohl der Siliciumnitridfilm 4 und die Poly­ siliciumpufferschicht 3 entfernt werden, nachdem der Feld­ oxidfilm 5 ausgebildet ist (siehe "P" in Fig. 2). Der Feld­ oxidfilm 5 verliert daraufhin die Eigenschaften eines Iso­ lierbereichs.
Zum Lösen der vorstehend genannten Probleme des SEPOX-Ver­ fahrens ist im U.S. Patent Nr. 4 459 325 ein Verfahren be­ schrieben, bei dem eine verbliebene Polysiliciumpuffer­ schicht oxidiert wird, nachdem der Feldoxidfilm ausgebildet worden ist. Durch das vorstehend genannte Verfahren kann jedoch der oben liegende Vogelschnabel zwischen dem Silicum­ nitridfilm und der Polysiliciumpufferschicht nicht vollstän­ dig unterdrückt werden.
Die Aufgabe der vorliegenden Erfindung besteht deshalb dar­ in, ein Isolierverfahren für eine Halbleitervorrichtung zu schaffen, durch das der durch das SEPOX-Verfahren erzeugte, oben liegende Vogelschnabel vollständig unterdrückt werden kann.
Zur Lösung dieser Aufgabe sieht die Erfindung die Schaffung eines Isolierverfahrens für eine Halbleitervorrichtung vor, umfassend die Schritte:
  • - Ausbilden eines ersten Oxidfilms auf einem Halbleiter­ substrat,
  • - Ausbilden eines Siliciumfilms auf dem ersten Oxidfilm,
  • - Ausbilden eines Oxidationsblockierfilms auf dem Silici­ umfilm,
  • - Durchführen eines Wärmebehandlungsprozesses auf der resultierenden Struktur, auf der der Oxidations-Bloc­ kierfilm ausgebildet ist, unter einer hohen Temperatur und in einer Stickstoffatmosphäre,
  • - selektives Ätzen des Oxidationsblockierfilms zur Aus­ bildung einer Öffnung,
  • - Durchführen eines Wärmeoxidationsprozesses zur Ausbil­ dung eines thermischen Oxidationsfilms in der Öffnung und
  • - Entfernen des Oxidationsblockierfilms.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird die Hochtemperaturwärmebehandlung vorteilhaf­ terweise in der Stickstoffatmosphäre für etwa 8 Stunden bei einer hohen Temperatur von etwa 1150°C durchgeführt. Polysi­ licium oder amorphes Silicium wird als Material zur Ausbil­ dung des Siliciumfilms verwendet.
Vorteilhafterweise kann die Hochtemperaturwärmebehandlung in der Stickstoffatmosphäre durchgeführt werden, nachdem die Öffnung in dem Oxidationsblockierfilm ausgebildet worden ist.
Zur Beschleunigung der Verbindungsreaktion zwischen dem Siliciumfilm und dem Oxidationsblockierfilm kann ein Schritt zum Implantieren von Stickstoffionen auf der gesamten Ober­ fläche der resultierenden Struktur nach der Ausbildung des Oxidationsblockierfilms mit umfaßt sein.
Ein Schritt zum Nitrifizieren eines nativen Oxidfilms, der auf dem Siliciumfilm unter Verwendung einer Reaktion mit NHx-Gas bei einer Temperatur von 850°C in einer Nitridfilm- Niederschlagskammer erzeugt wird, kann vor dem Schritt zur Ausbildung des Oxidationsblockierfilms mit umfaßt sein.
Da eine Grenzfläche zwischen dem Siliciumfilm und dem Oxida­ tionsblockierfilm erfindungsgemäß aufgrund der Hochtempera­ turbehandlung stabilisiert wird, die durchgeführt wird, nachdem der Oxidationsblockierfilm ausgebildet ist, wird die Erzeugung eines oben liegenden Vogelschnabels vollständig unterdrückt, wenn der als Isolierbereich dienende thermische Oxidfilm ausgebildet ist.
Nachfolgend wird die Erfindung anhand der Zeichnung bei­ spielhaft näher erläutert; es zeigen:
Fig. 1 und 2 Querschnittsansichten zur Erläuterung eines herkömmlichen SEPOX-Verfahrens;
Fig. 3 eine Querschnittsansicht eines in Übereinstimmung mit der vorliegenden Erfindung hergestellten Iso­ lierbereichs;
Fig. 4 bis 7 Querschnittsansichten zur Erläuterung des erfindungsgemäßen Isolierverfahrens und
Fig. 8 bis 14 Querschnittsansichten zur Erläuterung des erfindungsgemäßen Verfahrens zur Herstellung eines CMOS.
Fig. 3 zeigt eine Querschnittsansicht eines in Übereinstim­ mung mit der vorliegenden Erfindung hergestellten Isolierbe­ reichs.
Im Vergleich zu dem in Fig. 2 gezeigten Isolierbereich zeigt Fig. 3, daß die Größe eines bodenseitigen Vogelschnabels c, der zwischen einem ersten Oxidfilm 24 und einem auf einem Halbleitersubstrat 10 ausgebildeten Siliciumfilm 26 vermin­ dert ist. Außerdem ist die Erzeugung eines oben liegenden Vogelschnabels zwischen dem Siliciumfilm 26 und einem oxida­ tionsblockierenden Film 28 weitgehend unterdrückt.
Die Fig. 4 bis 7 sind Querschnittsansichten zur Erläuterung eines erfindungsgemäßen Isolierverfahrens.
Fig. 4 zeigt einen Schritt zur Ausbildung eines Silicium­ films 26 und eines Oxidationsblockierfilms 28. Nach dem Ausbilden eines ersten Oxidfilms 24 einer Dicke von etwa 240Å auf einem Halbleitersubstrat 10 durch einen Wärmeoxida­ tionsprozeß, wird der Siliciumfilm 26, der als Pufferschicht zur Verminderung einer Spannung aufgrund einer Volumenaus­ dehnung dient, die hervorgerufen wird, wenn ein Feldoxidfilm in einem nachfolgenden Prozeß ausgebildet wird, auf dem ersten Oxidfilm 24 ausgebildet. Ein Material mit einer ähn­ lichen physikalischen Eigenschaft wie diejenige des das Halbleitersubstrat 10 bildenden Materials, beispielsweise Polysilicium oder amorphes Silicium wird als den Silicium­ film 26 bildendes Material verwendet. Der Siliciumfilm 26 wird mit einer Dicke von etwa 1000Å durch ein chemisches Niederdruckdampfniederschlags (LPCVD) -Verfahren ausgebildet. Außerdem kann entweder ein mit Verunreinigungen dotierter Siliciumfilm oder ein undotierter Siliciumfilm als Silici­ umfilm 26 verwendet werden. Der erste Oxidfilm 24 und der Siliciumfilm 26 werden so ausgebildet, daß eine Spannung gelockert wird, wenn ein Feldoxid in einem nachfolgenden oxidationsschritt ausgebildet wird, und diese Filme werden so ausgebildet, daß sie eine ausreichende Dicke zum Ausfüh­ ren der Rolle als Ätzblockierschicht haben. Vorzugsweise sind der erste Oxidfilm 24 mit einer Dicke von 110 bis 500Å und der Siliciumfilm 26 mit einer Dicke von 500 bis 2000Å ausgebildet.
Wenn der Siliciumfilm 26 der Luft ausgesetzt wird, wird ein natives oder natürliches Oxid aufgewachsen, so daß ein (nicht gezeigter) nativer Oxidfilm, dessen Dicke 10 bis 100Å beträgt, auf der Oberfläche des Siliciumfilms 26 vorhanden ist. Da die Diffusionsgeschwindigkeit eines Oxidationsmit­ tels (Sauerstoff) größer ist als in Polysilicium oder in Siliciumnitrit wird in einem derartigen nativen Oxidfilm das Vorhandensein des nativen Oxidfilms zu einem Faktor, der die Größe des oben liegenden Vogelschnabels ("d" in Fig. 3) er­ höht. Deshalb wird der native Oxidfilm, der auf dem Silici­ umfilm 26 vorhanden ist, unter der Verwendung einer Reaktion mit NHx-Gas nitrifiziert, indem bei einer Temperatur von 850°C in der Nitridniederschlagkammer ein Wärmbehandlungs­ prozeß so ausgeführt wird, daß das native Oxid in einen Siliciumoxynitridfilm mit einer Siliciumoxynitrid(SiNO)- Struktur umgewandelt wird. In dem Siliciumoxynitridfilm ist die Diffusionsgeschwindigkeit des Oxidationsmittels ähnlich derjenigen in dem Siliciumnitridfilm. Wie vorstehend er­ wähnt, wird der native Oxidfilm in den Siliciumoxynitridfilm so umgewandelt, daß die Diffusionsgeschwindigkeit des Oxida­ tionsmittels vermindert wird, wodurch die Erzeugung des oben liegenden Vogelschnabels unterdrückt wird.
Daraufhin wird auf dem Siliciumfilm 26 ein Siliciumnitrid mit einer Dicke von etwa 1500Å durch ein LPCVD-Verfahren niedergeschlagen, wodurch ein Oxidationsblockierfilm 28 gebildet wird. Der Oxidationsblockierfilm 28 sollte bis zu einer Dicke ausgebildet werden, welche den Vogelschnabel minimieren, und welche die Spannung lockern kann, und vor­ zugsweise sollte dieser Film auf eine Dicke von 1000 bis 3900Å ausgebildet werden. Daraufhin wird auf den resultie­ renden Film ein acht Stunden dauernder Wärmebehandlungspro­ zeß ausgeübt, wobei ein Oxidationsblockierfilm 28 bei einer hohen Temperatur von 1150°C in einer Stickstoffatmosphäre ausgebildet wird. Wenn der Wärmebehandlungsprozeß wie vor­ stehend ausgeführt durchgeführt wird, wird eine Grenzschicht zwischen dem Oxidationsblockierfilm 28 und dem Siliciumfilm 26 stabilisiert, und die Korngröße des Siliciumfilms 26 wird erhöht. Dadurch wird das Phänomen einer Voraboxidation be­ seitigt, das entlang der Korngrenze in einem nachfolgenden Oxidationsschritt auftritt, so daß die Grenzfläche, an der der Siliciumfilm 26 oxidiert wird, eine klare Definition erfährt. Deshalb wird die Erzeugung des in Fig. 3 gezeigten, oben liegenden Vogelschnabels d vollständig unterdrückt. Um eine Bindungsreaktion zwischen dem Siliciumfilm 26 und dem Oxidationsblockierfilm 28 zusätzlich zu aktivieren, können Stickstoffionen andererseits auf der gesamten Oberfläche der resultierenden Struktur implantiert werden, nachdem der Oxidationsblockierfilm 28 ausgebildet ist. Zu diesem Zeit­ punkt sollte in der Grenzfläche zwischen dem Oxidations­ blockierfilm 28 und dem Siliciumfilm 26 eine Höchstmenge der Stickstoffionen vorhanden sein.
Fig. 5 zeigt einen Schritt zur Ausbildung einer Öffnung h. Nach dem Überziehen des Oxidationsblockierfilms 28 mit einem Photoresist- oder einem Photoschutzlack, wird der Photore­ sist belichtet und entwickelt, wodurch auf dem aktiven Be­ reich ein (nicht gezeigtes) Photoresistmuster gebildet wird. Daraufhin wird der Oxidationsblockierfilm 28 durch ein reak­ tives Ionenätz(RIE)-Verfahren unter Verwendung des Photore­ sistmusters als Ätzmaske geätzt, wodurch die Öffnung h ge­ bildet wird. Die Öffnung h legt einen Isolierbereich fest und legt einen Bereich des Siliciumfilms 26 frei. Daraufhin wird das Photoresistmuster entfernt.
Fig. 6 zeigt einen Schritt zur Ausbildung eines Feldoxid­ films 30. Durch Ausführen eines Wärmeoxidationsprozesses auf der resultierenden Struktur, in der die Öffnung ausgebildet ist, werden der Bereich des Siliciumfilms, der durch die Öffnung freigelegt ist, und die Oberfläche des Halbleiter­ substrats des Öffnungsbereichs selektiv oxidiert. Dadurch wird der Oxidationsfilm 30 mit einer Dicke von etwa 4000 Å ausgebildet.
Fig. 7 zeigt einen Schritt zur Vervollständigung eines Pro­ zesses zum Ausbilden des Isolierbereichs durch Entfernen der Oxidationsblockierschicht 28 und des Siliciumfilms 26.
In Übereinstimmung mit dem vorstehend beschriebenen erfin­ dungsgemäßen Isolierverfahren tritt das Phänomen, bei dem der Siliciumfilm verbleibt, wenn der Prozeß zum Ausbilden des Isolierbereichs vervollständigt ist, nicht auf, da die Erzeugung des oben liegenden Vogelschnabels d zwischen dein Oxidationsblockierfilm und dem Siliciumfilm vollständig unterdrückt wird (wie in Fig. 3 gezeigt). Die Isolations­ eigenschaften können deshalb dadurch sichergestellt werden.
Die Ionenimplantation zur Ausbildung einer Kanalstopschicht, die die elektrische Isolierung zwischen den Elementen er­ höht, kann ausgeführt werden, nachdem die Öffnung von Fig. 5 ausgebildet worden ist, oder nachdem der Feldoxidfilm von Fig. 6 gebildet ist.
Außerdem kann der Schritt zum Ausführen einer Hochtempera­ turwärmebehandlung in der Stickstoffatmosphäre, wie anhand von Fig. 4 beschrieben, durchgeführt werden, nachdem die Öffnung von Fig. 5 ausgebildet worden ist.
Die Fig. 8 bis 14 zeigen Querschnittsansichten zur Erläute­ rung des erfindungsgemäßen Verfahrens zur Herstellung eines CMOS.
Nach dem Ausbilden eines Oxid-Trag- oder Oxid-Pad-Films 12 mit einer Dicke von etwa 200Å auf dem Halbleitersubstrat 10 eines ersten Leitfähigkeitstyps, z. B. eines P-Typs, durch einen Wärmeoxidationsprozeß, wird ein Nitridfilm 14 mit einer Dicke von etwa 2000Å auf dem Oxid-Pad-Film 12 durch ein LPCVD-Verfahren ausgebildet, wie in Fig. 8 geneigt.
Wie in Fig. 9 gezeigt, wird nach dem Beschichten des Nitrid­ films 14 mit einem Photoresist der Photoresist belichtet und entwickelt, wodurch ein (nicht gezeigtes) Photoresistmuster zur Bildung einer N-Quelle einer zweiten Leitfähigkeit aus­ gebildet wird. Daraufhin wird der Nitridfilm 14 durch ein RIE-Verfahren unter Verwendung des Photoresistmusters als Ätzmaske geätzt, wodurch ein Nitridfilmmuster 14a gebildet wird. Daraufhin werden Verunreinigungsionen vom N-Typ auf der gesamten Oberfläche der resultierenden Struktur implan­ tiert, in der das Nitridfilmmuster 14a ausgebildet ist.
Wie in Fig. 10 gezeigt, wird die Oberfläche des Halbleiter­ substrats 10, die durch das Nitridfilmmuster 14a belichtet wird, durch einen Wärmeoxidationsprozeß oxidiert, wodurch eine Oxidschicht 20 ausgebildet wird. Daraufhin werden, nachdem das Nitridfilmmuster 14a entfernt worden ist, Ver­ unreinigungsionen vom P-Typ auf die gesamte Oberfläche des Halbleitersubstrats 10 implantiert, in dem die Oxidschicht 20 ausgebildet ist.
Wie in Fig. 11 gezeigt, wird auf der gesamten Oberfläche des Halbleitersubstrats 10 ein acht Stunden dauernder Wärmebe­ handlungsprozeß durchgeführt, wodurch eine N-Quelle 18 und eine P-Quelle (nicht gezeigt) ausgebildet werden. Daraufhin wird nach dem Entfernen der Oxidschicht 20 ein erster Oxid­ film 24 mit einer Dicke von etwa 240Å durch einen Wärmeoxi­ dationsprozeß auf dem Halbleitersubstrat 10 ausgebildet, in dem die N-Quelle und die P-Quelle ausgebildet sind. Darauf­ hin werden ein Siliciumfilm 26 und ein Oxidationsblockier­ film 28 auf dem ersten Oxidfilm 24 bis zu einer Dicke von jeweils 1000Å und 1500Å durch ein LPCVD-Verfahren ausgebil­ det.
Wie in Fig. 12 gezeigt, wird auf der resultierenden Struk­ tur, in der der Oxidationsblockierfilm 28 ausgebildet ist, ein Wärmebehandlungsprozeß für 8 Stunden bei einer Tempera­ tur von 1150°C in einer Stickstoffatmosphäre durchgeführt. Daraufhin wird nach Beschichten des Oxidationsblockierfilms 28 mit einem Photoresist der Photoresist belichtet und ent­ wickelt, wodurch auf einem aktiven Bereich ein (nicht ge­ zeigtes) Photoresistmuster ausgebildet wird. Daraufhin wird der Oxidationsblockierfilm 28 durch ein RIE-Verfahren unter Verwendung des Photoresistmusters als Ätzmaske geätzt, wo­ durch eine Öffnung h ausgebildet wird.
Wie in Fig. 13 gezeigt, werden ein Bereich des durch die Öffnung freigelegten Siliciumfilms 26 und die Oberfläche des Halbleitersubstrats des Öffnungsbereichs durch einen Wärme­ oxidationsprozeß selektiv oxidiert, wodurch ein Feldoxidfilm 30 ausgebildet wird.
Wie in Fig. 14 gezeigt, werden der Oxidationsblockierfilm 28 und der Siliciumfilm 26 entfernt, wodurch der Prozeß zur Ausbildung eines Isolierbereichs in einem Doppelquellenpro­ zeß vervollständigt wird.
Gemäß der vorliegenden Erfindung wird die Grenzschicht zwi­ schen dem Siliciumfilm und dem Oxidationsblockierfilm durch einen Hochtemperaturbehandlungsprozeß stabilisiert, der durchgeführt wird, nachdem der Oxidationsblockierfilm ausge­ bildet ist. Außerdem wird gemäß dem vorstehend genannten Hochtemperatur-Wärmebehandlungsprozeß die Korngröße des Siliciumfilms erhöht, so daß das Phänomen einer Voraboxida­ tion, das entlang der Korngrenze während des Feldoxidations­ prozesses auftritt, unterdrückt wird. Dadurch wird die Grenzfläche, wo der Siliciumfilm 26 oxidiert wird, klar definiert.
Deshalb wird der oben gelegene Vogelschnabel zwischen dein Oxidationsblockierfilm und dem Siliciumfilm, der beim her­ kömmlichen SEPOX-Verfahren auftritt, vollständig unter­ drückt, so daß die Größe des Isolierbereichs auf. Ein Sub- Mikrometer-Niveau abgesenkt werden kann. Außerdem werden stabile oder dauerhafte Isoliereigenschaften sichergestellt.
Dem Fachmann erschließen sich aus der vorstehenden Beschrei­ bung einer bevorzugten Ausführungsform der Erfindung eine Vielzahl von Änderungen und Modifikationen, ohne daß vom Kern und Umfang der Erfindung abgewichen wird.

Claims (3)

1. Isolierverfahren für eine Halbleitervorrichtung, um­ fassend die Schritte:
  • - Ausbilden eines ersten Oxidfilms (24) auf einem Halbleitersubstrat (10),
  • - Ausbilden eines Siliciumfilms (26) auf dem ersten Oxidfilm (24),
  • - Ausbilden eines Oxidationsblockierfilms (28) auf dem Siliciumfilm (26),
  • - Durchführen eines Wärmebehandlungsprozesses auf der resultierenden Struktur, auf der der Oxida­ tionsblockierfilm ausgebildet ist, unter einer hohen Temperatur und in einer Stickstoffatmosphä­ re,
  • - selektives Ätzen des Oxidationsblockierfilms (28) zur Ausbildung einer Öffnung (h),
  • - Durchführen eines Wärmeoxidationsprozesses zur Ausbildung eines thermischen Oxidationsfilms (30) in der Öffnung (h) und
  • - Entfernen des Oxidationsblockierfilms (28).
2. Isolierverfahren für eine Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Wärmebe­ handlungsschritt nach der Ausbildung der Öffnung (h) in dem Oxidationsblockierfilm (28) durchgeführt wird.
3. Isolierverfahren für eine Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schritt zur Ausbildung des Oxidationsblockierfilms (28) außerdem einen Schritt zum Implantieren von Stickstoff­ ionen auf der gesamten Oberfläche der resultierenden Struktur zur Beschleunigung der Verbindungsreaktion zwischen dem Siliciumfilm (26) und dem Oxidations­ blockierfilm (28) umfaßt.
DE4422957A 1993-10-25 1994-06-30 Isolierverfahren für eine Halbleitervorrichtung Expired - Lifetime DE4422957B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930022236A KR970003893B1 (ko) 1993-10-25 1993-10-25 반도체 장치의 소자 분리 방법
KR93-22236 1993-10-25

Publications (2)

Publication Number Publication Date
DE4422957A1 true DE4422957A1 (de) 1995-04-27
DE4422957B4 DE4422957B4 (de) 2006-10-12

Family

ID=19366513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4422957A Expired - Lifetime DE4422957B4 (de) 1993-10-25 1994-06-30 Isolierverfahren für eine Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US5447885A (de)
JP (1) JP3521963B2 (de)
KR (1) KR970003893B1 (de)
DE (1) DE4422957B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525580A1 (de) * 1994-07-13 1996-01-25 Nippon Telegraph & Telephone Verfahren zur Bildung eines Elementisolationsbereichs
DE19625404B4 (de) * 1995-06-28 2005-12-29 Hyundai Electronics Industries Co., Ltd., Ichon Verfahren zur Herstellung einer Feldoxidschicht in einer Halbleitervorrichtung

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136518B1 (en) * 1994-04-01 1998-04-24 Hyundai Electroncis Ind Co Ltd Method for forming a field oxide layer
US5523255A (en) * 1994-05-31 1996-06-04 Samsung Electronics Co., Ltd. Method for forming a device isolation film of a semiconductor device
JPH08316223A (ja) * 1995-05-16 1996-11-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH098020A (ja) * 1995-06-19 1997-01-10 Nippon Precision Circuits Kk 半導体装置の製造方法
KR0176155B1 (ko) * 1995-06-22 1999-04-15 김광호 반도체 장치의 소자분리 방법
DE19535150A1 (de) * 1995-09-21 1997-03-27 Mosel Vitelic Inc Verfahren zur Herstellung eines integrierten Halbleiterkreises
US5747357A (en) 1995-09-27 1998-05-05 Mosel Vitelic, Inc. Modified poly-buffered isolation
US5994203A (en) * 1996-02-28 1999-11-30 Micron Technology, Inc. Process for stress reduction in silicon during field isolation
KR100399972B1 (ko) * 1996-06-28 2003-12-24 주식회사 하이닉스반도체 반도체장치의소자분리막형성방법
US5726091A (en) * 1996-08-29 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
US5972746A (en) * 1996-10-08 1999-10-26 Mosel Vitelic, Inc. Method for manufacturing semiconductor devices using double-charged implantation
JPH10125773A (ja) * 1996-10-21 1998-05-15 Nec Corp 半導体装置の製造方法
US5972777A (en) * 1997-07-23 1999-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming isolation by nitrogen implant to reduce bird's beak
TW358236B (en) * 1997-12-19 1999-05-11 Nanya Technology Corp Improved local silicon oxidization method in the manufacture of semiconductor isolation
JPH11214384A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
US6228733B1 (en) * 1999-09-23 2001-05-08 Industrial Technology Research Institute Non-selective epitaxial depostion technology
KR100791779B1 (ko) * 2002-12-30 2008-01-03 동부일렉트로닉스 주식회사 반도체 장치의 소자 분리방법
US20090004812A1 (en) * 2007-06-29 2009-01-01 Lee Yung Chung Method for producing shallow trench isolation
US8835261B2 (en) * 2011-03-14 2014-09-16 International Business Machines Corporation Field effect transistor structure and method of forming same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197385A (en) * 1975-02-21 1976-08-26 Handotaisochino seizohoho
JPS5790960A (en) * 1980-11-27 1982-06-05 Toshiba Corp Manufacture of semiconductor device
JPS57153429A (en) * 1981-03-17 1982-09-22 Nec Corp Manufacture of semiconductor device
US4407696A (en) * 1982-12-27 1983-10-04 Mostek Corporation Fabrication of isolation oxidation for MOS circuit
US4900396A (en) * 1987-08-19 1990-02-13 Agency Of Industrial Science And Technology Method of forming modified layer and pattern
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
US5192707A (en) * 1991-07-31 1993-03-09 Sgs-Thomson Microelectronics, Inc. Method of forming isolated regions of oxide
US5260229A (en) * 1991-08-30 1993-11-09 Sgs-Thomson Microelectronics, Inc. Method of forming isolated regions of oxide
US5338750A (en) * 1992-11-27 1994-08-16 Industrial Technology Research Institute Fabrication method to produce pit-free polysilicon buffer local oxidation isolation
US5236862A (en) * 1992-12-03 1993-08-17 Motorola, Inc. Method of forming oxide isolation
KR960011861B1 (ko) * 1993-06-10 1996-09-03 삼성전자 주식회사 반도체장치의 소자 분리 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525580A1 (de) * 1994-07-13 1996-01-25 Nippon Telegraph & Telephone Verfahren zur Bildung eines Elementisolationsbereichs
DE19525580C2 (de) * 1994-07-13 2001-12-06 Nippon Telegraph & Telephone Verfahren zur Bildung eines Elementisolationsbereichs mit einer die Kristallisation von Silizium unterdrückenden dotierten Siliziumschicht
DE19625404B4 (de) * 1995-06-28 2005-12-29 Hyundai Electronics Industries Co., Ltd., Ichon Verfahren zur Herstellung einer Feldoxidschicht in einer Halbleitervorrichtung

Also Published As

Publication number Publication date
JP3521963B2 (ja) 2004-04-26
KR970003893B1 (ko) 1997-03-22
KR950012683A (ko) 1995-05-16
DE4422957B4 (de) 2006-10-12
JPH07130726A (ja) 1995-05-19
US5447885A (en) 1995-09-05

Similar Documents

Publication Publication Date Title
DE4422957A1 (de) Isolierverfahren für eine Halbleitervorrichtung
DE10134484B4 (de) Verfahren zur Verhinderung eines Biegens von Halbleiterschichten und anhand des Verfahrens hergestellte Halbleitervorrichtung
DE69231702T2 (de) Verfahren zur Herstellung von Isolationszonen aus Oxid
DE60130205T2 (de) Implantierungsverfahren unter verwendung substöchiometrischer sauerstoffdosen bei verschiedenen energien
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE19748501A1 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur und eine Grabenelementtrennstruktur
DE2615754C2 (de)
DE4212503A1 (de) Halbleiterbaustein und verfahren zu seiner herstellung
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE3524274A1 (de) Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat
DE4441542A1 (de) Halbleitervorrichtung mit einer SOI-Struktur und Verfahren zu deren Herstellung
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE19518133C2 (de) Verfahren zur Herstellung einer Gateelektrode für eine EEPROM-Halbleitervorrichtung
DE69224730T2 (de) Seitenwand-Abstandsstruktur für Feldeffekttransistor
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE19603450A1 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE4128211A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3133548C2 (de)
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19716687A1 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE19549155C2 (de) Verfahren zum Isolieren von Halbleitereinrichtungen in einem Siliziumsubstrat
DE4447148C2 (de) Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung
DE19625404B4 (de) Verfahren zur Herstellung einer Feldoxidschicht in einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MOSAID TECHNOLOGIES INCORPORATED, OTTOWA, CA

R081 Change of applicant/patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT IN, CA

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR

Effective date: 20110411

R071 Expiry of right
R071 Expiry of right
R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R081 Change of applicant/patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT IN, CA

Free format text: FORMER OWNER: MOSAID TECHNOLOGIES INCORPORATED, OTTOWA, CA

Effective date: 20141120

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

Effective date: 20141120