DE19716687A1 - Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung - Google Patents
Verfahren zur Bildung eines Elementisolierfilms einer HalbleitervorrichtungInfo
- Publication number
- DE19716687A1 DE19716687A1 DE19716687A DE19716687A DE19716687A1 DE 19716687 A1 DE19716687 A1 DE 19716687A1 DE 19716687 A DE19716687 A DE 19716687A DE 19716687 A DE19716687 A DE 19716687A DE 19716687 A1 DE19716687 A1 DE 19716687A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- hole
- nitride film
- oxide film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 90
- 239000004065 semiconductor Substances 0.000 title claims description 80
- 150000004767 nitrides Chemical class 0.000 claims description 104
- 239000000758 substrate Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 35
- 125000006850 spacer group Chemical group 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 22
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 2
- 230000008569 process Effects 0.000 description 29
- 238000009413 insulation Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 241000293849 Cordylanthus Species 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 210000003323 beak Anatomy 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241000153282 Theope Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel
lung von Halbleitervorrichtungen, und insbesondere ein Verfah
ren zur Bildung eines Elementisolierfilms, der zur Herstellung
hochintegrierter Halbleitervorrichtungen geeignet ist.
Typischerweise ist eine Halbleitervorrichtung mit aktiven Be
reichen definiert, auf denen individuelle Elemente gebildet
werden, und mit Elementisolierbereichen, die jeweils zur Iso
lierung benachbarter aktiver Bereiche voneinander dienen.
Elementisolierbereiche solch einer Halbleitervorrichtung iso
lieren elektrisch und strukturell individuelle Elemente, wel
che die Halbleitervorrichtung bilden, voneinander, so daß die
se Elemente vorgegebene Funktionen ausführen können, ohne
durch dazu benachbarte Elemente beeinflußt zu werden.
Um eine hochintegrierte Halbleitervorrichtung zu erhalten, ist
es notwendig, nicht nur die Größe der Elemente, welche die
Halbleitervorrichtung bilden, zu reduzieren, sondern ebenfalls
die Breite und die Fläche der Elementisolierbereiche zu redu
zieren, nämlich die Breite und die Fläche eines Elementiso
lier-Isolationsfilms.
In dieser Hinsicht sind Elementisoliertechniken Techniken,
welche die Speicherzellengröße bestimmen.
Elementisoliertechniken in einer frühen Entwicklungsstufe sind
diejenigen, welche ein Übergangsisolierverfahren für die Her
stellung bipolarer integrierter Vorrichtungen verwenden.
Derzeit sind Elementisoliertechniken diejenigen, welche ein
Verfahren mit lokaler Oxidation von Silizium (LOCOS) verwen
den, das ein Isolator-Isolierverfahren ist, sowie diejenigen,
die ein Grabenverfahren benutzen, welches ein Isolator-Ein
senkverfahren ist, und zwar zur Herstellung von MOS ICs, näm
lich LSIs und VLSIs.
Das LOCOS-Verfahren dient zur Isolierung benachbarter Elemente
durch Ausbilden eines dicken, Element-isolierenden Isolations
films zwischen den benachbarten aktiven Bereichen, welche auf
einem Halbleitersubstrat definiert sind, und zwar unter Benut
zung eines Isolationsfilms, wie z. B. eines Siliziumnitrid
films, als Maske.
Ein übliches Verfahren zum Bilden eines Elementisolierfilms
einer Halbleitervorrichtung in Übereinstimmung mit dem
LOCOS-Verfahren wird in Zusammenhang mit den Fig. 1 bis 4 be
schrieben.
Die Fig. 1 bis 4 sind Querschnittsansichten und illustrie
ren jeweils sequentielle Schritte des Verfahrens zum Bilden
eines Elementisolierfilms in Übereinstimmung mit dem
LOCOS-Verfahren.
In Übereinstimmung mit diesem Verfahren werden zunächst ein
Polsteroxidfilm 3 und ein Nitridfilm 5 mit erwünschten Dicken
über einem Halbleitersubstrat 1 auf sequentielle Art und Weise
gebildet, wie in Fig. 1 gezeigt.
Ein Photolackfilmmuster 7 wird dann auf dem Nitridfilm 5 ge
bildet, um einen Elementisolierbereich zu definieren.
Daraufhin werden der Nitridfilm 5 und der Polsteroxidfilm 3
unter Benutzung des Photolackfilmmusters 7 als Maske geätzt,
wie in Fig. 2 gezeigt. Das Photolackfilmmuster 7 wird dann
entfernt, um so ein Kontaktloch 9 zum Freilegen eines Ab
schnitts des Halbleitersubstrats 1 entsprechend einem Feldbe
reich zu bilden, auf dem ein Elementisolier-Isolationsfilm ge
bildet wird.
Die resultierende Struktur wird dann einem thermischen Oxida
tionsprozeß unterworfen, nämlich einem Feldoxidationsprozeß.
D.h., ein thermischer Oxidfilm 11 wird auf dem Abschnitt des
Halbleitersubstrats 1, der durch das Kontaktloch 9 freigelegt
ist, gebildet, wie in Fig. 3 gezeigt.
Dabei wird der Nitridfilm 5 teilweise an seinen Rändern auf
grund des Wachstums des thermischen Oxidfilms 11 angehoben.
Darauffolgend werden der Nitridfilm 5 und der Polsteroxidfilm
3 vollständig entfernt. Somit wird ein Elementisolier-Isola
tionsfilm 13 gebildet, wie in Fig. 4 gezeigt.
Mit Bezug auf Fig. 4 kann man sehen, daß der
Elementisolier-Isolationsfilm 13 längliche Vogelschnäbel A an seinen Rändern
aufweist.
Jedoch weist das obenerwähnte Bildungsverfahren für einen Ele
mentisolierfilm folgende Probleme auf.
In Übereinstimmung mit dem oben erwähnten üblichen Verfahren
weist der Abschnitt des Elementisolier-Isolationsfilms, der in
dem Halbleitersubstrat versenkt ist, ein Volumenverhältnis
(Dickenverhältnis) von nur etwa 50% auf. Dies resultiert in
einer geringen Punch-through- bzw. Durchgriffsspannung und ei
ner verschlechterten Ebenheit. Daraus resultierend gibt es
Schwierigkeiten bei der Durchführung folgender Prozesse.
In Übereinstimmung mit dem üblichen Verfahren tritt ein Vogel
schnabel-Phänomen beim thermischen Oxidationsprozeß auf. D.h.,
der Randabschnitt des Elementisolier-Isolationsfilms dringt in
aktive Bereiche ein. Dies resultiert in einer Reduzierung der
Fläche der aktiven Bereiche. Daraus resultierend ist es
schwierig, eine hohe Integration der Halbleitervorrichtung zu
erzielen.
Wenn ein Kanalstopper durch Injizieren von Ionen zwischen be
nachbarten Elementisolier-Isolationsfilmen gebildet wird, um
eine Reduzierung der Punch-through-Spannung zwischen benach
barten aktiven Bereichen zu verhindern, tritt ein Anstieg des
Übergangsleckstroms auf. Dies resultiert in einer Reduzierung
der Kanalbreite. Demzufolge gibt es eine Verschlechterung der
elektrischen Eigenschaften und der Zuverlässigkeit der Halb
leitervorrichtung.
In Übereinstimmung mit dem üblichen Verfahren steht der Ele
mentisolier-Isolationsfilm vom Halbleitersubstrat vor und bil
det dadurch Stufen. Daraus resultierend tritt eine unregelmä
ßige Reflexion von Licht bei einem folgenden Lithographiepro
zeß auf, um so ein Kerbenphänomen zu erzeugen. D.h., ein
schlechtes Muster wird gebildet, da das Muster teilweise ver
loren geht. Dies resultiert in einer Verschlechterung der Ope
rationscharakteristik und der Zuverlässigkeit der Halbleiter
vorrichtung. Demzufolge ist die Prozeßausbeute reduziert.
Eine Aufgabe der vorliegenden Erfindung besteht in der Besei
tigung der oben erwähnten Probleme beim Stand der Technik und
in der Bereitstellung eines Verfahrens zum Bilden eines Ele
mentisolierfilms einer Halbleitervorrichtung, welche in der
Lage ist, eine Reduzierung der Topologie und eine Reduzierung
des Auftretens des Vogelschnabel-Phänomens zu erzielen, so daß
folgende Prozesse zur Herstellung hochintegrierter Halbleiter
vorrichtungen leicht ausgeführt werden können.
Eine weitere Aufgabe der vorliegenden Erfindung besteht in der
Angabe eines Verfahrens zum Bilden eines Elementisolierfilms
einer Halbleitervorrichtung, welches in der Lage ist, eine
vollständige Isolierung von Elementen der Halbleitervorrich
tung zu erzielen und so die elektrische Charakteristik, die
Betriebscharakteristik, die Zuverlässigkeit und die Ausbeute
der Halbleitervorrichtung zu verbessern.
In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung
ist ein Verfahren zum Bilden eines Elementisolierfilms einer
Halbleitervorrichtung geschaffen, welches folgende Schritte
aufweist: Bereitstellen eines Halbleitersubstrats; sequentiel
les Bilden eines Polsteroxidfilms und eines ersten Nitridfilms
über dem Halbleitersubstrat; Überätzen des ersten Nitridfilms
und des Polsteroxidfilms unter Benutzung einer Elementisolier
maske, um so ein erstes Loch im Halbleitersubstrat zu bilden;
Reinigen der gesamten oberen Oberfläche der resultierenden
Struktur unter Benutzung einer Ätzlösung; Bilden von Abstands
haltern aus einem zweiten Nitridfilm auf den Seitenwänden des
selektiv geätzten ersten Nitridfilms, und Polsteroxidfilms und
ersten Lochs; Bilden eines zweiten Lochs im ersten Loch des
Halbleitersubstrats unter Benutzung des ersten Nitridfilms und
der Abstandshalter aus dem zweiten Nitridfilm als Maske; ther
misches Oxidieren der Oberfläche des zweiten Lochs, um so ei
nen thermischen Oxidfilm zu bilden; und Entfernen des ersten
Nitridfilms, Polsteroxidfilms und der Abstandshalter aus dem
zweiten Nitridfilm, um einen Elementisolierfilm zu bilden.
In Übereinstimmung mit einem weiteren Aspekt der vorliegenden
Erfindung ist ein Verfahren zur Bildung eines Elementisolier
films einer Halbleitervorrichtung geschaffen, welches folgende
Schritte aufweist: Bereitstellen eines Halbleitersubstrats;
sequentielles Bilden eines Polsteroxidfilms, eines ersten Ni
tridfilms und eines Antireflexionsfilms über dem Halbleiter
substrat; Überätzen des ersten Nitridfilms und des Polster
oxidfilms unter Benutzung einer Elementisoliermaske, um so ein
erstes Loch, ein erstes Nitridfilmmuster, ein Antireflexions
filmmuster und ein Polsteroxidfilmmuster zu bilden; Reinigen
der gesamten oberen Oberfläche der resultierenden Struktur un
ter Benutzung einer Ätzlösung; Bilden von Abstandshaltern aus
einem zweiten Nitridfilm auf Seitenwänden des ersten Nitrid
filmmusters, Antireflexionsfilmmusters, Polsteroxidfilmmusters
und ersten Lochs; selektives Ätzen des Halbleitersubstrats un
ter Benutzung des ersten Nitridfilmmusters und der Abstands
halter aus dem zweiten Nitridfilm als Maske, um so ein zweites
Loch im ersten Loch zu bilden; thermisches Oxidieren der Ober
fläche des zweiten Lochs, um so einen thermischen Oxidfilm zu
bilden; und Entfernen des ersten Nitridfilmmusters, des Anti
reflexionsfilmmusters, der Abstandshalter aus dem zweiten Ni
tridfilm und des Polsteroxidfilms, um so einen Elementisolier
film zu bilden.
In Übereinstimmung mit einem weiteren Aspekt schafft die vor
liegende Erfindung ein Verfahren zum Bilden eines Elementiso
lierfilms einer Halbleitervorrichtung mit folgenden Schritten:
Bereitstellen eines Halbleitersubstrats; sequentielles Bilden
eines Polsteroxidfilms, eines ersten Nitridfilms und eines An
tireflexionsfilms über dem Halbleitersubstrat; Überätzen des
ersten Nitridfilms und des Polsteroxidfilms unter Benutzung
einer Elementisoliermaske, um so ein erstes Nitridfilmmuster,
ein Antireflexionsfilmmuster und ein Polsteroxidfilmmuster zu
bilden und um ein erstes Loch in dem Halbleitersubstrat zu
bilden; Reinigen der gesamten oberen Oberfläche der resultie
renden Struktur unter Benutzung einer Ätzlösung; Bilden von
Abstandshaltern aus einem zweiten Nitridfilm auf den Seiten
wänden des ersten Nitridfilmmusters, Antireflexionsfilmmu
sters, Polsteroxidfilmmusters und ersten Lochs; thermisches
Oxidieren der Oberfläche des ersten Lochs, um so einen ersten
thermischen Oxidfilm zu bilden; Entfernen des ersten thermi
schen Oxidfilms, um so ein zweites Loch im Halbleitersubstrat
zu bilden; thermisches Oxidieren der Oberfläche des zweiten
Lochs, um so einen zweiten thermischen Oxidfilm zu bilden; und
Entfernen des ersten Nitridfilmmusters, des Antireflexions
filmmusters, der Abstandshalter aus dem zweiten Nitridfilm und
des Polsteroxidfilms, um so einen Elementisolierfilm zu bil
den.
Weitere Aufgaben und Aspekte der vorliegenden Erfindung werden
aus der folgenden Beschreibung der Ausführungsformen mit Bezug
auf die begleitenden Zeichnungen klar erscheinen.
Es zeigen:
Fig. 1 bis 4 Querschnittsansichten jeweils zum Illustrieren
sequentieller Schritte eines üblichen Verfah
rens zum Bilden eines Elementisolierfilms einer
Halbleitervorrichtung;
Fig. 5 bis 10 Querschnittsansichten jeweils zum Illustrieren
sequentieller Schritte eines Verfahrens zum
Bilden eines Elementisolier-Isolationsfilms ei
ner Halbleitervorrichtung in Übereinstimmung
mit einer ersten Ausführungsform der vorlie
gende Erfindung;
Fig. 11 eine Querschnittsansicht zum Illustrieren eines
Verfahrens zum Bilden eines Elementisolier-Isolationsfilms
einer Halbleitervorrichtung in
Übereinstimmung mit einer zweiten Ausführungs
form der vorliegenden Erfindung;
Fig. 12 eine Querschnittsansicht zum Illustrieren eines
Verfahrens zum Bilden eines Elementisolier-Isolationsfilms
einer Halbleitervorrichtung in
Übereinstimmung mit einer dritten Ausführungs
form der vorliegenden Erfindung;
Fig. 13 und 14 Querschnittsansichten jeweils zum Illustrieren
eines Verfahrens zum Bilden eines Elementiso
lier-Isolationsfilms einer Halbleitervorrich
tung in Übereinstimmung mit einer vierten Aus
führungsform der vorliegenden Erfindung;
Fig. 15 eine vergrößerte Querschnittsansicht des Ab
schnitts "B" von Fig. 7, wobei kein Reinigungs
schritt für die Struktur von Fig. 6 ausgeführt
wird;
Fig. 16 eine vergrößerte Querschnittsansicht des Ab
schnitts "B" von Fig. 7, wobei ein Reinigungs
schritt für die Struktur von Fig. 6 in Überein
stimmung mit der vorliegenden Erfindung ausge
führt wird;
Fig. 17 eine ebene Ansicht zum Illustrieren eines Ele
mentisolier-Isolationsfilms, welcher Defekte an
seinen Abschnitten aufweist, die jeweils den
Rändern aktiver Bereiche entsprechen, und zwar
aufgrund der Benutzung des Prozesses von Fig.
16;
Fig. 18 eine Querschnittsansicht, aufgenommen entlang
der Linie I-I von Fig. 17; und
Fig. 19 eine vergrößerte Querschnittsansicht des Ab
schnitts "C" von Fig. 8.
Fig. 5 bis 10 illustrieren sequentielle Schritte eines Verfah
rens zum Bilden eines Elementisolier-Isolationsfilms einer
Halbleitervorrichtung in Übereinstimmung mit einer ersten Aus
führungsform der vorliegenden Erfindung.
In Übereinstimmung mit diesem Verfahren werden ein Polster
oxidfilm 23 und ein erster Nitridfilm 25 zuerst über einem
Halbleitersubstrat 21 auf sequentielle Art und Weise gebildet,
wie in Fig. 5 gezeigt ist. Ein Photolackfilmmuster 27 wird
dann auf dem ersten Nitridfilm 25 gebildet. Der Polsteroxid
film 23 weist eine Dicke von etwa 30 bis 150 Å auf. Der erste
Nitridfilm 25 weist eine Dicke von etwa 1.500 bis 6.000 Å auf,
wenn man berücksichtigt, daß er in einem folgenden anisotropen
Ätzprozeß zum Bilden von Isolationsfilm-Abstandshaltern über
ätzt wird.
Darauf werden der erste Nitridfilm 25 und der Polsteroxidfilm
23 unter Benutzung des Photolackfilmmusters 27 als Maske se
quentiell überätzt, wie in Fig. 6 gezeigt. Daraus resultierend
werden ein erstes Nitridfilmmuster 25a und ein Polsteroxid
filmmuster 23a gebildet.
Beim Überätzprozeß wird das Halbleitersubstrat 21 ebenfalls
auf eine Dicke von etwa 50 bis 150 Å geätzt, um so ein erstes
Loch 29 im Halbleitersubstrat 11 zu bilden. Das Photolackfilm
muster 27 wird dann entfernt. Dabei wird ein Ätzrückstand
(nicht gezeigt) im ersten Loch 29 zurückgelassen.
Unter Benutzung von auf Flußsäure basierender Ätzlösung wird
die freigelegte Oberfläche des Halbleitersubstrat 21 dann etwa
10 bis 100 Sekunden lang gereinigt, um so Abstandshalter 31
aus dem zweiten Nitridfilm auf den Seitenwänden des ersten Ni
tridfilmmusters 25a und Polsteroxidfilmmusters 23a und ersten
Lochs 29, wie in Fig. 7 gezeigt, zu bilden.
Die Bildung-der Abstandshalter 31 aus dem zweiten Nitridfilm
wird durch Abscheiden eines zweiten Nitridfilms (nicht ge
zeigt) mit einer Dicke von etwa 100 bis 800 Å über der nach
dem Entfernen des Photofilmmusters 27 erhaltenen Struktur und
anisotropes Ätzen des zweiten Nitridfilms ohne Benutzung einer
Maske derart, daß das erste Nitridfilmmuster 25a eine Dicke
von etwa 1.500 Å beibehält, erzeugt.
Die Abstandshalter 31 aus dem zweiten Nitridfilm kompensieren
Abschnitte der aktiven Bereiche, in die Vogelschnäbel eindrin
gen können, um so einen Verlust von aktiven Bereichen zu ver
hindern.
Unter Benutzung des ersten Nitridfilmmusters 25a und der Ab
standshalter 31 aus dem zweiten Nitridfilm als Maske wird dann
der freigelegte Abschnitt des Halbleitersubstrats 21 auf eine
Dicke von etwa 200 bis 500 Å geätzt, um so ein zweites Loch
33, wie in Fig. 8 gezeigt, zu bilden.
Wenn das zweite Loch 33 übermäßig tief ist, steigt die Länge
der Vogelschnäbel unerwünschtermaßen an. Ein
Elementisolier-Isolationsfilm, der in einem folgenden Prozeßschritt gebildet
wird, kann ebenfalls einen Pegel aufweisen, der niedriger als
das Halbleitersubstrat 21 ist. In diesem Fall ist es unmög
lich, aktive Bereiche vollständig voneinander zu isolieren.
Dies resultiert in einem Anstieg im Leckstrom.
Obwohl nicht gezeigt, wird ein Ätzrückstand basierend auf den
Nitridfilmen im zweiten Loch 33 nach Vervollständigung des
anisotropen Ätzprozesses zurückgelassen. Dementsprechend wird
die Entfernung des Ätzrückstands dann in einem Trockenentfer
nungsverfahren ausgeführt.
Das Trockenentfernungsverfahren wird durch eine Ätzvorrichtung
unter Benutzung eines Mischgasplasmas aus CF₄, CHF₃ und Ar
durchgeführt. In diesem Mischgasplasma liegt das Verhältnis
von CF₄ : CHF₃ im Bereich von 75 : 65 bis 25 : 35.
Darauf wird ein thermisches Oxidationsverfahren (Feldoxida
tionsprozeß) für den freigelegten Abschnitt des Halbleitersub
strats 21 ausgeführt, um so einen thermischen Oxidfilm 35 als
Feldoxidfilm zu bilden, wie in Fig. 9 gezeigt. Der thermische
Oxidfilm 35 weist eine Dicke von etwa 2.500 bis 3.500 Å auf.
Wenn der Feldoxidationsprozeß ohne Entfernung des Ätzrückstan
des im vorhergehenden Verarbeitungsschritt ausgeführt wird,
wird kein thermischer Oxidfilm im Bereich, wo der Ätzrückstand
zurückgelassen ist, aufgewachsen, und es ist unmöglich, einen
thermischen Oxidfilm mit einer erwünschten Dicke zu bilden. In
diesem Fall gibt es eine Verschlechterung der elektrischen Ei
genschaften einer letztlich erhaltenen Halbleitervorrichtung.
Das erste Nitridfilmmuster 25a, die Abstandshalter 31 aus dem
zweiten Nitridfilm und das Polsteroxidfilmmuster 23a werden
dann entfernt. Somit wird ein Elementisolier-Isolationsfilm 37
gebildet, wie in Fig. 10 gezeigt.
Der Verarbeitungsschritt von Fig. 7, der in einer
Nitridfilm-Ätzvorrichtung zur Bildung der Abstandshalter 31 aus dem zwei
ten Nitridfilm ausgeführt wird, und der Verarbeitungsschritt
von Fig. 8, der in einer Siliziumätzvorrichtung zur Bildung
des zweiten Lochs 33 ausgeführt wird, können in einem einzel
nen Ätzdurchlauf ausgeführt werden.
Solch ein einzelner Ätzdurchlaufschritt kann in einer einzel
nen Ätzvorrichtung ausgeführt werden, während Ätzrezeptfakto
ren, einschließlich Arten, Verhältnis und Drucke der Ätzgase
und Leistung in Abhängigkeit von der Ätzzeit, variiert werden.
Fig. 11 ist eine Querschnittsansicht zum Illustrieren eines
Verfahrens zum Bilden eines Elementisolier-Isolationsfilms ei
ner Halbleitervorrichtung in Übereinstimmung mit einer zweiten
Ausführungsform der vorliegenden Erfindung.
In Übereinstimmung mit diesem Verfahren werden ein Polster
oxidfilm 43 und ein erster Nitridfilm 45 zunächst über einem
Halbleitersubstrat 41 auf sequentielle Art und Weise gebildet,
wie in Fig. 11 gezeigt. Ein Oxid-Nitrid-Film 47 wird dann über
dem ersten Nitridfilm 45 gebildet. Der Polsteroxidfilm 43
weist eine Dicke von etwa 30 bis 150 Å auf. Der erste Nitrid
film 45 weist eine Dicke von etwa 1.500 bis 6.000 Å auf, wenn
man berücksichtigt, daß er in einem folgenden anisotropen Ätz
prozeß zum Bilden der Isolationsfilm-Abstandshalter überätzt
wird. Der Oxid-Nitrid-Film 47 weist eine Dicke von etwa 100
bis 500 Å auf.
Danach wird ein Photolackfilmmuster 49 auf dem Oxid-Nitrid-Film
47 gebildet. Durch das Photolackfilmmuster 49 ist ein Ab
schnitt des Halbleitersubstrats 41 entsprechend einem Elemen
tisolierbereich freigelegt.
Darauf folgend werden dieselben Verarbeitungsschritte wie die
von Fig. 6 bis 10 gemäß der ersten Ausführungsform der vorlie
genden Erfindung ausgeführt, um so einen Elementisolier-Isola
tionsfilm (nicht gezeigt) mit einer eingeebneten oberen Ober
flächenstruktur und gleichzeitiger Ausbildung mit kleinen Vo
gelschnäbeln gebildet.
Im Prozeß mit den obigen Verarbeitungsschritten verzögert der
Oxid-Nitrid-Film 47 einen Verlust des ersten Nitridfilmmusters
(nicht gezeigt), der im anisotropen Ätzschritt zur Bildung der
Abstandshalter aus dem zweiten Nitridfilm (nicht gezeigt) auf
tritt, und dadurch steigt entsprechend die Dicke des ersten
Nitridfilmmusters (nicht gezeigt), das in den aktiven Berei
chen zurückgelassen wird. D.h., der Oxid-Nitrid-Film 47 dient
zur Unterdrückung der Bildung von Vogelschnäbeln.
Der Oxid-Nitrid-Film 47 dient ebenfalls als Antireflexionsfilm
im Schritt der Bildung des Photolackfilms 49.
Fig. 12 ist eine Querschnittsansicht zum Illustrieren eines
Verfahren zum Bilden eines Elementisolier-Isolationsfilms ei
ner Halbleitervorrichtung in Übereinstimmung mit einer dritten
Ausführungsform der vorliegenden Erfindung.
In Übereinstimmung mit diesem Verfahren werden ein Polster
oxidfilm 53 und ein erster Nitridfilm 55 zunächst über einem
Halbleitersubstrat 51 auf sequentielle Art und Weise gebildet,
wie in Fig. 12 gezeigt. Ein Oxidfilm 57 wird dann über dem er
sten Nitridfilm 55 in Übereinstimmung mit einem chemischen
Dampfabscheidungs-(CVD-)Verfahren gebildet. Der Polsteroxid
film 53 weist eine Dicke von etwa 30 bis 150 Å auf, wohingegen
der erste Nitridfilm 55 eine Dicke von etwa 1.500 bis 6.000 Å
aufweist, wenn man berücksichtigt, daß er in einem folgenden
anisotropen Ätzprozeß zum Bilden der Isolationsfilm-Abstands
halter überätzt wird. Der CVD-Oxidfilm 57 weist eine Dicke von
etwa 100 bis 500 Å auf.
Danach wird ein Photolackfilmmuster 59 auf dem CVD-Oxidfilm 57
derart gebildet, daß ein Abschnitt des Halbleitersubstrats 51
entsprechend einem Elementisolierbereich durch das Photolack
filmmuster 59 freigelegt ist.
Darauf folgend werden die gleichen Verarbeitungsschritte wie
die der Fig. 6 bis 10 gemäß der ersten Ausführungsform der
vorliegenden Erfindung ausgeführt, um so einen
Elementisolier-Isolationsfilm (nicht gezeigt) mit einer eingeebneten oberen
Oberflächenstruktur unter gleichzeitiger Ausbildung mit klei
nen Vogelschnäbeln zu bilden.
Während der obigen Verarbeitungsschritte verzögert der
CVD-Oxidfilm 57 einen Verlust des ersten Nitridfilmmusters (nicht
gezeigt), der beim anisotropen Ätzschritt zur Bildung der Ab
standshalter aus dem zweiten Nitridfilm (nicht gezeigt) auf
tritt, und dadurch steigt entsprechend die Dicke des ersten
Nitridfilmmusters (nicht gezeigt), das in den aktiven Berei
chen zurückbleibt. D.h., der CVD-Oxidfilm 57 dient zur Unter
drückung der Bildung von Vogelschnäbeln. Der CVD-Oxidfilm 57
dient ebenfalls als Antireflexionsfilm im Schritt der Bildung
des Photolackfilms 59.
Fig. 13 und 14 sind Querschnittsansichten jeweils zum Illu
strieren eines Verfahrens zum Bilden eines Elementisolier-Iso
lationsfilms einer Halbleitervorrichtung in Übereinstimmung
mit einer vierten Ausführungsform der vorliegenden Erfindung.
In Übereinstimmung mit diesem Verfahren werden dieselben Ver
arbeitungsschritte wie diejenigen von Fig. 5 bis 7 gemäß der
ersten Ausführungsform der vorliegenden Erfindung ausgeführt,
um so eine Struktur zu bilden, wie sie in Fig. 13 gezeigt ist.
Darauf wird ein thermischer Oxidationsprozeß für den freige
legten Abschnitt des Halbleitersubstrats 61 bei einer Tempera
tur von etwa 800 bis 1.100°C ausgeführt, um so einen ersten
thermischen Oxidfilm 69 mit einer Dicke von etwa 200 bis
1.000 Å, wie in Fig. 13 gezeigt, zu bilden.
Der erste thermische Oxidfilm 69 wird dann unter Benutzung ei
ner auf Flußsäure basierenden Ätzlösung entfernt. Somit wird
ein zweites Loch 71 mit einer Dicke von etwa 100 bis 500 Å,
etwa entsprechend der Hälfte der Dicke des ersten thermischen
Oxidfilms 69, im freigelegten Abschnitt des Halbleitersub
strats 61 gebildet, wie in Fig. 14 gezeigt.
Darauf folgend werden die gleichen Schritte wie die Schritte
von Fig. 9 und 10 ausgeführt, um so einen Elementisolier-Iso
lationsfilm (nicht gezeigt) in dem Kontaktloch 71 zu bilden.
In Übereinstimmung mit einer weiteren Ausführungsform der vor
liegenden Erfindung kann die Bildung eines Elementisolier-Iso
lationsfilms durch Bilden eines Oxid-Nitrid-Films oder
CVD-Oxidfilms zwischen dem ersten Nitridfilm und dem Photolack
filmmuster wie bei der zweiten oder dritten Ausführungsform
und Ausführen der folgenden Prozeßschritte wie bei der vierten
Ausführungsform erzielt werden.
Fig. 15 ist eine vergrößerte Querschnittsansicht des Ab
schnitts "B" von Fig. 7, wenn kein Reinigungsschritt für die
Struktur von Fig. 6 ausgeführt wird.
In diesem Fall wird ein natürlicher Oxidfilm 30 auf dem frei
gelegten Oberflächenabschnitt des Halbleitersubstrats 21 ge
bildet, da der Reinigungsschritt unter Benutzung der auf Fluß
säure basierenden Ätzlösung nicht ausgeführt wird. Unter die
ser Bedingung wird die Bildung der Abstandshalter 31 aus dem
zweiten Nitridfilm auf den Seitenwänden des Polsteroxidfilmmu
sters 23a, ersten Nitridfilmmusters 25a und ersten Lochs 29
ausgeführt.
In diesem Fall dient der natürliche Oxidfilm 30 zur Unterstüt
zung des Wachstums der Vogelschnäbel aufgrund des folgenden
thermischen Oxidationsprozesses, um so die aktiven Bereiche zu
reduzieren. Daraus resultierend ist es schwierig, eine hoch
integrierte Halbleitervorrichtung herzustellen.
Fig. 16 ist eine vergrößerte Querschnittsansicht des Abschnit
tes "B" von Fig. 7, wenn ein Reinigungsschritt für die Struk
tur von Fig. 6 in Übereinstimmung mit der vorliegenden Erfin
dung ausgeführt wird.
Unter Benutzung einer auf Flußsäure basierenden Ätzlösung wird
ein lateraler Ätzprozeß während zumindest 100 Sekunden für das
Polsteroxidfilmmuster 23a sowie den natürlichen Oxidfilm 30
von Fig. 15 ausgeführt, um Unterätzungen 32 zu bilden. Darauf
hin werden die Abstandshalter 31 aus dem zweiten Nitridfilm
auf dem Polsteroxidfilm 23a, ersten Nitridfilmmuster 25a und
ersten Loch 29 gebildet.
Während der Bildung der Abstandshalter 31 aus dem zweiten Ni
tridfilm versenkt der zweite Nitridfilm die Unterätzungen 32.
Wenn die Bildung des Elementisolier-Isolationsfilms unter die
ser Bedingung ausgeführt wird, drücken die Abstandshalter 31
aus dem zweiten Nitridfilm, die die Unterätzungen 32 versen
ken, auf das Halbleitersubstrat 21. Daraus resultierend werden
Defekte (nicht gezeigt) gebildet.
Fig. 17 ist eine ebene Ansicht zum Illustrieren eines Elemen
tisolier-Isolationsfilms 37, welcher Defekte 34 an seinen Ab
schnitten aufweist, die jeweils den Rändern der aktiven Berei
che entsprechen, und zwar aufgrund der Benutzung des Prozesses
nach Fig. 16.
In Fig. 17 bezeichnet das Bezugszeichen "100" aktive Bereiche,
die auf dem Halbleitersubstrat 21 definiert sind, wohingegen
das Bezugszeichen "200" einen Elementisolierbereich bezeich
net, das auf dem Halbleitersubstrat 21 definiert ist. Das Be
zugszeichen "34" bezeichnet Defekte, die an den Rändern der
aktiven Bereiche 100 gebildet sind.
Fig. 18 ist eine Querschnittsansicht, aufgenommen entlang der
Linie I-I von Fig. 17. Mit Bezug auf Fig. 18 sind die Defekte
34 an den Abschnitten der aktiven Bereiche 100 gebildet, die
neben dem Elementisolier-Isolationsfilm 37 angeordnet sind.
Im Gegensatz dazu ist Fig. 19 eine vergrößerte Querschnitts
ansicht des Abschnitts "C" von Fig. 8. Fig. 19 erklärt das
Prinzip der Unterdrückung der Bildung der Vogelschnäbel, wenn
die Bildung des thermischen Oxidfilms 35 von Fig. 9 unter
Durchführung des Überätzprozesses von Fig. 7 ausgeführt wird.
Wie in Fig. 19 gezeigt, ist das erste Loch 29 so gebildet, daß
es eine Tiefe D aufweist. Dementsprechend steigt die Migra
tionslänge durch einen Anstieg der Dicke der Abstandshalter 31
aus dem zweiten Nitridfilm, um so das Wachstum von Vogelschnä
beln, die beim thermischen Oxidationsprozeß auftreten, weiter
zu unterdrücken.
Wie aus der obigen Beschreibung klar erscheint, bietet das
Verfahren nach der vorliegenden Erfindung verschiedene Effek
te.
D. h., das Verfahren nach der vorliegenden Erfindung verhindert
effektiv die Bildung von Vogelschnäbeln im Vergleich zu übli
chen LOCOS-Techniken. Dementsprechend ist es möglich, breite
aktive Bereiche zu erhalten.
Das Verfahren nach der vorliegenden Erfindung bietet ebenfalls
eine bessere Einebnung entsprechend einem Volumenverhältnis
von 90% oder mehr. Dementsprechend ist es möglich, eine unre
gelmäßige Reflexion des Lichts von dem Elementisolier-Isola
tionsfilm zu vermeiden, um so ein Kerbphänomen zu verhindern.
In Übereinstimmung mit der vorliegenden Erfindung wird eben
falls ein Anstieg des Volumenverhältnisses erzielt. Solch ein
Anstieg im Volumenverhältnis resultiert in einem Anstieg der
Punch-through-Spannung. Dementsprechend ist es möglich, die
elektrischen Eigenschaften, Betriebseigenschaften, Zuverläs
sigkeit und Ausbeute der Halbleitervorrichtungen zu verbes
sern.
Demzufolge ist das Verfahren zum Bilden eines
Elementisolier-Isolationsfilms einer Halbleitervorrichtung in Übereinstimmung
mit der vorliegenden Erfindung für die Herstellung hochinte
grierter Halbleitervorrichtungen geeignet.
Obwohl die bevorzugten Ausführungsformen der Erfindung zu Il
lustrationszwecken offenbart worden sind, werden die Fachleute
verstehen, daß zahlreiche Modifikationen, Hinzufügungen und
Ersetzungen möglich sind, ohne vom Schutzumfang und Gehalt der
Erfindung, welche in den begleitenden Patentansprüchen offen
bart sind, abzuweichen.
Claims (20)
1. Verfahren zum Bilden eines Elementisolierfilms einer
Halbleitervorrichtung mit folgenden Schritten:
Bereitstellen eines Halbleitersubstrats;
sequentielles Bilden eines Polsteroxidfilms und eines er sten Nitridfilms über dem Halbleitersubstrat;
Überätzen des ersten Nitridfilms und des Polsteroxidfilms unter Benutzung einer Elementisolationsmaske, um so ein erstes Loch in dem Halbleitersubstrat zu bilden;
Reinigen der gesamten oberen Oberfläche der resultieren den Struktur unter Benutzung einer Ätzlösung;
Bilden von Abstandshaltern aus einem zweiten Nitridfilm an den Seitenwänden des selektiv geätzten ersten Nitrid films und Polsteroxidfilms und ersten Lochs;
Bilden eines zweiten Lochs im ersten Loch des Halbleiter substrats unter Benutzung des ersten Nitridfilms und der Abstandshalter aus dem zweiten Nitridfilm als Maske;
thermisches Oxidieren der Oberfläche des zweiten Lochs, um so einen thermischen Oxidfilm zu bilden; und
Entfernen des ersten Nitridfilms, Polsteroxidfilms und der Abstandshalter aus dem zweiten Nitridfilm, um so ei nen Elementisolierfilm zu bilden.
Bereitstellen eines Halbleitersubstrats;
sequentielles Bilden eines Polsteroxidfilms und eines er sten Nitridfilms über dem Halbleitersubstrat;
Überätzen des ersten Nitridfilms und des Polsteroxidfilms unter Benutzung einer Elementisolationsmaske, um so ein erstes Loch in dem Halbleitersubstrat zu bilden;
Reinigen der gesamten oberen Oberfläche der resultieren den Struktur unter Benutzung einer Ätzlösung;
Bilden von Abstandshaltern aus einem zweiten Nitridfilm an den Seitenwänden des selektiv geätzten ersten Nitrid films und Polsteroxidfilms und ersten Lochs;
Bilden eines zweiten Lochs im ersten Loch des Halbleiter substrats unter Benutzung des ersten Nitridfilms und der Abstandshalter aus dem zweiten Nitridfilm als Maske;
thermisches Oxidieren der Oberfläche des zweiten Lochs, um so einen thermischen Oxidfilm zu bilden; und
Entfernen des ersten Nitridfilms, Polsteroxidfilms und der Abstandshalter aus dem zweiten Nitridfilm, um so ei nen Elementisolierfilm zu bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Polsteroxidfilm eine Dicke von etwa 30 bis 150 Å, der
erste Nitridfilm eine Dicke von etwa 1.500 bis 6.000 Å,
das erste Loch eine Tiefe von etwa 50 bis 150 Å und das
zweite Loch eine Tiefe von etwa 200 bis 500 Å aufweist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Reinigungsschritt unter Benutzung einer auf Flußsäure
basierenden Ätzlösung während etwa 10 bis 100 Sekunden
ausgeführt wird.
4. Verfahren nach Anspruch 1, gekennzeichnet durch folgenden
Schritt:
Entfernen eines Ätzwiderstands, der im zweiten Loch nach Bildung des zweiten Lochs zurückgelassen wird, in Über einstimmung mit einem Trockenentfernungsverfahren unter Benutzung von einem Mischgasplasma aus CF₄, CHF₃ und Ar mit einem Verhältnis von CF₄ : CHF₃ im Bereich von 75 : 65 bis 25 : 35.
Entfernen eines Ätzwiderstands, der im zweiten Loch nach Bildung des zweiten Lochs zurückgelassen wird, in Über einstimmung mit einem Trockenentfernungsverfahren unter Benutzung von einem Mischgasplasma aus CF₄, CHF₃ und Ar mit einem Verhältnis von CF₄ : CHF₃ im Bereich von 75 : 65 bis 25 : 35.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Schritt des Bildens der Abstandshalter aus dem zwei
ten Nitridfilm und der Schritt des Bildens des zweiten
Lochs in einer einzelnen Ätzvorrichtung ausgeführt wer
den.
6. Verfahren zum Bilden eines Elementisolierfilms einer
Halbleitervorrichtung mit folgenden Schritten:
Bereitstellen eines Halbleitersubstrats;
sequentielles Bilden eines Polsteroxidfilms, eines ersten Nitridfilms und eines Antireflexionsfilms über dem Halb leitersubstrat;
Überätzen des ersten Nitridfilms und des Polsteroxidfilms unter Benutzung einer Elementisolationsmaske, um so ein erstes Loch, ein erstes Nitridfilmmuster, ein Antirefle xionsfilmmuster und ein Polsteroxidfilmmuster zu bilden;
Reinigen der gesamten oberen Oberfläche der resultieren den Struktur unter Benutzung einer Ätzlösung;
Bilden von Abstandshaltern aus einem zweiten Nitridfilm auf den Seitenwänden des ersten Nitridfilmmusters, Anti reflexionsfilmmusters, Polsteroxidfilmmusters und ersten Lochs;
selektives Ätzen des Halbleitersubstrats unter Benutzung des ersten Nitridfilmmusters und der Abstandshalter aus dem zweiten Nitridfilm als Maske, um so ein zweites Loch im ersten Loch zu bilden;
thermisches Oxidieren der Oberfläche des zweiten Lochs, um so einen thermischen Oxidfilm zu bilden; und
Entfernen des ersten Nitridfilmmusters, Antireflexions filmmusters, Abstandshalter aus dem zweiten Nitridfilm und Polsteroxidfilms, um so einen Elementisolierfilm zu bilden.
Bereitstellen eines Halbleitersubstrats;
sequentielles Bilden eines Polsteroxidfilms, eines ersten Nitridfilms und eines Antireflexionsfilms über dem Halb leitersubstrat;
Überätzen des ersten Nitridfilms und des Polsteroxidfilms unter Benutzung einer Elementisolationsmaske, um so ein erstes Loch, ein erstes Nitridfilmmuster, ein Antirefle xionsfilmmuster und ein Polsteroxidfilmmuster zu bilden;
Reinigen der gesamten oberen Oberfläche der resultieren den Struktur unter Benutzung einer Ätzlösung;
Bilden von Abstandshaltern aus einem zweiten Nitridfilm auf den Seitenwänden des ersten Nitridfilmmusters, Anti reflexionsfilmmusters, Polsteroxidfilmmusters und ersten Lochs;
selektives Ätzen des Halbleitersubstrats unter Benutzung des ersten Nitridfilmmusters und der Abstandshalter aus dem zweiten Nitridfilm als Maske, um so ein zweites Loch im ersten Loch zu bilden;
thermisches Oxidieren der Oberfläche des zweiten Lochs, um so einen thermischen Oxidfilm zu bilden; und
Entfernen des ersten Nitridfilmmusters, Antireflexions filmmusters, Abstandshalter aus dem zweiten Nitridfilm und Polsteroxidfilms, um so einen Elementisolierfilm zu bilden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der Antireflexionsfilm einen Oxid-Nitrid-Film aufweist.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der Antireflexionsfilm einen mittels chemischer Dampfab
scheidung hergestellten Oxidfilm aufweist.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der Antireflexionsfilm eine Dicke von etwa 100 bis 500 Å,
der erste Nitridfilm eine Dicke von etwa 1.500 bis
6.000 Å, das erste Loch eine Tiefe von 50 bis 150 Å und
das zweite Loch eine Tiefe von etwa 200 bis 500 Å auf
weist.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der Antireflexionsfilm als Antireflexionsfilm für den er
sten Nitridfilm verwendet wird.
11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der Reinigungsschritt unter Benutzung einer auf Flußsäure
basierenden Ätzlösung während etwa 10 bis 100 Sekunden
ausgeführt wird.
12. Verfahren nach Anspruch 6, gekennzeichnet durch folgenden
Schritt:
Entfernen eines in dem zweiten Loch nach Bildung des zweiten Lochs zurückgelassenen Ätzrückstands.
Entfernen eines in dem zweiten Loch nach Bildung des zweiten Lochs zurückgelassenen Ätzrückstands.
13. Verfahren zum Bilden eines Elementisolierfilms einer
Halbleitervorrichtung mit folgenden Schritten:
Bereitstellen eines Halbleitersubstrats;
sequentielles Bilden eines Polsteroxidfilms, eines ersten Nitridfilms und eines Antireflexionsfilms über dem Halb leitersubstrat;
Überätzen des ersten Nitridfilms und des Polsteroxidfilms unter Benutzung einer Elementisolationsmaske, um so ein erstes Nitridfilmmuster, ein Antireflexionsfilmmuster und ein Polsteroxidfilmmuster zu bilden, und um ein erstes Loch in dem Halbleitersubstrat zu bilden;
Reinigen der gesamten oberen Oberfläche der resultieren den Struktur unter Benutzung einer Ätzlösung;
Bilden von Abstandshaltern aus einem zweiten Nitridfilm auf den Seitenwänden des ersten Nitridfilmmusters, Anti reflexionsfilmmusters, Polsteroxidfilmmusters und ersten Lochs;
thermisches Oxidieren der Oberfläche des ersten Lochs, um so einen ersten thermischen Oxidfilm zu bilden;
Entfernen des ersten thermischen Oxidfilms, um so ein zweites Loch in dem Halbleitersubstrat zu bilden;
thermisches Oxidieren der Oberfläche des zweiten Lochs, um so einen zweiten thermischen Oxidfilm zu bilden; und
Entfernen des ersten Nitridfilmmusters, Antireflexions filmmusters, der Abstandshalter aus dem zweiten Nitrid film und des Polsteroxidfilms, um so einen Elementiso lierfilm zu bilden.
Bereitstellen eines Halbleitersubstrats;
sequentielles Bilden eines Polsteroxidfilms, eines ersten Nitridfilms und eines Antireflexionsfilms über dem Halb leitersubstrat;
Überätzen des ersten Nitridfilms und des Polsteroxidfilms unter Benutzung einer Elementisolationsmaske, um so ein erstes Nitridfilmmuster, ein Antireflexionsfilmmuster und ein Polsteroxidfilmmuster zu bilden, und um ein erstes Loch in dem Halbleitersubstrat zu bilden;
Reinigen der gesamten oberen Oberfläche der resultieren den Struktur unter Benutzung einer Ätzlösung;
Bilden von Abstandshaltern aus einem zweiten Nitridfilm auf den Seitenwänden des ersten Nitridfilmmusters, Anti reflexionsfilmmusters, Polsteroxidfilmmusters und ersten Lochs;
thermisches Oxidieren der Oberfläche des ersten Lochs, um so einen ersten thermischen Oxidfilm zu bilden;
Entfernen des ersten thermischen Oxidfilms, um so ein zweites Loch in dem Halbleitersubstrat zu bilden;
thermisches Oxidieren der Oberfläche des zweiten Lochs, um so einen zweiten thermischen Oxidfilm zu bilden; und
Entfernen des ersten Nitridfilmmusters, Antireflexions filmmusters, der Abstandshalter aus dem zweiten Nitrid film und des Polsteroxidfilms, um so einen Elementiso lierfilm zu bilden.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
der Antireflexionsfilm einen Oxid-Nitrid-Film aufweist.
15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
der Antireflexionsfilm einen durch chemische Dampfab
scheidung hergestellten Oxidfilm aufweist.
16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
der Antireflexionsfilm eine Dicke von etwa 100 bis 500 Å,
der erste Nitridfilm eine Dicke von etwa 1.500 bis
6.000 Å, der erste thermische Oxidfilm eine Dicke von et
wa 200 bis 1.000 Å, das erste Loch eine Tiefe von etwa 50
bis 150 Å und das zweite Loch eine Tiefe von etwa 100 bis
500 Å aufweist.
17. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
der Antireflexionsfilm als Antireflexionsfilm für den er
sten Nitridfilm verwendet wird.
18. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
der Reinigungsschritt unter Benutzung einer auf Flußsäure
basierenden Ätzlösung während etwa 10 bis 100 Sekunden
ausgeführt wird.
19. Verfahren nach Anspruch 13, gekennzeichnet durch folgen
den Schritt:
Entfernen eines im zweiten Loch nach Bildung des zweiten Lochs zurückgelassenen Ätzrückstands.
Entfernen eines im zweiten Loch nach Bildung des zweiten Lochs zurückgelassenen Ätzrückstands.
20. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
der thermische Oxidationsschritt zum Bilden des ersten
thermischen Oxidfilms bei einer Temperatur von etwa 800
bis 1.100°C ausgeführt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012197A KR100209367B1 (ko) | 1996-04-22 | 1996-04-22 | 반도체 소자의 소자분리 절연막 형성방법 |
KR96-12197 | 1996-04-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19716687A1 true DE19716687A1 (de) | 1997-10-30 |
DE19716687B4 DE19716687B4 (de) | 2006-06-01 |
Family
ID=19456309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19716687A Expired - Fee Related DE19716687B4 (de) | 1996-04-22 | 1997-04-21 | Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung |
Country Status (7)
Country | Link |
---|---|
US (2) | US5940719A (de) |
JP (1) | JP3076772B2 (de) |
KR (1) | KR100209367B1 (de) |
CN (1) | CN1062679C (de) |
DE (1) | DE19716687B4 (de) |
GB (1) | GB2312552B (de) |
TW (1) | TW418482B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10000465C2 (de) * | 2000-01-07 | 2003-06-18 | Forschungszentrum Juelich Gmbh | Mechanisch miteinander verbundene Brennstoffzellen sowie Verfahren zu deren Herstellung |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100358046B1 (ko) * | 1999-12-29 | 2002-10-25 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
US6727161B2 (en) | 2000-02-16 | 2004-04-27 | Cypress Semiconductor Corp. | Isolation technology for submicron semiconductor devices |
JP2002134604A (ja) * | 2000-10-27 | 2002-05-10 | Oki Electric Ind Co Ltd | 半導体装置における素子分離領域の形成方法 |
US6864041B2 (en) * | 2001-05-02 | 2005-03-08 | International Business Machines Corporation | Gate linewidth tailoring and critical dimension control for sub-100 nm devices using plasma etching |
US6495430B1 (en) * | 2002-05-21 | 2002-12-17 | Macronix International Co., Ltd. | Process for fabricating sharp corner-free shallow trench isolation structure |
US6917093B2 (en) * | 2003-09-19 | 2005-07-12 | Texas Instruments Incorporated | Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits |
DE102004042459B3 (de) * | 2004-08-31 | 2006-02-09 | Infineon Technologies Ag | Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis |
CN101359615B (zh) * | 2007-07-30 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件隔离结构及半导体器件的制作方法 |
US9159576B2 (en) * | 2013-03-05 | 2015-10-13 | Qualcomm Incorporated | Method of forming finFET having fins of different height |
CN109216257B (zh) | 2017-07-03 | 2020-12-15 | 无锡华润上华科技有限公司 | Ldmos的隔离结构的制造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5021595A (de) * | 1973-06-29 | 1975-03-07 | ||
US4561172A (en) * | 1984-06-15 | 1985-12-31 | Texas Instruments Incorporated | Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions |
US4583281A (en) * | 1985-03-13 | 1986-04-22 | General Electric Company | Method of making an integrated circuit |
JPS6387742A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | 半導体装置の製造方法 |
US4981813A (en) * | 1987-02-24 | 1991-01-01 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation process |
EP0284456B1 (de) * | 1987-02-24 | 1991-09-25 | STMicroelectronics, Inc. | Isolationsverfahren mit einer durch eine Schutzschicht aus Oxid geschützten Zwischenschicht |
JP2589839B2 (ja) * | 1990-02-02 | 1997-03-12 | シャープ株式会社 | 半導体装置の製造方法 |
JPH0521595A (ja) * | 1991-07-10 | 1993-01-29 | Sharp Corp | 半導体基板の洗浄方法 |
JPH05198570A (ja) * | 1991-10-01 | 1993-08-06 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
US5246537A (en) * | 1992-04-30 | 1993-09-21 | Motorola, Inc. | Method of forming recessed oxide isolation |
KR940003070A (ko) * | 1992-07-10 | 1994-02-19 | 문정환 | 반도체소자의 단위소자간 격리방법 |
JPH06283522A (ja) * | 1993-03-30 | 1994-10-07 | Sony Corp | 半導体装置の素子間分離方法 |
JPH0831811A (ja) * | 1994-07-15 | 1996-02-02 | Sony Corp | 半導体装置の素子分離領域の形成方法 |
TW256945B (en) * | 1994-10-08 | 1995-09-11 | United Microelectronics Corp | Process of device isolation |
KR100197651B1 (ko) * | 1995-11-03 | 1999-06-15 | 김영환 | 반도체 소자의 소자 분리막 제조방법 |
-
1996
- 1996-04-22 KR KR1019960012197A patent/KR100209367B1/ko not_active IP Right Cessation
-
1997
- 1997-04-14 US US08/837,977 patent/US5940719A/en not_active Expired - Lifetime
- 1997-04-18 TW TW086105022A patent/TW418482B/zh not_active IP Right Cessation
- 1997-04-21 GB GB9708028A patent/GB2312552B/en not_active Expired - Fee Related
- 1997-04-21 DE DE19716687A patent/DE19716687B4/de not_active Expired - Fee Related
- 1997-04-22 CN CN97104128A patent/CN1062679C/zh not_active Expired - Fee Related
- 1997-04-22 JP JP09104812A patent/JP3076772B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-22 US US09/252,675 patent/US6027985A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10000465C2 (de) * | 2000-01-07 | 2003-06-18 | Forschungszentrum Juelich Gmbh | Mechanisch miteinander verbundene Brennstoffzellen sowie Verfahren zu deren Herstellung |
Also Published As
Publication number | Publication date |
---|---|
KR970072298A (ko) | 1997-11-07 |
US6027985A (en) | 2000-02-22 |
JPH1041291A (ja) | 1998-02-13 |
KR100209367B1 (ko) | 1999-07-15 |
JP3076772B2 (ja) | 2000-08-14 |
GB2312552A (en) | 1997-10-29 |
US5940719A (en) | 1999-08-17 |
CN1062679C (zh) | 2001-02-28 |
GB2312552B (en) | 2001-05-09 |
GB9708028D0 (en) | 1997-06-11 |
DE19716687B4 (de) | 2006-06-01 |
CN1165402A (zh) | 1997-11-19 |
TW418482B (en) | 2001-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0001100B1 (de) | Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen | |
DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
DE3834241C2 (de) | Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE10345346B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind | |
DE4109184C2 (de) | Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils | |
DE4116690C2 (de) | Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben | |
DE2615754C2 (de) | ||
DE19615692C2 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung | |
EP0001574A1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE19921110A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE19716687A1 (de) | Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung | |
DE69934384T2 (de) | Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen | |
DE19603450A1 (de) | Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben | |
DE19840385C2 (de) | Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis | |
DE102004063148B4 (de) | Isolierverfahren für Halbleiter-Bauelemente | |
EP0855088B1 (de) | Verfahren zum erzeugen einer grabenisolation in einem substrat | |
EP1415339B1 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
DE4003681C2 (de) | Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen | |
DE4415955A1 (de) | Verfahren zur Herstellung eines Halbleiter-MOS-Transistors | |
DE4447148C2 (de) | Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung | |
EP1436842B1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
DE10241397A1 (de) | Halbleiterelement mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind, und ein Verfahren zur Herstellung des Halbleiterelements | |
DE19843160B4 (de) | Halbleitervorrichtung mit Grabentrennung und Verfahren zu dessen Herstellung mittels Vorplanarisierung | |
DE69034230T2 (de) | Planare Isoliertechnik für integrierte Schaltungen | |
DE19512148C2 (de) | Verfahren zur Herstellung einer Feldoxidschicht in einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131101 |