TW418482B - Method for forming element isolating film of semiconductor device - Google Patents

Method for forming element isolating film of semiconductor device Download PDF

Info

Publication number
TW418482B
TW418482B TW086105022A TW86105022A TW418482B TW 418482 B TW418482 B TW 418482B TW 086105022 A TW086105022 A TW 086105022A TW 86105022 A TW86105022 A TW 86105022A TW 418482 B TW418482 B TW 418482B
Authority
TW
Taiwan
Prior art keywords
film
hole
nitride film
forming
nitride
Prior art date
Application number
TW086105022A
Other languages
English (en)
Inventor
Se-Aug Jang
Tae-Sik Song
Young-Bog Kim
Byung-Jin Cho
Jong-Choul Kim
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW418482B publication Critical patent/TW418482B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

4 184 8 2 A7 B7____ 五、發明説明（/ ) 〔發明之背景] 發明之領域 本發明係關於一種製造半導體裝置之方法*尤指一種 形成適用於高度積髓半導趙装置之製作的元#隔難膜之方 法0 前技之描述 典型地，一半導體装置係由作用區和元件隔離區所界 定，作用區上形成各別的元件，且各元件隔離區供相鄰之 作用區互相隔離。 該一半導體裝置之元件隔離區於電學上及结構上將構 成該半導體装置之各別的元件互相隔離’因此那些元件可 執行指定的功能，而不會受到與其相鄰之元件的影響° 為獲得一高度積體的半導體裝置，不僅需要減小構成 該半導體装置之元件的尺寸，且需要減小元件隔離區之寬 度與面積，亦即，一元件隔雜絕緣膜之寬度與面積。 就此點來看*元件隔離技術即用為決定記憶體格大小 之技術。 早期發展階段之元件隔離技術係使用一種用於製造雙 掻積體裝置之接面隔離方法。 如今，元件隔離技術係使用矽之局郜氧化法（LOCGS)* 其係為一棰絕绦體隔離方法，Μ及使用一挖溝法，其係為 —種絕緣體埋植法，用於MO S稹體電路（即LSI與VLSI )之製造技術。 本紙張尺度相中固縣縣（⑽）八4規格（2ιϋχ 297公缝） ^^1 ^^1 1 - ^^1 ^lf 1— ^^1 ^^1 Λ*..... : *^ϋ 戈 ，va (請先閱讀背面之注意事項再填寫本頁) 經濟部十央樣隼局員X.消費合作杜印製 A7 B7 五、發明説明（i ) . L 0 C 0 S法係使用一絕緣膜（例如氮化矽膜）作為一光 罩，藉由在界定於一半導體基片上之相鄰作用區之間形成 一厚的元件隔難絕緣膜，來隔離相郯之元件。 -棰依據該LOCOS法之形成一半導體装置之元件隔離膜 的傳統方法，將结合第一至四圖來描述。 第一至四圖傜為剖視圃，分別說明依據L 0 C 0 S法之形成 一元件隔離膜方法之連鑕步驟。 依據該方法，苜先一觀底氧化物瞑3與一氮化物膜5 K依序方式彤成於一半導體基片1上至所需厚度*如第— 圈所示。 然後一光姐劑膜圈案7形成於該氮化物膜5之上Μ界 經濟部中央標準局負工消費合作社印掣 疋一元件隔離區。 隨後*該氮化物膜5與親底氧化物·膜3使用該光Ρ且萷 膜圖案7作為一光罩而被蝕刻，如第二圖所示。該光阻劑 膜圖案7隨後被去除，藉此肜成一接觸孔9，該接觸孔顯 露出該半導體基片I上對應於一將於其上形成一元件隔難 絕緣膜之場區的部位。 然後，所獲得之结構經歷一熱氧化製程’亦卽一場氧 化製程。即—熱氧化物膜1 1形成於透過接觸孔9而顯露 之該半等體基片1之該部位上，如第三圖所示。 1 氧 1 底 膜 襯 物 與 化 5 0 膜 熱 物 於 οib 由升氮 , 提 ， 時部後 此鬲隨 被 緣 遏 之 5 膜 物 化 氮 長 成 之 是 ο 除 去 全 完 被 3 膜 物 化 ----------裝------II------乂 (請先閎讀背面之注意事項再填寫本頁) vs 4 184 8 2 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 3 ) 1 1 I 以 1 形 成 一 元 件 隔 離 絕 緣 膜 1 3 i 如 第 四 圖 所 0 ί 參 看 第 四 圈 所 示 1 可 見 該 元 件 隔 離 m 緣 膜 1 3 於 其 邊 1 | 緣 處 具 有 延 長 的 鳥 嗦 狀 物 A 0 諳 先 I 閱 I m 而 ， 上 述 元 件 隔 難 膜 肜 成 方 法 具 有 Μ 下 的 問 題 0 讀 背 1 面 I 依 據 上 述 之 傳 统 式 方 法 埋 植 於 半 導 體 基 片 内 之 該 元 之 注 1 I 意 \ [ 件 隔 離 絕 緣 膜 之 該 部 位 僅 具 妁 5 0 % 之 體 積 比 ( 厚 度 比 ) 事 項 1 I 因 此 再 1 1 0 此 導 致 了 ,一 較 低 的 穿 透 電 壓 與 一 較 差 的 平 面 性 0 t 窝 本 裝 難 >λ 執 行 後 讀 製 程 0 頁 V_^ 1 I 依 據 傳 統 式 方 法 一 鳥 喙 現 象 舍 出 現 於 熱 氧 化 製 程 中 1 1 〇 亦 即 該 元 件 隔 離 絕 緣 膜 之 邊 緣 部 位 穿 透 了 作 用 區 〇 此 1 1 導 致 作 用 區 面 積 之 減 小 〇 因 此 難 以 獲 得 一 半 導 體 装 置 之 1 訂 1 I 高 度 積 體 0 在 藉 由 於 相 鄰 元 件 隔 雜 絕 緣 膜 之 間 注 人 離 子 而 形 成 一 1 i 通 道 阻 擋 物 以 防 止 相 鄰 作 用 區 之 間 穿 透 電 壓 滅 小 的 情 況 下 1 1 f 接 面 漏 電 流 將 增 大 0 此 導 致 了 通 道 寬 度 之 滅 小 〇 因 此 1 1 Λ 半 導 體 装 置 之 m 學 特 性 與 可 靠 性 將 會 下 降 0 1 I 依 據 傳 统 式 方 法 > 元 件 隔 離 絕 緣 膜 突 出 於 半 導 體 基 片 1 1 Γ » 藉 Μ 形 成 階 梯 Ο 结 果 光 的 漫 反 射 將 發 生 於 後 續 之 石 版 I 1 印 刷 製 程 中 故 而 產 生 一 峽 谷 現 象 0 亦 即 t 由 於 案 局 部 1 I 丟 失 將 形 成 — 破 m 的 圖 寨 0 此 導 致 了 半 導 Si 装 置 之 工 作 i I 特 性 與 可 靠 性 的 下 降 0 因 此 1 製 程 良 率 會 下 降 0 1 1 1 C 發 明 之 概 要 Λ 1 1 本 發 明 之 —- § 的 係 在 於 消 6- 除 上 述 前 技 中 涉 及 之 問 題 1 1 1 1 本纸張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） 4 184 8 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( ) 1 1 I 並 提 供 一 種 形 成 半 導 體 装 置 之 一 元 件 隔 離 瞑 之 方 法 其 可 1 獲 得 佈 局 之 減 小 與 鳥 喙 現 象 發 生 率 之 減 小 Μ 便 容 易 進 行 1 I 後 讀 製 程 以 製 造 高 度 積 體 之 半 導 體 装 置 〇 請 先 閲 1 1 | 本 發 明 之 另 一 百 的 係 在 於 提 供 一 種 形 成 半 導 體 装 置 之 讀 背 I | & I 元 件 隔 離 膜 之 方 法 其 可 達 成 半 導 體 装 置 之 元 件 之 完 全 1 I 1 I 隔 離 藉 此 提 升 半 導 體 装 置 之 電 學 特 性 、 工 作 持 性 可 靠 事 項 1 I 再 1 度 及 產 出 0 4 方 面 寫 裝 依 據 本 發 明 之 提 供 種 形 成 半 導 體 裝 置 之 頁 1 I 元 (牛 隔 離 膜 之 方 法 該 方 法 包 括 步 驟 準 備 一 半 導 體 基 片 1 1 於 該 半 導 sim 腊 基 片 上 依 序 形 成 — 襯 底 氧 化 物 膜 與 一 第 一 氮 1 f 化 物 膜 藉 由 使 用 一 元 件 隔 雜 光 罩 來 過 蝕 刻 該 第 一 氮 化 物 1 訂 1 I 膜 與 該 襯 底 氧 化 物 膜 籍 Μ 於 該 半 導 體 基 片 内 形 成 — 第 一 孔 藉 由 使 用 — 蝕 刻 溶 液 來 清 潔 該 所 獲 结 構 之 % 個 上 表 面 1 1 » 於 該 選 擇 性 蝕 刻 之 第 一 氮 化 物 膜 與 襯 底 氧 化 物 膜 及 該 第 1 1 一 孔 之 測 壁 上 形 成 第 二 氮 化 物 膜 隔 層 藉 由 使 用 該 第 氮 1 化 物 膜 與 第 二 氮 化 物 嗅 隔 層 作 為 — 光 罩 而 於 該 半 専 髎 基 片 1 I 之 該 苐 — 孔 内 形 成 一 第 二 孔 熱 氧 化 該 第 二 孔 之 表 面 » 藉 1 1 I Μ 形 成 一 熱 氧 化 物 膜 > 及 去 除 該 第 一 氮 化 物 膜 襯 底 氧 化 i i 物 膜 及 第 二 氮 化 物 膜 隔 層 * 藉 此 形 成 —^ 元 件 隔 離 膜 〇 1 1 依 據 本 發 明 之 另 一 方 面 9 提 供 一 種 形 成 半 辱 體 裝 置 之 1 1 * 元 隔 離 犋 之 方 法 } 該 方 法 包 括 步 驟 ； 準 蔺 一 半 導 體 基 1 1 片 於 該 半 導 體 基 片 上 依 序 形 成 — 襯 底 氧 化 物 膜 > . 第 一 1 I 1 氮 化 物 膜 及 抗 反 射 膜 : 藉 由 7- 使 用 元 件 隔 雜 光 罩 來 過 訑 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公趁） 4184 8 2 A7 B7 經濟部中央標準扃員工消費合作社印製 五、發明説明 ( 7 ) 1 1 刻 該 第 一 氮 化 物 膜 與 該 襯 底 氧 化 物 膜 » 藉 Μ 形 成 一 第 —. 孔 1 、 —· 第 一 氮 化 物 膜 圖 案 、 一 抗 反 射 m 圈 案 及 一 襯 底 氧 化 物 s 1 I 請 1 1 膜 圖 案 藉 由 使 用 —«. 蝕 刻 溶 液 來 清 m 該 所 獲 结 構 之 整 個 上 先 Μ 1 1 表 面 於 該 第 — 氮 化 物 膜 圖 案 抗 反 射 膜 圖 案 襯 底 氧 化 讀 背 面 1 I 物 膜 圖 案 及 第 __. 孔 之 側 壁 上 形 成 第 二 氮 化 物 膜 隔 層 1 藉 由 之 注 1 1 意 I 使 用 該 第 一 氮 化 物 膜 圖 窠 與 第 二 氮 化 栩 膜 隔 層 作 為 一 光 罩 事 項 I 再 來 選 擇 性 蝕 刻 該 半 導 體 基 片 藉 此 於 該 第 孔 内 彤 成 " 第 填 寫 本 裝 I 二 孔 熱 氧 化 該 第 二 孔 之 表 面 藉 >1 形 成 —* 熱 氧 fb 物 膜 頁 "-w*· 1 | 及 去 除 該 第 一 氮 化 物 膜 圃 案 、 抗 反 射 膜 圈 案 第 二 氮化 物 1 I 膜 隔 層 與 襯 底 氧 化 物 膜 藉 此 彤 成 一 元 件 隔 離 膜 1 1 ( 依 據 又 --- 方 面 本 發 明 提 供 一 種 形 成 半 導 體 装 置 之 一 1 訂 元 件 隔 離 膜 之 方 法 » 包 括 步 驟 準 備 — 半 導 體 基 Η 於 該 1 i 半 導 體 基 片 上 依 序 形 成 襯 底 氧 化 物 膜 、 — 第 —** 氮 化 物 膜 1 f 及 — 抗 反 射 膜 1 藉 由 使 用 一 元 件 隔 離 光 罩 來 過 蝕 刻 該 第 一 ί 1 I 氮 化 物 膜 與 該 襯 底 氧 化 物 膜 藉 Μ 形 成 —* 第 一 氮 化 物 膜 圖 1 > -* 案 、 — 抗 反 射 膜 圖 案 及 襯 底 氧 化 物 瞑 圖 累 9 並 於 該 半 導 1 1 體 内 形 成 — 第 一 孔 > 藉 由 使 用 — 蝕 刻 溶 疲 來 清 潔 該 所 獲 结 1 I 構 之 m 画 上 表 面 * 於 該 第 一 氮 化 物 膜 圖 案 Ί 抗 反 射 膜 圖 案 1 1 、 襯 底 氧 化 物 膜 圖 案 及 第 一 孔 之 側 壁 上 形 成 第 二 氮 化 物 膜 I 1 隔 層 9 埶 • «·<> 氧 化 該 第 一 孔 之 表 面 t 藉 YX 形 成 一 第 一 熱 氧 化 物 1 j 膜 ) 去 除 該 第 —* 熱 氧 化 物 膜 藉 此 於 該 半 導 體 基 片 内 肜 成 1 I 一 第 二 孔 > 埶 1 · “ 氧 化 該 第 二 孔 之 表 面 % 藉 以 形 成 — 第 二 埶 氧 1 1 化 物 膜 及 去 除 該 第 — 氮 化 物 膜 案 > 抗 反 射 膜 圖 案 Λ 第 1 1 - 8- 1 1 本紙悵尺度通用中國國家標率（CNS > A4規格（21 OX 297公釐） 4184 3 2 A7 B7 經濟部中央橾準局員工消費合作社印製 五、發明説明 1 1 二 氮 化 物 膜 隔 層 與 襯 底 氧 化 物 膜 藉 此 形 成 — 元 件 隔 離 膜 1 1 I L 附 圖 藺 要 說 明 J 請 先 1 1 1 閱 j 本 發 明 之 其 它 巨 的 與 方 面 將 由 Μ 下 結 合 了 附 圖 之 實 陁 讀 合 1 面 1 例 的 描 述 中 清 楚 地 理 解 其 中 之 1 注 i 第 一 至 四 圖 係 為 剖 視 圖 分 別 說 明 一 種 形 成 半 導 體 装 思 事 項 1 I 置 之 —· 元 件 隔 ΓΤΠ 難 膜 之 傳 m 式 方 法 之 連 讀 步 再 填 1 寫 裝 1 第 五 至 十 圖 為 剖 視 圖 分 別 說 明 依 據 本 發 明 之 第 — 本 頁 實 施 例 之 形 成 半 専 體 裝 置 之 一 元 件 隔 ΓΤΤ1 離 膜 之 方 法 之 埋 m 步 f [ 驟 1 I 第 十 一 圖 係 為 剖 視 圖 說 明 依 據 本 發 明 之 第 二 實 施 例 1 1 訂 之 形 成 半 専 體 装 置 之 —* 元 件 隔 離 膜 之 方 法 1 第 十 二 圖 係 為 剖 視 圖 說 明 依 據 本 發 明 之 第 三 施 例 1 1 之 形 成 半 導 體 装 置 之 — 元 件 隔 離 膜 之 方 法 1 | 第 十 三 與 十 四 圖 係 為 剖 視 圈 分 別 說 明 依 據 本 發 明 之 1 第 四 實 施 洌 之 形 成 半 導 體 装 置 之 一 元 件 隔 離 膜 之 方 法 1 I 第 十 五 圖 係 為 第 圖 之 部 位 ft Β // 之 放 大 的 剖 視 圖 1 1 其 中 未 對 第 -1- 圖 之 结 構 進 行 清 潔 步 驟 ! i 第 十 —ί.士 圖 係 為 第 t 圃 之 部 位 Β 之 放 大 的 剖 視 圖 > i f 其 中 依 據 本 發 明 對 第 圖 之 结 構 進 行 清 潔 步 驟 l 1 1 第 十 -t： 圖 係 為 — 平 面 圖 說 明 一 元 件 隔 離 絕 緣 膜 其 1 1 由 於 使 用 了 第 十 六 圈 之 製 程 而 於 分 別 對 應 於 作 用 之 邊 1 緣 之 部 位 處 具 有 缺 陷 1 1 - 9- i ! 本紙張尺度適用中國國家標準（CNS ) A4規格（210/ 297公釐） A7 B7 經濟部中央標準局員工消費合作社印袈 五、發明説明 (η 1 1 | 第 十 八 圈 係 為 沿 第 十 七 圃 之 Ϊ 一 I 線 截 取 之 剖 視 圖 > 1 第 十 九 臑 係 為 第 八 圖 之 部 位 C 之 放 大 的 剖 視 圖 〇 1 I Γ 較 佳 實 疵 例 之 詳 细 描 述 ] 請 先 閱 1 1 I 第 五 至 十 圈 係 為 剖 視 圖 分 別 說 明 依 據 本 發 明 之 第 一 讀 背 1 | I 實 拖 例 之 形 成 半 導 體 裝 置 之 一 元 件 隔 難 膜 之 方 法 之 連 壤 步 之 注 1 I 意 1 1 驟 0 事 項 1 再 依 據 該 方 法 首 先 —* 襯 底 氧 化 物 膜 2 3 與 第 一 氮 化 填 寫 裝 物 膜 2 5 依 序 方 式 形 成 於 半 導 體 基 片 2 1 上 如 第 五 頁 1 | 圖 所 示 0 然 後 — 光 咀 劑 膜 圖 案 2 7 形 成 於 該 第 — 氮 化 物 膜 1 ί 2 5 上 0 該 襯 底 氧 化 物 膜 2 3 具 有 — 約 3 0 1 5 0 A 之 1 1 厚 度 0 該 第 一 氮 化 物 膜 2 5 具 有 — 約 1 5 0 0 6 0 0 0 1 訂 A 之 厚 度 考 慮 到 其 於 一 後 續 之 各 向 異 性 蝕 刻 製 程 中 被 過 1 [ 蝕 刻 Η 形 成 絕 緣 膜 隔 層 0 I 1 隨 後 該 第 · 氮 化 物 膜 2 5 與 襯 底 氧 化 物 膜 2 3 使 用 1 1 光 阻 m 膜 圈 案 2 7 作 為 一 光 罩 而 被 依 序 地 過 蝕 刻 如 第 —1— 1 圈 所 示 0 结 果 1 形 成 一 第 一 氮 化 物 膜 圖 案 2 5 a 與 — 襯 底 1 I 氧 化 物 膜 圖 案 2 3 a 0 1 1 I 於 過 蝕 刻 製 程 中 該 半 専 體 基 片 2 1 亦 被 蝕 刻 至 約 5 1 1 0 1 5 0 A 之 厚 度 藉 此 於 該 半 導 體 基 Η 2 1 内 形 成 . 1 1 第 一 孔 2 9 0 m 後 該 光 阻 劑 膜 圖 案 2 7 被 去 除 〇 此 時 蝕 1 I 刻 刺 餘 物 ( 圈 中 未 示 ) 被 殘 留 於 該 第 孔 2 9 内 0 1 1 使 用 一 氟 化 氫 基 轴 刻 溶 疲 該 半 導 體 基 片 2 1 之 顯 露 1 1 之 表 面 被 清 潔 約 1 0 至 1 0 0 秒 藉 此 於 該 第 一 氮 化 物 膜 1 1 - 1 0 - 1 1 本紙張尺度適用中國國家標準（CN’S ) Λ4規格（2丨OX 29?公釐） 418482 A7 _______!Z_—- 五、發明説明（ί ) 圖案2 5 a與襯底氧化物膜圖案23 a及第一孔2 Θ上形 成第二氮化物膜隔曆3 1 ，如第t圖所示。 該第二氮化物膜隔層3 1之形成，係藉由於去除了光 阻劑膜圖案2 7之後所獲得之结構上，沈積一第二戴化物 賸（圖中未示）至约100〜800A之厚度，以及以不 使用光罩之方式各向異性地蝕刻該第二氮化物膜以使該第 ~氮化物膜圖案2 5 a保持約1 5 0 0A之厚度來達成° 該第二氮化物膜隔層3 1補償了作用區中鳥嗓可能穿 透之部位，藉此防止作用區之損失。 使用該第一氮化物膜圖案2 5 a與第二氮化物膜隔層 3 1作為一光罩，半導體基片2 1之顯露部位隨後被姓刻 至約200〜500A之厚度，藉此形成一第二孔33 ’ 如第八圖所示。 於第二孔33過深之情況下’鳥喙之長度會非所欲地 增大。一元泮隔難絕緣膜（其形成於後讀之處理步驟中） 經濟部中失樣隼局員工消費合作社印裝 --------- 裝------ir (請先閲讀背面之注意事項再填寫本頁> 亦可能具有一較之半導體基片2 1為低之位準。於此情瑕 下，將作用區彼此完全地電氣隔離是不可能的°此導致了 漏電流的增大。 儘管圖中未示，於各向異性的蝕刻程序完成之後’一 基於氮化物膜之上之蝕刻剰餘橄被殘留於第二孔3 3中。 因此*隨後以一乾式去除法來進行蝕刻剩餘物之去除° 此乾式去除法偽藉由一鈾刻装置使用、CHF 3及 Ar之溫合氣體電漿來進行。於該溫合氮體電漿中' CF4與 -1 1 - 本紙張尺度通用中國國家標芈（CNS ) A4規格（210X297公釐） 4184 8 2 A 7 B7___ 1、發明说明（7 ) CHF 3之比例於75: 65至2 5 : 3 5之範園内變化。 陲後*對半導體基片2 1之顯露部位進行一熱氧化製 程（場氧化製程），藉此形成一熱氧化物膜35作為一場 氣化物膜，如第九圖所示。該熱氧化物膜3 5具有一約2 5〇〇〜3500A之厚度。 於前一處理步驟中不去除蝕刻剩餘物而進行場氧化製 程之情形下，於蝕刻剩餘物殘留之區域處無热氧化物膜生 成，便不可能形成具一所需厚度之熱氧化物膜。於此情形 下•最後獲得之半導體装置之電學特性會變差。 然後，第一氮化物膜圚案2 5 a、第二氮化物膜隔層 3 1與襯底氧化物膜圖栗23 a被去除。因此，形成一元 件隔離絕緣膜3 7，如第十圖所示。 於一氮化物膜蝕刻装置内進行處理以形成該第二氮化 物膜隔層3 1之第七圖之處理步.嫌，K及於一矽訑刻裝置 内進行處理以形成該第二孔3 3之第八圖之處理步驟*可 以簞一蝕刻過程來執行。 該簞一個蝕刻步驟可在同時改變蝕刻法因素*包括蝕 刻氣題頮別、比例與壓力，以及取決於蝕刻時間之功率下 •於軍一個蝕刻裝置内進行。 第十一圖係為剖視圖，說明依據本發明之第二實施例 之彤成半導體装置之一元件隔難膜之方法。 依據該方法，首先，一襯底氧化物膜4 3與一第一氮 化物膜4 5 Μ依序方式形成於一·半導體基片4 1上，如第 -1 2- 用中國國家榡準（CNS >Α4規格（210X297公埯) --------^------^ (請先閣讀背面之注意事項再填寫本頁) 經濟部中央梂箏扃員工消费合作社印裝 4 184 8 2 Α7 Β7 五、發明説明（ί。） 十一圖所示。一氧化物氮化物膜4 7隨後形成於該第一氮 化物膜45之上。該襯底氧化物膜43具一約3 0〜1 5 0A之厚度。該第—氮化物膜45具一約1 500〜60 〇〇A之厚度，考應：到其於一後禳之各向異性蝕刻製程中 被過蝕刻K形成絕緣膜隔層。該氧化物-氮化物膜4 7具 一約1 00〜500A之厚度。 随後，一光姐劑膜圈案4 9形成於該氧化物氮化物膜 47之上。透過該光阻劑膜圖案49，半専體基片41上 對懕於一元件隔離區之部位被顯茲出。 随後，依據本發明進行與第六至十圖相同之處理步驟 ，藉此形成一具一平面化上表面结構同時由較小鳥喙搆成 之元件隔雜絕緣膜（圖中未示）。 經济部中央標隼扃員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 於上述處理過程之處理中•氧化物-氮化物膜4 7延 媛了出琨於用以形成第二氮化物膜隔層（圖中未示）之各 向異性蝕刻步驟中之第一氮化物膜圖案（圖中未示）之損 失，藉此對應地增大了殘留於作用區内之第一氮化物膜圖 案（圖中未示）之厚度。亦即，氧化物-氮化物膜47供 抑制鳥喙之彤成。 氧化物-氮化拗膜4 7亦作為在形成光阻劑膜4 9之 步驟時之一抗反射膜。 第十二圖係為剖視圈，說明依據本發明之第三罝施例 之形成半導體裝置之一元件隔難膜之方法。 依據該方法1 一補底氧化物膜5 3與一第一 Μ化物膜 -1 3 - 本纸張尺度適用中圉國家標準（CNS ) Λ4規格（210Χ 297公釐） 4184 8 2 A 7 B7 五、發明説明（"） {讀先閲讀背面之注意事項再填寫本頁) 55首先以依序方式形成於一半導體基H5 1之上，如第 十二匾所示。然後一氧化物膜5 7依據一化學氣相锻積（ C V D)方法而形成於該第一氮化物膜5 5之上。該襯底 氧化物膜5 3具一約3 0〜1 5 Ο A之厚度，而該第一氮 化物膜55具一妁1 500〜6000A之厚度•考應到 其於一後鱭之各向異性蝕刻製程中被過蝕刻以、形成絕緣膜 隔層。該CVD氧化物膜57具一約1 〇〇〜500A之 厚度。 隨後，一光詛劑膜圖案5 9形成於該氧化物-氮化物 膜57之上，透過該光阻劑膜圖累59，半導體基片5 1 上對應於一元件隔離區之部位被顯露出。 隨後，依據本發明進行與第六至十圖相同之處理步驟 ，藉此形成一具一平面化上表面结構同時由較小鳥嗲構成 之元件隔雛絕緣膜（圖中未示）。 經濟部中央標準局員工消費合作社印製 於上述處理過程之處理中，CVD氧化饬膜57延媛 了出現於用K形成第二氮化物膜隔層（圖中未示）之各向 異性蝕刻步驟中之第一氮化物膜圖案（圖中未示）之損失 ，藉此葑應地增大了殘留於作用區内之第一氮化物膜圖葉 (圖中未示）之厚度。亦即，CVD氣化物膜57供抑制 鳥喙之形成。該C VD氧化物膜5 7亦作為形成光阻劑膜 59之步驟中之一抗反射膜。 第十三與十四圖係為剖視圖，分別說明依據本發明之 第四實施例之形成半導髏裝置之一元件隔離膜之方法。 -1 4 - 本紙掁尺度適用中國國家榡準（CNS ) Λ4規格（2I0X 297公釐） 4184 8 2 經濟部t央標隼局員工消費合作社印製 A7 B7 五、發明説明（呤） 依據該方法，依據本發明之第一罝施例、與第五至七 圖相同之處理步驟被實施’以形成如第十三圖所示之一结 構。 隨後，於約800〜1 1 〇 ◦亡下對該半導體基片6 1之顯露部位進行一熱氣化製程’藉此形成如第十三圖所 示之厚度約200〜10〇QA之一第一熱氧化物膜69 〇 然後使用一氟化氫基鈾刻溶液去除該第一熱氧化物膜 。因此，一厚度約1 00〜500A，對應於該第一熱氧 化物膜6 9·之約一半厚度之第二孔7 1形成於該半導體基 片61之顯露部位，如第十四圖所示。 隨後，進行與第九圖及第十圖相同之步驟，以於該第 二孔7 1内形成一元件隔離絕緣膜（圖中未示）。 依據本發明之另一實施例，元件隔離絕緣膜之形成可 如第二或第三實施例般，藉由於第一氮化物膜與光阻劑膜 圖案之間形成一氧化物-氮化物膜或C V D氣化物膜，並 施行如第四S施例之後讀處理步猱來達成。 第十五圖係為第七圈之部位〃 B"之放大的剖視圃， 其中未對苐六圓之结構進行清潔步驟。 於此情形下，由於使用氟化氫基蝕刻溶掖之清潔步驟 未進行，故半導體基片2 i之顯露的表面部位上即彤成一 自然氧化物膜3 0。於此狀況下*第二氮化物膜隔層3 1 係形成於該襯底氧化物膜2 3 a 、第一氮化物膜圖案2 5 -1 5- 本紙張尺度適用中國國家標率（CNS ) A4規格（210 X 297公釐） I — I - I : ί^— (讀先閱讀背面之，注意事項再填寫本頁) 訂 4 184 8 2 A7 _B7__ 五、發明説明（6 ) a及第一孔2 9之側壁上。 於此情彤下，該自然氧化物膜30供促進後續熱氧化 製程期間之鳥喙之成長，藉此減小作用區。因此難以製造 一高度積體之半導體裝置。 第十六圖係為第七圖之部位〃 B 〃之放大的剖視圖’ 其中依據本發明對第六圖之结構進行清潔步驟° 使用一氟化氫基蝕刻溶疲，對第十五圖之該襯底氧化 物膜圈案2 3 a及該自然氧化物膜3 0施行一側面蝕刻製 程至少1 0 0秒，藉此形成切口 3 2。隨後•該第二氮化 物膜隔層3 1肜成於該襯底氧化物膜圈案23a、該第一 氮化物瞑圖案25a&第一孔29之上。 於該第二氮化物膜隔層3 1形成期間，該第二氮化物 膜掩蔽了切口 3 2。於此狀況下進行元件隔雜絕緣膜之形 成之際，掩蔽切口 32之第二氮化物膜隔層3 1壓制了半 導體基H21。结果形成了缺陷（圖中未示）。 經濟部_央標隼局員工消費合作杜印装 (請先閱讀背面之注意事項再填寫本頁) 第十t圖係為一平面圖，說明一元件隔離絕緣膜3 7 ，其由於使用了第十六圖之製程，而於分別對懕於作用區 之邊緣之部位處具有缺陷3 4。 於第十t圔中，參考標號"100"表示界定於半導 體基片2 1上之作用區，而參考標號"200 "表示界定 於該半導體基片21上之一元件隔離區。參考標號"34 ^ "表示形成於作用區1 0 0之邊緣上之缺陷。 第十八圖係為沿第十七圃之I 一 I線截取之剖視圃。 -16- 本紙ft尺度通用中國國家標準（CNS ) A4規格（210X297公釐) 4 184 8 2 A7 B7 五、發明说明（#) 參考第十八圖所示，缺陷34形成於相鄰元件隔雛絕緣膜 37而設之作用區1 〇〇之部位上° 相反的，第十九圖偽為第八圖之部位"C "之放大的 剖視圖。第十九圖解釋了於形成第九圖之熱氧化物瞑3 5 之際，藉由執行第七圖之過蝕刻製程來抑制鳥喙形成之原 理。 如第十九圖所示，第一孔2 9係形成為具一深度D。 因此*電離子移動長度隨著第二氮化物膜隔層3 1之厚度 的增大而增大，藉此進一步抑制了出現於熱氧化製程中之 鳥喙之成長。 由上述描述中可清楚地獲知•本發明之方法提供了各 種功效。 即，本發明之方法與傅統L 13 C 0 S技術相比，有效地防止 了鳥喙之形成。因此有可能獲得寬作用區。 本發明之方法亦提供一種相當於約9 0%或以上體積 比之優良的平面化。因此有可能防止光線由元件隔離絕緣 膜產生漫反射，藉此防止一峽谷現象。 經濟部中央標準局員工消費合作社印装 --------¾------ΐτ (請先閱讀背面之注意事項再填寫本頁) 依摟本發明·亦達成體積比之增大。該一體積比之增 大導致穿透電壓之增大。因此有可能提升半導體装置之電 學特性、工作持性、可靠性及生產良率。 因此*依據本發明之肜成半導髖装置之一元件隔離絕 緣膜之方法適用於製造高度積體之半導體装置。 儘管為著說明之目的提出了本發明之較佳實施洌，那 -1 7- 本紙張尺度適用中國國家標準（CNS ). Α4規格（2丨0 X 297公釐） 418482 A7 B7 五、發明説明（〇 利 可 專為 請均 申代 明替 發及 本加 離添 脫 、 未化 ’ 變 解種 理各 當的 應神 士精 人與 之圍 藝範 技之 項示 此揭 悉所。 熟圍者 些範能 -------- ^------1Τ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨0 X 297公釐）
五、發明説明（0) 些熟悉此項技藝之人士應當理解，未脫離本發明申請專利 範圍所掲示之範圍與精神的各種變化、添加及替代均為可〔圖式元件符號說明〕 經濟部智慧財產局員工消费合作社印製 1 半 導 體 基 片 3 襯 底 氧 化 物 膜 5 氮 化 物 m 7 光 m 劑 膜 圖 案 9 接 s 口* fm 孔 11 熱 氧 化 物 膜 13 元 件 隔 離 絕 緣 膜 2 1 半 導 體 基 Η 2 3 襯 底 氧 化 m m 2 3 a 襯 底 氧 化 饬 膜 圖 案 25 第 一 氮 化 物 膜 2 5a 第 — 氮 化 物 膜 圖 案 27 光 咀 劑 膜 圖 案 2 9 第 一 孔 3 0 @ 然 氧 fb 物 m 3 1 第 二 氮 化 Ait w 膜 隔 層 3 2 切 α r、 t、 ύ 0 第 二 孔 34 缺 -18- (請先閲讀背面之注意事項再填寫本買) -裝-
,1T 線 本紙張尺度適用中國國家樣隼{ CNS ) Α4規格（210Χ297公釐） 五、發明説明（仏） —-1 4 9 4 A7 B7 膜 緣 _ 絕 物離 ft隔 氧件 熱元 Η 基 體 導 半 瞋 物 化 氧 底 親 膜 物 fh 氮 I 第 模 珣 qlc 氮 物 化 氧 案0 膜 阻 光 0 片物 基ib 體氧 0 底 半 観 第 膜物化 氮 案 圖 片 膜膜基 韧劑體 化阻導 氧光半 瞑 化 氧 底 襯 第 第 第 _ 韧 ib 氮 層 隔 掬 ib 氮 膜 物 b ^—τί 氧 熟 (請先閲讀背面之注意事項再楨寫本頁) -裝· 訂 線 經濟部智慧財產局Μ工消骨合作社印製 孔二 第 區 離 區隔 用阼 作 元 物 狀 噪 鳥 位 β- 位 ru. fta - 9 本紙張尺度通用中國國家標準（CNS ) Α4規格（210 X 297公釐） A7 B7 五、發明説明（Π) D 深度 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印焚 -2 i)- 本紙張尺度通用中國國家樓準（CNS ) A4規格（21 OX 297公釐>

Claims (1)

  1. S st>> 六、申請專利範圍 1 -—棰肜成半導體裝置之一元件隔離輯之方法，包 (請先閲讀背面之注意事項再碲\本頁) 活步驟： 提ί共一半導體基Η ; 於該半導體基Η上依序形成一襯底氧化物膜與一第一 氮ib钧膜； 藉由使闬一元ί半隔離光罩來過轴刻該第一氮化栩賴輿 該_底氧化物膜，藉以於該半導體基S内肜成一第一孔； 藉由便用一独刻溶液來清潔該所獲结構之整圖上表面 於該選擇拄蝕刻之第一氮化物膜與襯底氧化物膜及該 第一孔之側壁上形成第二氮化物膜隔層； 藉由使用該第一氮化物膜與第二氮化物膜隔罾作為一 光罩而於該半導體基片之該第一孔內形成一第二孔； 去除於形成第二孔之後殘留於該第二孔内之蝕刻剰餘 物； 熱氧化該第二孔之表面，藉Μ在第二孔上形成一熱氧 fb珣_ ;及去除該第一氮ib物膜、襯底氧化物膜及第二氮 化珣膜隔層，藉此形成一元件隔離膜。 2 ·如申請專利範圍第1項所述之方法，其中該襯底 氧ib物膜具有約3 0〜1 5 Ο A之厚度，該第一氮t'b物膜 具有约1 500〜6 0 00A之厚度，該第一孔具有约5 0〜1 5 0 A之深度，埂該第二孔罠有約2 () 0〜5 0 0 A之深度·: 本紙ft尺度適用中國國家標準（CNS > Λ4規格（2丨0X297公釐） 經濟部智慧时-^:只工^費^作社印災 六、申請專利範圍 3 *如申請專利範圍第1項所述之方法1其中該清，f 步驟係使用一氪丨b Μ轴刻溶液進行約1 0〜I 0 0秒。 4 _如申請專利範園第1項所述之方法，其中砍據一 乾式去除法|使用C F 4 : C H F 3比例於7 5 : 6 5至2 5 : 3 5範圍 内變化之CF4 、（:HF3及Ar之混合氣體電漿，去除於肜成該 第二孔之後殘留於該第二孔内之蝕刻剌餘物3 5 ·如申請專利範圍第1項所述之方法，其中彤成該 第二氮化物膜隔層之該步驟與彩成該第二孔之該步驟像於 m —個蝕刻裝置內進行·· 6 · —锺形成半導體装置之一元件隔離膜之方法，a 括步驟： 提供一半導體基片； 於該半導體基片上依序形成一襯底氧化物膜、一第一 氮化物膜及一抗反射膜； 藉由使用一元件隔離光置采過蝕刻該第一氮化物膜與 該襯底氧化物_，藉Μ形成一第---孔、-第一氮ib韧膜圖 案、一抗反射膜圖莕及一襯踩氧化勘膜圖案； 藉由使用一蝕刻溶液來清潔該所獲结構之整個上表面 * 於該第一氮化物膜圖案、抗反射膜圖案、襯底氧化物 圖案反第一孔之側壁上形成第二氮ib物膜隔圈； 藉由使用該第一氮ib物膜驪案與第二氮ib物睽隔曆作 為-_·光運來選擇性触刻該半導髖+基Η，Μ此於該第一孔内 (請先閱讀背面之注意事項再矽丨本頁) 本紙張尺度適用中國國家標嗥（CNS ) Α4規格（210X297公釐） 經濟部"-^^是^:㈡工淌^合作社印；^ A8 B8 C8 D8六、申請專利範圍 形成一第二孔； 去除於肜成第二孔之後殘留於該第二孔内之蝕刻刺餘 物； 熱氧化該第二孔之表面，藉Μ形成一熱氧化拘膜；反 去除該第一氮ib物膜圖案、抗反射膜圖案、第二氮ib 掏膜隔層與襯底氧化物膜，藉此形成一元件隔離膜。 7 ·如申請專利範圍第6項所述之方法，其中該抗反 射_ (¾由一氧化物-氮化物_溝成。 8 ·如申請專利範圍第6項所述之方法*其中該抗反 射_偽由一化學氣相澱積氧化物膜構成。 9 ·妬申請專利範圍第6項所逑之方法，其中該抗反 射膜具有約1 ◦ 0〜5 Ο Ο A之厚度，該第一氮化物膜具 有約1 500〜6000A之厚度，該第一孔具有約50 〜I 50A之深度，及該第二孔具有約200〜500A Z深度。 1 〇 .如申請專利範園第6項所述之方法，其中該抗 反射膜係作為該第一氮ib物膜之抗反射膜： 1 1 •如申請專利範圍第6項所逑之方法，其中該清 溜步驟係使用一氟化氫独刻溶液進行約1 0〜1 〇 〇秒3 i 2 · —種形成半導體装置之一元件隔離膜之方法， 包括步驟： 提供一半導體基片； -3 - 4 184 8 2 J. I ^--------裝------訂------線 (請先閱讀背面之注意事項再磺1本頁) 象纸浪足度適用中國國家標华（CMS ) A4規格（210X297公釐） 4184 8 2 ?8g D8六、申請專利範圍 於該半導體基片上砍序形成一襯底氧化物膜、-第一 氮化物膜a —抗反射膜； 藉由使用一元I牛隔離光罩來過蝕刻該第一氮化物膜與 該襯底氧化物膜，賴以形成一第一氪化物膜圖案、一抗反 射膜闔案及一観底氧化物膜圖案，並於該半導體內形成一 第一孔； 籍由使用一蝕刻溶液.采清潔該所獲，结構之整個上表面 ， 於該第一氮化物__案、抗反射膜麵案、襯底氧化物 膜圖案及第一孔之側壁上形成第二氮化物膜隔層； 熱氣化該第一孔之表面，藉以形成一第一熱氧化物膜 » 去除該第一熱氧化物膜，藉此於該半導體基Η内形成 一第二孔； 去除於形成第二孔之浚殘留於該第二孔内之蝕刻剩餘 物； 熱氣化該第二孔之表面，藉Μ形成一第二熱氧化物瞑 :及 去除該第一氮化物賴圖案、抗反射睽圖案、第二氮化 韧_隔層與襯底氧fb物糗，藉此形成一元件隔離_ 1 3 ·如电請專利範圍第1 2項所述之方法，其中該 抗反射_除由一氧ib物-M ib物幞構成 1 4 ·如申請專利範園第1 2項所述之方法，其中該 (請先閱讀背面之注意事項再填寫本頁) 衣紙張尺度適用中國國家標準（CNS > A4現格（210X297公釐） 經濟部^5!,ί"Α9:工"赍合作社印災 Αδ ^ ^ Λ Β8 C8 D8六、申請專利範圍 抗反射膜係由一化學氣相殿積氧化物膜構成。 1 5 ·如甲請專利範圍第].2項所述之方法，其中該 抗反射膜具育約1 ◦ 0〜5 Ο Ο Α之學度，該第一氮化© 膜具育約1 5 0 0〜6 Ο Ο Ο A之厚度，該第一熱氧化物 膜具有約200〜1 000A之厚度，該第一孔具有约5 0〜1 5 0 A之深度，及該第二孔具有約1 〇 〇〜5 0〇 A之深度。 1 6 ·如申請專利範園第1 2項所述之方法，其中該 抗反射膜係作為該第一氮化物膜之抗反射_ : 1 7 ·如申請專利範圍第1 2項所述之方法，其中該 清潔步驟係使用一氟化氫蝕刻溶液進行約1 〇〜1 〇 〇秒 1 8 ·如申請專利範圍第1 2項所述之方法，其中形 成該第一熱氧化物賴之該熱氧ib步驟除於約8 0 0〜1 i 0 0 ;C之溫度下進行。 J——：--------t------iT-------^ (請先閲讀背面之注意事項再填寫本頁) t紙張反度適用中國國家榡準（CNS ) Α4規格{210Χ 297公釐）
TW086105022A 1996-04-22 1997-04-18 Method for forming element isolating film of semiconductor device TW418482B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012197A KR100209367B1 (ko) 1996-04-22 1996-04-22 반도체 소자의 소자분리 절연막 형성방법

Publications (1)

Publication Number Publication Date
TW418482B true TW418482B (en) 2001-01-11

Family

ID=19456309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086105022A TW418482B (en) 1996-04-22 1997-04-18 Method for forming element isolating film of semiconductor device

Country Status (7)

Country Link
US (2) US5940719A (zh)
JP (1) JP3076772B2 (zh)
KR (1) KR100209367B1 (zh)
CN (1) CN1062679C (zh)
DE (1) DE19716687B4 (zh)
GB (1) GB2312552B (zh)
TW (1) TW418482B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358046B1 (ko) * 1999-12-29 2002-10-25 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
DE10000465C2 (de) * 2000-01-07 2003-06-18 Forschungszentrum Juelich Gmbh Mechanisch miteinander verbundene Brennstoffzellen sowie Verfahren zu deren Herstellung
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
JP2002134604A (ja) * 2000-10-27 2002-05-10 Oki Electric Ind Co Ltd 半導体装置における素子分離領域の形成方法
US6864041B2 (en) * 2001-05-02 2005-03-08 International Business Machines Corporation Gate linewidth tailoring and critical dimension control for sub-100 nm devices using plasma etching
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
US6917093B2 (en) * 2003-09-19 2005-07-12 Texas Instruments Incorporated Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits
DE102004042459B3 (de) * 2004-08-31 2006-02-09 Infineon Technologies Ag Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis
CN101359615B (zh) * 2007-07-30 2010-08-11 中芯国际集成电路制造(上海)有限公司 半导体器件隔离结构及半导体器件的制作方法
US9159576B2 (en) 2013-03-05 2015-10-13 Qualcomm Incorporated Method of forming finFET having fins of different height
CN109216257B (zh) * 2017-07-03 2020-12-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5021595A (zh) * 1973-06-29 1975-03-07
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
US4583281A (en) * 1985-03-13 1986-04-22 General Electric Company Method of making an integrated circuit
JPS6387742A (ja) * 1986-09-30 1988-04-19 Nec Corp 半導体装置の製造方法
EP0284456B1 (en) * 1987-02-24 1991-09-25 STMicroelectronics, Inc. Pad oxide protect sealed interface isolation process
US4981813A (en) * 1987-02-24 1991-01-01 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation process
JP2589839B2 (ja) * 1990-02-02 1997-03-12 シャープ株式会社 半導体装置の製造方法
JPH0521595A (ja) * 1991-07-10 1993-01-29 Sharp Corp 半導体基板の洗浄方法
JPH05198570A (ja) * 1991-10-01 1993-08-06 Hitachi Ltd 半導体集積回路装置及びその製造方法
US5246537A (en) * 1992-04-30 1993-09-21 Motorola, Inc. Method of forming recessed oxide isolation
KR940003070A (ko) * 1992-07-10 1994-02-19 문정환 반도체소자의 단위소자간 격리방법
JPH06283522A (ja) * 1993-03-30 1994-10-07 Sony Corp 半導体装置の素子間分離方法
JPH0831811A (ja) * 1994-07-15 1996-02-02 Sony Corp 半導体装置の素子分離領域の形成方法
TW256945B (en) * 1994-10-08 1995-09-11 United Microelectronics Corp Process of device isolation
KR100197651B1 (ko) * 1995-11-03 1999-06-15 김영환 반도체 소자의 소자 분리막 제조방법

Also Published As

Publication number Publication date
JPH1041291A (ja) 1998-02-13
JP3076772B2 (ja) 2000-08-14
CN1062679C (zh) 2001-02-28
US5940719A (en) 1999-08-17
KR100209367B1 (ko) 1999-07-15
US6027985A (en) 2000-02-22
GB2312552A (en) 1997-10-29
CN1165402A (zh) 1997-11-19
KR970072298A (ko) 1997-11-07
GB2312552B (en) 2001-05-09
DE19716687B4 (de) 2006-06-01
DE19716687A1 (de) 1997-10-30
GB9708028D0 (en) 1997-06-11

Similar Documents

Publication Publication Date Title
TW418482B (en) Method for forming element isolating film of semiconductor device
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
US6232200B1 (en) Method of reconstructing alignment mark during STI process
US6255176B1 (en) Method of forming trench for semiconductor device isolation
US6339004B1 (en) Method of forming shallow trench isolation for preventing torn oxide
US8089153B2 (en) Method for eliminating loading effect using a via plug
TW408432B (en) The manufacture method of shallow trench isolation
US6040231A (en) Method of fabricating a shallow trench isolation structure which includes using a salicide process to form an aslope periphery at the top corner of the substrate
JPH06302684A (ja) 半導体素子のフィールド酸化膜形成方法
JP2910536B2 (ja) 半導体装置の製造方法
TW479322B (en) Manufacturing method of local inter connect contact opening
JPH07302791A (ja) 半導体素子のフィールド酸化膜の形成方法
KR100758494B1 (ko) 반도체 장치의 소자 분리 영역 및 그 형성 방법
KR20110047815A (ko) 반도체장치 제조 방법
US6780774B2 (en) Method of semiconductor device isolation
TW409350B (en) Method for fabricating the shallow trench isolation (STI)
KR100205325B1 (ko) 반도체 소자 격리 제조방법
KR100429555B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
US20090253241A1 (en) Method for manufacturing a semiconductor device
JP2005353674A (ja) 半導体装置の製造方法及び半導体装置。
TW436975B (en) Shallow trench isolation process
KR100228345B1 (ko) 반도체 장치의 소자분리 방법
TW523795B (en) Mixed mode process
TW403999B (en) Manufacture method of semiconductor device
KR20020044682A (ko) 반도체소자의 소자 격리막 형성 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees