KR20020044682A - 반도체소자의 소자 격리막 형성 방법 - Google Patents

반도체소자의 소자 격리막 형성 방법 Download PDF

Info

Publication number
KR20020044682A
KR20020044682A KR1020000073684A KR20000073684A KR20020044682A KR 20020044682 A KR20020044682 A KR 20020044682A KR 1020000073684 A KR1020000073684 A KR 1020000073684A KR 20000073684 A KR20000073684 A KR 20000073684A KR 20020044682 A KR20020044682 A KR 20020044682A
Authority
KR
South Korea
Prior art keywords
mask
forming
film
layer
device isolation
Prior art date
Application number
KR1020000073684A
Other languages
English (en)
Inventor
정경윤
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000073684A priority Critical patent/KR20020044682A/ko
Publication of KR20020044682A publication Critical patent/KR20020044682A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체소자의 소자 격리막의 형성 방법에 관한 것으로, 반도체기판상에 소자격리마스크를 이용하여 하드마스크층을 형성하는 단계, 상기 하드마스크층을 이용하여 상기 반도체기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치를 포함한 상기 반도체기판상에 절연막을 형성하는 단계, 상기 절연막상에 상기 소자격리마스크를 리버스 톤으로 패터닝한 역소자격리마스크를 형성하는 단계, 상기 역소자격리마스크를 리플로우시켜 상기 절연막의 낮은 부분을 매립시키는 블록킹마스크를 형성하는 단계, 상기 블록킹마스크를 이용하여 상기 절연막을 에치백하는 단계, 및 상기 에치백된 절연막을 화학적기계적연마하여 필드절연막을 형성하는 단계를 포함하여 이루어진다.
본 발명은 낮은 부분을 매립시킨 블록킹마스크를 이용하여 단차가 높은 절연막을 미리 식각하므로써 후속 화학적기계적연마후 절연막의 손실없이 평탄도가 우수한 트렌치 구조의 필드절연막을 형성할 수 있다.

Description

반도체소자의 소자 격리막 형성 방법{METHOD FOR FORMING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 소자의 집적화에 따른 트렌치 구조의 소자 격리 기술에 있어서 STI의 평탄화를 개선시키도록 한 소자격리막의 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 소자 격리(Isolation; ISO)는 LOCOS(Local Oxidation of Silicon) 또는 PGI(Profiled Grove Isolation) 등과 같은 통상적인 소자 격리 방법을 이용하여 반도체기판의 소정 부분에 필드절연막을 형성하여 활성영역을 한정하는 필드영역을 형성한다.
소자 격리 방법 중에서 LOCOS 방법은 활성영역을 한정하는 산화 마스크인 질화막(Nitride)을 반도체기판상에 형성하고, 포토리소그래피(Photolithograpy) 방법으로 패터닝하여 반도체기판의 소정 부분을 노출시킨 후, 노출된 반도체기판을 산화시켜 소자 격리 영역으로 이용되는 필드산화막(Field Oxide)을 형성한다. 그러나, LOCOS 방법에 의한 필드산화막은 모서리(Edge) 부분에 새부리(Bird's beak)가 형성되어 활성영역을 잠식하는 문제가 발생하였다.
PGI 방법은 반도체기판을 식각하여 홈을 형성하고 그 홈에 절연 물질을 채워서 활성영역을 한정하므로써 새부리로 인해 활성영역을 잠식하는 문제를 해결할 수 있는 소자 격리 방법으로, 그 대표적인 예로는 STI(Shallow Trench Isolation) 방법이 있다.
STI 방법은 반도체기판상에 상기 반도체기판과 식각선택비가 양호한 질화막을 형성하고, 상기 질화막을 하드마스크(Hardmask)로 사용하기 위해 질화막을 포토리소그래피 방법으로 패터닝하여 질화막 패턴을 형성하고, 질화막 패턴을 하드 마스크로 사용하여 반도체기판을 소정 깊이로 건식 식각 방법으로 패터닝하여 트렌치를 형성한 후, 상기 트렌치에 절연막을 매립시킨 후 화학적기계적연마(Chemical Mechanical Polishing; CMP)하여 트렌치에 매립되는 필드절연막을 형성한다.
그러나, 화학적기계적연마 특성상 트렌치 패턴이 넓은 영역에 절연막이 잔류하게 되고 이러한 잔류 절연막을 제거하기 위하여 과도한 연마를 실시하면 패턴 모서리의 질화막이 마모되고 트렌치 간격이 좁은 영역의 절연막이 손상되어 디싱(Dishing)이 심하게 발생된다.
이와 같은 절연막 두께의 차이로 인하여, 평탄화를 목적으로 실시하는 화학적기계적 연마 공정의 마진을 위해 트렌치 깊이의 2배 정도의 두께로 절연막을 증착해야 하며, 따라서 제거해야하는 절연막의 양이 증가하므로 연마후 잔류하는 필드절연막의 두께 균일도가 나빠진다. 그리고, 절연막의 두께가 낮게 증착된 좁은 활성영역을 기준으로 화학적기계적연마 공정을 진행하면 넓은 활성영역에서는 화학적기계적연마 공정을 진행한 후, 절연막이 연마되지 않고 잔류하여 후속 공정에서 질화막 제거가 이루어지지 않는다.
또한, 넓은 활성영역을 기준으로 공정을 진행하면 좁은 활성영역과 셀지역에서는 과도한 연마에 의한 질화막패턴의 마모로 인하여 잔류하는 필드절연막의 두께 차이가 큰 문제점이 있다.
종래기술은 상기한 문제점들로 인해 소자간 절연효과를 감소시켜 소자 동작의 신뢰성을 저하시키며, 동일 웨이퍼상의 다이(Die)별로 동일 다이의 셀과 주변회로영역에서 잔류하는 절연막의 두께가 달라 후속 토폴로지 형성에 문제점을 초래한다.
상술한 문제점을 해결하기 위해 단차가 높은 절연막을 미리 식각하여 후속 화학적기계적연마후 필드절연막의 평탄도를 개선시킨 방법이 제안되었다.
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 소자 격리막의 형성 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체기판(11)상에 패드산화막(Pad oxide)(12), 패드질화막(Pad nitride)(13)을 형성한 후, 패드질화막(13)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 소자격리마스크(14)를 형성한다.
도 1b에 도시된 바와 같이, 소자격리마스크(14)를 이용하여 패드질화막(13)을 식각한 후 소자격리마스크(14)를 제거하고, 식각된 패드질화막(13)을 하드마스크로 하여 패드산화막(12)을 식각하고 계속해서 반도체기판(11)의 소자 격리 영역을 식각하여 소정 깊이를 갖는 트렌치(15)를 형성한다.
도 1c에 도시된 바와 같이, 트렌치(15)를 충분히 매립시킬 수 있는 두께로 갭필특성이 우수한 절연막(16)을 형성한 후, 절연막(16)상에 도 1a에서 이용되었던 소자격리마스크(14)의 리버스 톤(Reverse tone)을 취한 역소자격리마스크(14a)를 형성한다. 즉, 소자격리마스크(14)는 소자 격리 영역을 노출시키는 마스크로 사용되지만, 역소자격리마스크(14a)는 절연막(16) 형성후 단차가 높은 부분의 절연막을 식각하기 위한 마스크로서, 절연막(16)상에 감광막을 도포하고 소자격리마스크(13)를 리버스 톤으로 사진 및 식각하여 형성한다.
후속 공정으로 역소자격리마스크(14a)를 이용하여 단차가 높은 부분의 절연막(16)을 식각한 후 역소자격리마스크(14a)를 제거하고 후속 공정으로 화학적기계적 연마 공정을 실시하여 평탄도가 개선된 필드절연막을 형성한다.
그러나, 리버스 톤을 취하여 사진 공정을 진행하기 위한 마스크 형성시, 역소자격리마스크(14a)의 최소폭(Minimum width)과 최소간격(Minimum space)의 결정이 매우 어려워 여러 번의 실험을 거친후에 최소 크기가 결정되어 셋업시간(Setup time) 및 마스크 손실이 큰 문제점이 있다.
또한, 역소자격리마스크(14a)를 이용하여 단차가 높은 부분의 절연막(16)을 식각할 때, 역소자격리마스크(14a)의 모서리 부분에서 절연막(16)이 낮아지는 부분(A)이 식각되어 식각 타겟(Etch tagret) 및 사진 공정의 오버레이(Overlay) 제어가 매우 어려운 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 소자격리마스크를 그대로 역패터닝하여 마스크를 제조한 후 감광막을 리플로우시켜 사진 공정이 용이하고 평탄도가 우수한 소자 격리막의 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 소자 격리막의 형성 방법을 도시한 공정 단면도,
도 2a 내지 도 2f는 본 발명의 실시예에 따른 소자 격리막의 형성 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 패드산화막
23 : 패드질화막 24 : 트렌치
25 : 절연막 26 : 역소자격리패턴
27 : 블록킹패턴 28 : 필드절연막
상기 목적을 달성하기 위한 본 발명의 소자 격리막의 형성 방법은 반도체기판상에 소자격리마스크를 이용하여 하드마스크층을 형성하는 단계, 상기 하드마스크층을 이용하여 상기 반도체기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치를 포함한 상기 반도체기판상에 절연막을 형성하는 단계, 상기 절연막상에 상기 소자격리마스크를 리버스 톤으로 패터닝한 역소자격리마스크를 형성하는 단계, 상기 역소자격리마스크를 리플로우시켜 상기 절연막의 낮은 부분을 매립시키는 블록킹마스크를 형성하는 단계, 상기 블록킹마스크를 이용하여 상기 절연막을 에치백하는 단계, 및 상기 에치백된 절연막을 화학적기계적연마하여 필드절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 소자 격리막의 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 통상의 방법으로 STI 공정을 실시하여 소자격리를 위한 트렌치(24)를 형성하는데, 먼저 반도체기판(21)상에 패드산화막(22)과 패드질화막(23)을 순차적으로 증착한 후, 패드질화막(23)상에 감광막을 도포하고 사진 및 식각하여 소자격리마스크(도시 생략)를 형성한다. 여기서, 패드산화막(22)은 반도체기판(21)과 패드질화막(23)과의 사이에 발생하는 부정합 등에 의한 응력을 완화하기 위해 얇은 박막으로 형성한다.
소자격리마스크를 이용하여 하부의 패드질화막(23), 패드산화막(22)을 순차적으로 식각하여 패드산화막(22)과 패드질화막(23)의 적층구조로 이루어진 하드마스크층을 형성하고, 하드마스크층을 이용하여 노출된 반도체기판(21)을 소정 깊이만큼 식각하여 소자 격리를 위한 트렌치(24)를 형성한다.
여기서, 트렌치(24)의 폭(W)과 트렌치(24)간 간격(S)은 소자격리마스크에 의해 결정된다.
도 2b에 도시된 바와 같이, 트렌치(24)를 충분히 매립시킬 수 있는 두께로 갭필특성이 우수한 절연막(25)을 형성하는데, 이 때, 트렌치(24)의 중심부와 트렌치(24)가 형성되지 않은 부분에 형성되는 절연막(25)은 단차(d)를 갖는다.
도 2c에 도시된 바와 같이, 절연막(25)상에 감광막을 도포한 후 사진 및 식각하여 역소자격리마스크(26)를 형성하는데, 전술한 소자격리마스크를 그대로 리버스 톤하여 형성된다. 이 때, 종래기술과 동일하게 역소자격리마스크(26)의 모서리 부분에는 다른 부분보다 절연막(25)이 낮게 형성되어 있다.
도 2d에 도시된 바와 같이, 도 2c의 역소자격리마스크(26)를 리플로우 (Reflow)하여 역소자격리마스크(26) 모서리의 낮은 부분, 즉 다른 부분보다 단차가 낮은 부분의 절연막(25)을 채워주는 블록킹마스크(27)를 형성한다.
도 2e에 도시된 바와 같이, 블록킹마스크(27)가 형성된 절연막(25)을 에치백하여 단차가 높은 부분의 절연막(25)을 식각하여 단차가 낮아진 절연막(25a)을 형성한다. 이 때, 블록킹마스크(27)는 에치백 공정시, 트렌치 중심부의 절연막이 손상되는 것을 방지한다.
도 2f에 도시된 바와 같이, 패드질화막(23)을 연마정지막으로 하여 화학적기계적연마 공정을 실시하여 트렌치 중심부의 절연막이 손실되지 않은 평탄도가 우수한 필드절연막(28)을 형성한다.
도면에 도시되지 않았지만, 상술한 종래기술을 이용하면, 트렌치간 간격이 넓더라도 화학적기계적 연마후 잔류하는 절연막의 두께를 균일하게 할 수 있을 뿐만아니라 과도한 연마를 실시하지 않아도 되므로 트렌치 간격이 좁은 영역에서 발생되는 필드절연막의 디싱(Dishing)을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 소자 격리막 형성 방법은 소자격리패턴을 리버스톤으로 패터닝한 역소자격리패턴을 이용하여 단차가 높은 절연막을 미리 식각하므로써 후속 화학적기계적연마후 필드절연막의 두께를 균일하게 유지하여 필드절연막의 평탄도를 향상시킬 수 있으며, 역소자격리패턴을 리플로우시켜 트렌치 중심부의 낮은 절연막을 매립시키므로써 식각 타겟 및 사진 공정의 오버레이 제어가 용이하여 필드절연막의 손실없이 평탄도가 우수한 필드절연막을 형성할 수 있는 효과가 있다.

Claims (3)

  1. 반도체소자의 소자 격리막 형성 방법에 있어서,
    반도체기판상에 소자격리마스크를 이용하여 하드마스크층을 형성하는 단계;
    상기 하드마스크층을 이용하여 상기 반도체기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치를 포함한 상기 반도체기판상에 절연막을 형성하는 단계;
    상기 절연막상에 상기 소자격리마스크를 리버스 톤으로 패터닝한 역소자격리마스크를 형성하는 단계;
    상기 역소자격리마스크를 리플로우시켜 상기 절연막의 낮은 부분을 매립시키는 블록킹마스크를 형성하는 단계;
    상기 블록킹마스크를 이용하여 상기 절연막을 에치백하는 단계; 및
    상기 에치백된 절연막을 화학적기계적연마하여 필드절연막을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 소자 격리막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 트렌치를 형성하는 단계는,
    상기 반도체기판상에 패드산화막, 패드질화막을 순차적으로 형성하는 단계;
    상기 패드질화막상에 감광막을 도포하고 사진 및 식각하여 상기 소자격리마스크를 형성하는 단계; 및
    상기 소자격리마스크를 이용하여 상기 패드질화막, 패드산화막을 순차적으로 식각하여 상기 하드마스크층을 형성하는 단계
    를 더 포함하여 이루어짐을 특징으로 하는 소자 격리막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 역소자격리마스크는,
    상기 절연막상에 감광막을 도포하고 상기 소자격리마스크를 리버스 톤으로 사진 및 식각하여 형성되는 것을 특징으로 하는 소자 격리막의 형성 방법.
KR1020000073684A 2000-12-06 2000-12-06 반도체소자의 소자 격리막 형성 방법 KR20020044682A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073684A KR20020044682A (ko) 2000-12-06 2000-12-06 반도체소자의 소자 격리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073684A KR20020044682A (ko) 2000-12-06 2000-12-06 반도체소자의 소자 격리막 형성 방법

Publications (1)

Publication Number Publication Date
KR20020044682A true KR20020044682A (ko) 2002-06-19

Family

ID=27679867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073684A KR20020044682A (ko) 2000-12-06 2000-12-06 반도체소자의 소자 격리막 형성 방법

Country Status (1)

Country Link
KR (1) KR20020044682A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922074B1 (ko) * 2002-12-02 2009-10-16 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성방법
KR101312773B1 (ko) * 2011-11-16 2013-09-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반전 톤 sti 형성
CN112670168A (zh) * 2019-10-15 2021-04-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922074B1 (ko) * 2002-12-02 2009-10-16 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성방법
KR101312773B1 (ko) * 2011-11-16 2013-09-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반전 톤 sti 형성
CN112670168A (zh) * 2019-10-15 2021-04-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管
CN112670168B (zh) * 2019-10-15 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管

Similar Documents

Publication Publication Date Title
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR0151267B1 (ko) 반도체장치의 제조방법
KR20020044682A (ko) 반도체소자의 소자 격리막 형성 방법
US5913133A (en) Method of forming isolation layer for semiconductor device
KR100313523B1 (ko) 반도체 장치의 분리구조 형성방법
KR100608343B1 (ko) 반도체소자의 격리영역 형성방법
KR100888150B1 (ko) 반도체 소자의 트렌치 형성 방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR20040049871A (ko) 반도체 소자의 트렌치 산화막 형성 방법
KR19980048836A (ko) 반도체 소자의 소자분리막 형성방법
KR19990073663A (ko) 반도체 소자 분리를 위한 트랜치 제조 방법
KR100355875B1 (ko) 반도체 소자 분리 방법
KR19980065679A (ko) 얕은 트렌치 절연 형성 방법
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR20050011487A (ko) 반도체 소자의 소자분리막 형성방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20000013286A (ko) 반도체 장치의 소자분리막 제조방법
KR100281140B1 (ko) 반도체 소자의 제조 방법
KR100922074B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100418576B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20030092525A (ko) 반도체 소자의 콘택홀 형성 방법
KR20020017763A (ko) 반도체 소자의 소자분리막 형성방법
KR20050012655A (ko) 반도체 소자의 소자분리막 형성방법
KR20050022167A (ko) 반도체 소자의 소자분리막 형성방법
KR20010038753A (ko) 반도체 장치의 분리구조 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination