DE102004063148B4 - Isolierverfahren für Halbleiter-Bauelemente - Google Patents

Isolierverfahren für Halbleiter-Bauelemente Download PDF

Info

Publication number
DE102004063148B4
DE102004063148B4 DE102004063148A DE102004063148A DE102004063148B4 DE 102004063148 B4 DE102004063148 B4 DE 102004063148B4 DE 102004063148 A DE102004063148 A DE 102004063148A DE 102004063148 A DE102004063148 A DE 102004063148A DE 102004063148 B4 DE102004063148 B4 DE 102004063148B4
Authority
DE
Germany
Prior art keywords
layer
forming
hard mask
etching
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004063148A
Other languages
English (en)
Other versions
DE102004063148A1 (de
Inventor
Moon Jung Sungnam Shin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of DE102004063148A1 publication Critical patent/DE102004063148A1/de
Application granted granted Critical
Publication of DE102004063148B4 publication Critical patent/DE102004063148B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Isolierverfahren für ein Halbleiter-Bauelement, das folgendes umfasst:
Ausbilden einer Hartmaskenschicht durch aufeinander folgendes Übereinanderschichten einer Siliziumoxidschicht (1), einer Siliziumnitridschicht (2) und einer Schicht (3) aus einem thermisch erzeugten Oxid auf einem Halbleitersubstrat (10),
Ausbilden einer Hartmaskenschicht-Struktur durch Strukturieren der Hartmaskenschicht, um eine Oberfläche des Halbleitersubstrats (10) freizulegen, die einem Feldbereich entspricht, wobei die Hartmaskenschicht unter Verwendung eines hohen Ätzselektionsverhältnisses zwischen der Siliziumoxidschicht und der Siliziumnitridschicht strukturiert wird, das ein Ätzselektionsverhältnis für das Stoppen der entsprechenden Ätzung an der Siliziumoxidschicht (1) übersteigt, wobei als Bedingung, dass die Trockenätzung das hohe Ätzselektionsverhältnis erhält, HBr-Grundgas bei einer Temperatur von über 50° Celsius verwendet wird,
Ausbilden eines Abstandshalters (11) an jeder Seitenwand der Hartmaskenschicht-Struktur durch Berücksichtigen einer einem Rückbildungssoll entsprechenden Menge pro Seite,
Ausbilden eines Grabens (5) in dem Halbleitersubstrat (10) durch Ätzen der freigelegten Oberfläche des Halbleitersubstrats (10),
Füllen des Grabens (5) mit einer Isolierschicht (7) und...

Description

  • Die vorliegende Offenlegung betrifft ein Isolierverfahren für Halbleiter-Bauelemente.
  • Im allgemeinen besteht ein bekanntes Bauelement-Isolierverfahren aus folgenden Schritten: Aufwachsen einer Padoxidschicht zur Si3N4-Entspannung, Ausbilden einer Oxidschicht auf der Padoxidschicht und Ausbilden einer Oxidschicht als Maskenschicht für die Grabenätzung auf der Nitridschicht. Zu dem bekannten Verfahren gehört ebenfalls das Strukturieren der Maskenschicht, das Durchführen der Grabenätzung zum Ausbilden eines Grabens, das Ausführen einer Rückbildung unter Verwendung einer H3PO4-Ablösung zur Verhinderung einer Kerbe und Sicherstellung einer aktiven Breite, das erneute Aufwachsen einer Oxidschicht auf einen Feldbereich und das Isolieren eines aktiven Bereichs vom Feldbereich durch Ausführen von CMP (chemisch-mechanischem Polieren) auf der Oxidschicht.
  • Die US 6 403 486 B1 beschreibt ein Verfahren zum Bilden einer flachen Grabenisolation ohne umgekehrten Kurzkanaleffekt. Hierbei werden Abstandshalter aus oxidiertem Polysilikon in den dielektrischen Schichten oberhalb des Grabens gebildet und ein thermisches Oxid als Ummantelung auf den Innenwänden des Grabens im Substrat verwendet.
  • Die US 5 786 262 A beschreibt ein Verfahren zum Bilden einer flachen Grabenisolation mit einem Ozon-TEOS als lückenfüllendes Material. Das hier beschriebene Bilden der flachen Grabenisolation schließt eine Stützschicht und eine Siliziumnitridschicht ein, die auf dem Halbleitersubstrat gebildet wird. Eine thermische Oxidschicht wird anschließend auf der Siliziumnitridschicht gebildet.
  • Die US 5 795 811 A beschreibt ein Verfahren zum Bilden einer flachen Grabenisolation umfassend die sequenziellen Schritte des Bildens einer ersten Materialschicht und einer zweiten Materialschicht über einer Oberfläche eines Halbleitersubstraes, des selektiven Ätzens der ersten und der zweiten Materialschicht, des Bildens von Abstandshaltern auf den Seitenwänden der ersten und zweiten Materialschicht und des Bildens eines Grabens unter Verwendung der Abstandshalter als Maske.
  • 1 ist ein Flussdiagramm eines bekannten Verfahrens für das Ausbilden einer Bauelement-Isolierschicht bei einem Halbleiter-Bauelement. Die 2A bis 2H sind Querschnittsdarstellungen eines Halbleiter-Bauelements in verschiedenen Stadien des bekannten Verfahrens.
  • In 1 und 2A wird eine Siliziumoxidschicht 1 als Pufferschicht auf einem Halbleitersubstrat 10 ausgebildet. Eine Siliziumnitridschicht 2 wird auf der Siliziumoxidschicht 1 ausgebildet. Eine Schicht 3 aus einem thermisch erzeugten Oxid wird dann auf der Siliziumnitridschicht 2 ausgebildet (S101).
  • In 1 und 2B wird die Schicht 3 aus einem thermisch erzeugten Oxid mit Fotolack beschichtet. Der Fotolack wird belichtet und entwickelt, damit eine Fotolack-Struktur 4 ausgebildet wird. Die belichtete Schicht 3 aus einem thermisch erzeugten Oxid, die Nitridschicht 2 und die Oxidschicht 1 werden nacheinander durch Trockenätzen unter Verwendung der Fotolack-Struktur 4 als Ätzmaske geätzt (S102).
  • In 1 und 2C wird die Fotolack-Struktur durch O2-Plasmabehandlung entfernt (S103).
  • In 1 und 2D wird eine freigelegte Oberfläche des Siliziumsubstrats 10 durch Trockenätzen unter Verwendung der verbleibenden Schicht 3 aus einem thermisch erzeugten Oxid und der verbleibenden Nitridschicht 2 als Ätzmaske geätzt, um in dem Substrat 10 einen Graben 5 auszubilden (S104).
  • In 1 und 2E erfolgt an dem Graben 5 unter Verwendung einer H3PO4-Ablösung eine Rückbildung, um unter der Schicht 3 aus einem thermisch erzeugten Oxid eine Ausnehmung 6 auszubilden (S105).
  • In 1 und 2F wird über dem Substrat einschließlich des Grabens 5 und der Ausnehmung 6 eine Oxidschicht 7 für das Ausbilden eines Feldbereichs ausgebildet (S106).
  • In 1 und 2G erfolgt ein chemisch-mechanisches Polieren (CMP) der Oxidschicht 7 von 2F, bis die Siliziumnitridschicht 2 freiliegt (S107).
  • In 1 und 2H wird ein aktiver Bereich durch Oxid-Nassätzen und H3PO4-Ablösungsätzen auf eine Feldhöhe abgestimmt, und die verbleibende Siliziumnitridschicht 2 und die verbleibende Oxidschicht 1 werden entfernt (S108).
  • Infolgedessen wird ein aktiver Bereich und ein Feldbereich fertiggestellt.
  • Bei dem bekannten Rückbildungsverfahren unter Verwendung des Trockenätzens kann die Rückbildungswirkung durch das Abscheiden und Ätzen von Abstandshaltern unterstützt werden, um verschiedene Probleme des Nassätzens zu lösen.
  • Beim Rückbildungsprozess durch Trockenätzen erweist es sich jedoch als schwierig, den aktiven Bereich davor zu bewahren, dass er durch das Öffnen der Maske angegriffen wird. Dementsprechend ist es möglich, dass der aktive Bereich während des Ätzens zerstört wird.
  • 1 ist ein Flussdiagramm eines bekannten Verfahrens für das Ausbilden einer Bauelement-Isolierschicht bei einem Halbleiter-Bauelement.
  • Die 2A bis 2H sind Querschnittsdarstellungen eines Halbleiter-Bauelements in verschiedenen Stadien der Bearbeitung nach 1.
  • 3 ist ein Flussdiagramm eines offengelegten beispielhaften Verfahrens für das Ausbilden einer Bauelement-Isolierschicht bei einem Halbleiter-Bauelement.
  • Die 4A bis 4H sind Querschnittsdarstellungen eines Halbleiter-Bauelements in verschiedenen Stadien der Bearbeitung nach 3.
  • Hier wird offengelegt, ein Isolierverfahren zur Verwendung bei Halbleitern, durch das ein aktiver Angriff vermieden und im Fall des Einsatzes einer Rückbildung durch Trockenätzen zur Grabenisolierung ein stabiler aktiver Bereich abgesichert wird.
  • In 3 und 4A wird eine Siliziumoxidschicht 1 als Pufferschicht auf einem Halbleitersubstrat 10 ausgebildet. Eine Siliziumnitridschicht 2 wird auf der Siliziumoxidschicht 1 ausgebildet. Eine Schicht 3 aus einem thermisch erzeugten Oxid wird auf der Siliziumnitridschicht 2 ausgebildet (S301). Bei diesem Beispiel wird die Schicht 3 aus einem thermisch erzeugten Oxid, die Siliziumnitridschicht 2 und die Siliziumoxidschicht 1 als Hartmaske für das Trockenätzen des Halbleitersubstrats 10 aus Silizium verwendet.
  • In 3 und 4B wird die Schicht 3 aus einem thermisch erzeugten Oxid mit Fotolack beschichtet. Der Fotolack wird belichtet und entwickelt, damit eine Fotolack-Struktur 4 ausgebildet wird. Die belichtete Hardmaske wird dann durch Trockenätzen unter Verwendung der Fotolack-Struktur 4 als Ätzmaske geätzt (S302). Um eine spezifische Bauelement-Eigenschaft zu erhalten, lässt sich dabei die Beschädigung des Siliziumsubstrates 10 möglicherweise verhindern, indem die Siliziumoxidschicht 1 und die Siliziumnitridschicht 2 der Hartmaske geätzt werden. Daher kann beim Ätzen der Hartmaskenschicht ein hohes Ätzselektionsverhältnis zwischen der Siliziumoxidschicht 1 und der Siliziumnitridschicht 2 verwendet werden, das eine Geschwindigkeit für das Stoppen der entsprechenden Ätzung an der Siliziumoxidschicht 1 zur Entspannung übersteigt. Bei einem Beispiel beträgt das hohe Ätzselektionsverhältnis zwischen der Siliziumoxidschicht 1 und der Siliziumnitridschicht 2 10:1. Als Bedingung dafür, dass die Siliziumnitrid-Trockenätzung das entsprechende hohe Ätzselektionsverhältnis erhält, wird HBr-Grundgas bei einer Temperatur von über 50° verwendet.
  • In 3 und 4C wird die Fotolack-Struktur durch O2-Plasmabehandlung/Ablösung entfernt. Dann wird eine Abstandshalterschicht 11 über dem Substrat 10 einschließlich der verbleibenden Maske und einer belichteten Oberfläche des Substrates 10 abgeschieden. Dabei wird die Abstandshalterschicht 11 in einer Dicke abgeschieden, die die kritische Abmessung und ein Rückbildungssoll kompensiert (S303).
  • Bei den Beispielen aus 3 und 4D wird die Abstandshalterschicht 11 rückgeätzt, um einen auf jeder Seitenwand der verbleibenden Hartmaske verbleibenden Abstandshalter 11 auszubilden (S304). Dabei muss die Ätzmenge eine dem Rückbildungssoll entsprechende Menge pro Seite berücksichtigen.
  • In 3 und 4E wird eine freigelegte Oberfläche des Siliziumsubstrats 10 durch Trockenätzen unter Verwendung der verbleibenden Hartmaske einschließlich der Schicht 3 aus einem thermisch erzeugten Oxid und der Nitridschicht 2 und des Abstandshalters 11 als Ätzmaske geätzt, um in dem Substrat 10 einen Graben 5 auszubilden (S305). Im Vergleich zur bekannten Grabenausbildung in 2E stellt die hier offengelegte Grabenausbildung die Unterätzung der Siliziumnitridschicht 2 sicher, ohne einen zusätzlichen Prozess zu verwenden.
  • In 3 und 4F wird über dem Substrat einschließlich des Grabens 5 eine Oxidschicht 7 für das Ausbilden eines Feldbereichs ausgebildet (S306). In 3 und 4G erfolgt ein chemisch-mechanisches Polieren (CMP) der Oxidschicht 7 von 4F, bis die Siliziumnitridschicht 2 freiliegt (S307).
  • In 3 und 4H wird ein aktiver Bereich durch Oxid-Nassätzen und H3PO4-Ablösung auf eine Feldhöhe abgestimmt, und die verbleibende Siliziumnitridschicht 2 und die verbleibende Oxidschicht 1 sowie der Abstandshalter 11 werden entfernt (S308).
  • Infolgedessen wird ein aktiver Bereich und ein Feldbereich fertiggestellt.
  • Wie hier offengelegt wird dementsprechend eine Beschädigung des Substrats verhindert, indem eine Maske unter Verwendung einer hohen Selektivität zwischen einer Siliziumnitridschicht und einer Padoxidschicht geöffnet wird, wodurch ein stabiler aktiver Bereich sichergestellt wird. Zusätzlich wird eine Beschädigung des aktiven Bereiches bei der Trockenrückbildung verhindert, wenn ein aktiver Bereich des Halbleiter-Bauelements ausgebildet wird.
  • Gemäß einem Beispiel gehört folgendes zu einem offengelegten Verfahren: Ausbilden einer Hartmaskenschicht durch aufeinander folgendes Übereinanderschichten einer Siliziumoxidschicht, einer Siliziumnitridschicht und einer Schicht aus einem thermisch erzeugten Oxid auf einem Halbleitersubstrat, Ausbilden einer Hartmaskenschicht-Struktur durch Strukturieren der Hartmaskenschicht, um eine Oberfläche des Halbleitersubstrats freizulegen, die einem Feldbereich entspricht, Ausbilden eines Abstandshalters an jeder Seitenwand der Hartmaskenschicht-Struktur durch Berücksichtigen einer dem Rückbildungssoll entsprechenden Menge pro Seite, Ausbilden eines Grabens in dem Halbleitersubstrat durch Entfernen der freigelegten Oberfläche des Halbleitersubstrats, Auffüllen des Grabens mit einer Isolierschicht und Entfernen der Hartmaskenschicht-Struktur und des Abstandshalters. Dabei erfolgt die Rückbildung durch Trockenätzen. Die Hartmaskenschicht wird unter Verwendung eines hohen Ätzselektionsverhältnisses zwischen der Siliziumoxidschicht und der Siliziumnitridschicht strukturiert, das eine Geschwindigkeit für das Stoppen der entsprechenden Ätzung an der Siliziumoxidschicht zur Entspannung übersteigt. Das hohe Ätzselektionsverhältnis kann gemäß einem Beispiel 10:1 betragen. Als Bedingung dafür, dass die Trockenätzung das hohe Ätzselektionsverhältnis erhält, wird HBr-Grundgas bei einer Temperatur von über 50° verwendet.
  • Wenn der Abstandshalter ausgebildet wird, wird unter Berücksichtigung einer dem Rückbildungssoll entsprechenden Menge pro Seite eine Ätzmenge eingestellt.

Claims (2)

  1. Isolierverfahren für ein Halbleiter-Bauelement, das folgendes umfasst: Ausbilden einer Hartmaskenschicht durch aufeinander folgendes Übereinanderschichten einer Siliziumoxidschicht (1), einer Siliziumnitridschicht (2) und einer Schicht (3) aus einem thermisch erzeugten Oxid auf einem Halbleitersubstrat (10), Ausbilden einer Hartmaskenschicht-Struktur durch Strukturieren der Hartmaskenschicht, um eine Oberfläche des Halbleitersubstrats (10) freizulegen, die einem Feldbereich entspricht, wobei die Hartmaskenschicht unter Verwendung eines hohen Ätzselektionsverhältnisses zwischen der Siliziumoxidschicht und der Siliziumnitridschicht strukturiert wird, das ein Ätzselektionsverhältnis für das Stoppen der entsprechenden Ätzung an der Siliziumoxidschicht (1) übersteigt, wobei als Bedingung, dass die Trockenätzung das hohe Ätzselektionsverhältnis erhält, HBr-Grundgas bei einer Temperatur von über 50° Celsius verwendet wird, Ausbilden eines Abstandshalters (11) an jeder Seitenwand der Hartmaskenschicht-Struktur durch Berücksichtigen einer einem Rückbildungssoll entsprechenden Menge pro Seite, Ausbilden eines Grabens (5) in dem Halbleitersubstrat (10) durch Ätzen der freigelegten Oberfläche des Halbleitersubstrats (10), Füllen des Grabens (5) mit einer Isolierschicht (7) und Entfernen der Hartmaskenschicht-Struktur und des Abstandshalters (11).
  2. Verfahren nach Anspruch 1, bei dem das Ausbilden des Abstandshalters (11) eine Ätzmenge umfasst, die durch Berücksichtigen einer dem Rückbildungssoll entsprechenden Menge pro Seite eingestellt ist.
DE102004063148A 2003-12-30 2004-12-22 Isolierverfahren für Halbleiter-Bauelemente Expired - Fee Related DE102004063148B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0100537 2003-12-30
KR1020030100537A KR100561522B1 (ko) 2003-12-30 2003-12-30 반도체 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
DE102004063148A1 DE102004063148A1 (de) 2005-08-04
DE102004063148B4 true DE102004063148B4 (de) 2010-12-16

Family

ID=34698774

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004063148A Expired - Fee Related DE102004063148B4 (de) 2003-12-30 2004-12-22 Isolierverfahren für Halbleiter-Bauelemente

Country Status (4)

Country Link
US (1) US20050142734A1 (de)
JP (1) JP4139380B2 (de)
KR (1) KR100561522B1 (de)
DE (1) DE102004063148B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788588B1 (ko) * 2005-11-23 2007-12-26 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법
KR100744683B1 (ko) * 2006-02-27 2007-08-01 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN101118122B (zh) * 2007-09-03 2010-04-14 中冶长天国际工程有限责任公司 一种用于环冷机的防堵料风道密封板
CN101118121B (zh) * 2007-09-03 2010-05-19 中冶长天国际工程有限责任公司 一种用于环冷机台车的支承梁结构
CN101118119B (zh) * 2007-09-03 2010-05-19 中冶长天国际工程有限责任公司 一种用于环冷机台车单元静密封装置的密封结构
CN102376619B (zh) * 2010-08-12 2014-02-26 上海华虹宏力半导体制造有限公司 以ono作为硬质掩膜层形成浅沟槽结构的方法
CN102386122B (zh) * 2011-11-02 2017-06-09 上海华虹宏力半导体制造有限公司 采用硬掩膜形成隔离沟槽的方法
CN103811403B (zh) * 2012-11-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
TWI497609B (zh) * 2013-04-10 2015-08-21 Inotera Memories Inc 半導體記憶體製程
US9312293B2 (en) * 2013-08-27 2016-04-12 Semiconductor Components Industries, Llc Range modulated implants for image sensors
CN115668462A (zh) * 2020-03-31 2023-01-31 朗姆研究公司 用氯进行高深宽比电介质蚀刻
US20240079246A1 (en) * 2022-09-01 2024-03-07 Tokyo Electron Limited Methods for forming semiconductor devices using metal hardmasks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786262A (en) * 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation
US5795811A (en) * 1995-05-30 1998-08-18 Samsung Electronics Co., Ltd. Method for forming insulating films in semiconductor devices
US6403486B1 (en) * 2001-04-30 2002-06-11 Taiwan Semiconductor Manufacturing Company Method for forming a shallow trench isolation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321484A (ja) * 1995-05-24 1996-12-03 Nec Corp 半導体装置の製造方法
US5945724A (en) * 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795811A (en) * 1995-05-30 1998-08-18 Samsung Electronics Co., Ltd. Method for forming insulating films in semiconductor devices
US5786262A (en) * 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation
US6403486B1 (en) * 2001-04-30 2002-06-11 Taiwan Semiconductor Manufacturing Company Method for forming a shallow trench isolation

Also Published As

Publication number Publication date
DE102004063148A1 (de) 2005-08-04
KR100561522B1 (ko) 2006-03-16
JP4139380B2 (ja) 2008-08-27
KR20050068748A (ko) 2005-07-05
US20050142734A1 (en) 2005-06-30
JP2005197712A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
CN100452345C (zh) 制造半导体器件的方法以及一种半导体衬底
DE102013221228B4 (de) Verfahren zum Entfernen einer dielektrischen Schicht von einem Boden eines Grabens
DE102004063148B4 (de) Isolierverfahren für Halbleiter-Bauelemente
DE69626562T2 (de) Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
JPS6340337A (ja) 集積回路分離法
DE10234165A1 (de) Verfahren zum Füllen einer in einer Materialschicht gebildeten Öffnung mit einem isolierenden Material
DE69934384T2 (de) Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
US20020160615A1 (en) Semiconductor apparatus and method for fabricating the same
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
KR100675962B1 (ko) 열적 산화물이 채워진 얕은 소자 분리용 트렌치
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE112007000751T5 (de) Graben-Isolationsstruktur mit einem erweiterten Abschnitt
DE69534412T2 (de) III-V-Halbleiterstruktur und Verfahren zu deren Herstellung
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
KR100843239B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
DE10234699A1 (de) Ein Verfahren zum Bereitstellen eines dicken thermischen Oxides bei der Grabenisolation
DE19856805B4 (de) Grabenisolierstruktur und Verfahren zu ihrer Herstellung
KR100196420B1 (ko) 소자격리영역의 형성방법
KR100566305B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
JPH03178129A (ja) 半導体装置の製造方法
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR100873355B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: DONGBU ELECTRONICS CO.,LTD., SEOUL/SOUL, KR

8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110316

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130702