KR100369776B1 - 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법 - Google Patents

반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법 Download PDF

Info

Publication number
KR100369776B1
KR100369776B1 KR10-1999-0063768A KR19990063768A KR100369776B1 KR 100369776 B1 KR100369776 B1 KR 100369776B1 KR 19990063768 A KR19990063768 A KR 19990063768A KR 100369776 B1 KR100369776 B1 KR 100369776B1
Authority
KR
South Korea
Prior art keywords
thin film
film
heat treatment
surface treatment
correction
Prior art date
Application number
KR10-1999-0063768A
Other languages
English (en)
Other versions
KR20010061276A (ko
Inventor
변성수
김경민
김학재
유왕희
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR10-1999-0063768A priority Critical patent/KR100369776B1/ko
Publication of KR20010061276A publication Critical patent/KR20010061276A/ko
Application granted granted Critical
Publication of KR100369776B1 publication Critical patent/KR100369776B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명에서는 친수성 박막인 산화막이나 금속막을 140℃, 상압, 질소 분위기에서 가열하여 산화막은 10시간 후, 금속막은 1시간 후 표면이 소수성으로 변화하였다. 이렇게 표면이 소수성으로 변화한 박막은 감광막을 도포하고 습식 식각할 경우 박막과 감광막의 계면에서 접착이 좋아지므로 언더컷이 거의 발생하지 않아 불량을 감소시킬 수 있다.

Description

반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법{a surface treatment method for a thin film of a semiconductor device and photolithography method thereof}
본 발명은 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법에 관한 것이다.
반도체 소자의 제조 공정은 박막을 형성하고 사진 식각하는 공정을 포함하는데, 사진 식각 공정은 증착된 박막 위에 감광막을 도포하고 패터닝한 다음, 박막을 건식 또는 습식 식각하여 이루어진다. 이때, 사용되는 산화막이나 금속막 등의 박막은 높은 표면 에너지를 가지는 친수성 막질로서 공기 중의 습기를 흡착하므로 그 위에 도포된 감광막과 접착이 좋지 않게 된다. 이때 이 막을 120℃ 정도에서 가열하면 박막 표면의 수분을 제거할 수 있는데, 그렇더라도 감광막은 소수성이므로 친수성인 감광막과 접착이 좋지 않아 습식 식각을 할 경우, 박막과 감광막의 계면으로 식각액이 침투하여 도 1에서와 같이 감광막 하부의 박막이 식각되는 언더컷(undercut)이 발생한다. 따라서 불량이 발생하고 반도체 소자의 수율이 감소된다.
이러한 문제를 방지하기 위해 박막 표면에 헥사메틸디실라잔(HMDS : hexamethyldisilazane)과 같은 소수성 물질을 증착한 후 감광막을 도포하여 접착이 좋게 하는 방법이 제시되었는데, HMDS는 비용이 높고 인체에 유해한 단점이 있다.
본 발명의 과제는 반도체 제조 공정에서 불량을 줄이는 방법을 제시하는 것이다.
본 발명의 다른 과제는 친수성 박막의 표면 에너지를 낮추는 방법을 제시하는 것이다.
본 발명의 다른 과제는 박막과 감광막의 접착력을 좋게 하는 것이다.
도 1은 종래의 방법에 따른 사진 식각 공정에서 반도체 소자의 단면도이고,
도 2와 도 3은 본 발명에 따른 사진 식각 공정에서 반도체 소자의 단면도이고,
도 4는 본 발명에 따른 장치도이다.
이러한 과제를 해결하기 위해 본 발명에서는 친수성 박막을 형성한 다음, 열처리를 하여 박막의 표면을 소수성으로 변환시킨다.
본 발명에 따른 박막 처리 방법에서는 기판 위에 친수성 박막을 증착한 다음, 열처리하여 적어도 박막의 표면을 소수성으로 변환시킨다.
여기서 열처리 온도는 140~200℃인 것이 바람직하며, 이때 열처리는 상압 및질소 분위기에서 이루어질 수도 있고 또는 30 mtorr의 압력을 가지는 진공 상태에서 이루어질 수도 있다.
박막은 산화막, 질화막 및 금속막 중 어느 하나로 이루어질 수 있다.
본 발명에서 박막을 증착하기 위한 증착 반응로와 열처리하기 위한 열처리 반응로는 하나의 밸브로 연결되어 있어, 박막의 증착과 열처리는 외기에 노출되지 않고 이루어지는 것이 좋다.
또한, 본 발명에 따른 박막의 사진 식각 방법에서는 기판 위에 친수성 박막을 증착한 다음, 열처리하여 적어도 박막의 표면을 소수성으로 변환시킨다. 이어, 박막 상부에 감광막 패턴을 형성하고 감광막 패턴으로 덮이지 않은 박막을 식각한다.
여기서 열처리 온도는 140~200℃인 것이 바람직하며, 이때 열처리는 상압 및 질소 분위기에서 이루어질 수도 있고 또는 30 mtorr의 압력을 가지는 진공 상태에서 이루어질 수도 있다.
박막은 산화막, 질화막 및 금속막 중 어느 하나로 이루어질 수 있다.
이와 같이 본 발명에서는 친수성 막질을 열처리하여 빨리 소수성으로 변화시키므로 사진 식각 공정시 불량의 발생을 감소시킬 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자용 박막의 표면 처리 방법에 대하여 상세히 설명한다.
본 발명의 제1 실시예에 따르면 산화막이나 질화막 또는 금속막과 같은 친수성막을 상온, 상압에서 장시간 그대로 두어 소수성으로 변화시킨다. 열산화막의경우 약 5일 정도 지난 후 표면이 완전한 소수성으로 변화한 것이 관찰되었다. 그러나 이러한 경우 박막의 형성 후 오랜 시간이 경과하므로 박막의 표면이 오염되는 문제가 있다.
본 발명의 제2 실시예에서는 산화막이나 질화막 또는 금속막과 같은 친수성막을 140~200℃에서 열처리하여 소수성막으로 변화시킨다.
먼저, 140℃, 상압, 질소 분위기에서 열처리한 결과 금속막은 1시간, 열산화막은 10시간 경과 후 완전한 소수성으로 변화하였고, 동일 압력, 동일 분위기에서 170℃로 열처리하였을 때는 산화막이 1시간 후 소수성으로 변화하였다. 이와 같이, 같은 조건에서 금속막이 산화막보다 더 빨리 소수성이 되는 것을 알 수 있다.
다음으로 산화막 및 금속막을 140℃, 30 mtorr의 진공 상태에서 가열하였을 때는 소수성으로 변하기까지 소요된 시간이 앞서의 상압에서 열처리한 예보다 30% 정도 단축되었다.
여기서, 같은 온도일 때는 진공 상태에서 더 빨리 막의 성질이 바뀌는 것을 알 수 있다.
이때 막질의 표면 즉, 약 20Å 정도만이 소수성이 되며 이 두께 만큼을 제거하면 박막은 다시 친수성을 나타낸다.
이와 같은 소수성 막질은 동일한 종류의 친수성 막질에 비해 입자들이 약 70% 정도 덜 흡착되어, 초순수를 이용한 린스(rinse)시 친수성은 4164개의 입자가 흡착되고 소수성은 658개의 입자가 흡착되었다.
이러한 소수성 막질 위에 감광막 패턴을 형성한 다음, 그 하부 막을 식각하고 주사 전자 현미경(SEM : scanning electron microscope)으로 본 단면을 도 2 및 도 3에 도시하였는데 도 2는 산화막의 경우를 도 3은 금속막의 경우를 나타낸다. 도면에 도시한 바와 같이 감광막 패턴과 그 하부 막의 경계에서 언더컷이 거의 발생하지 않음을 알 수 있다.
따라서, HMDS와 같은 소수성 물질을 박막 표면에 증착하지 않아도 되므로 비용을 줄일 수 있다.
도 4에 도시한 바와 같이, 본 발명에서 증착 반응로(1)와 열처리 반응로(2)는 각각 밸브(5, 6)로 연결되어 있는 배기 부분(7, 8)을 포함한다. 증착 반응로(1) 내에는 규소와 같은 기판을 올려놓고 증착하기 위한 받침대(3)가 있는데 이것은 히터로 사용될 수도 있고 전극으로 사용될 수도 있으며, 열처리 반응로(2) 내에는 히터(4)가 있다. 이러한 증착 반응로(1)와 열처리 반응로(2)는 하나의 밸브(9)를 통해 연결되어 있어, 증착 반응로(1)에서 기판에 박막을 증착한 다음 이 밸브(9)를 통해 기판을 열처리 반응로(2)로 옮겨 열처리한다. 따라서, 박막의 증착과 열처리 과정이 외기와 접하지 않고 이루어질 수 있다.
본 발명에서는 친수성막을 가열하여 소수성으로 변화시킴으로써 사진 식각 공정시 발생하는 언더컷을 줄이고, 불량을 감소시킬 수 있다.

Claims (12)

  1. (정정) 기판 위에 친수성 박막을 증착하는 단계,
    상기 박막을 140~200℃의 범위에서 열처리하여 적어도 상기 박막의 표면을 소수성으로 변환시키는 단계
    를 포함하는 박막의 표면 처리 방법.
  2. (삭제)
  3. (정정) 제1항에서,
    상기 열처리는 상압 및 질소 분위기에서 이루어지는 박막의 표면 처리 방법.
  4. (정정) 제1항에서,
    상기 열처리는 30 mtorr의 압력에서 이루어지는 박막의 표면 처리 방법.
  5. 제1항에서,
    상기 박막은 산화막, 질화막 또는 금속막 중의 어느 하나인 박막의 표면 처리 방법.
  6. (정정) 제1항에서,
    상기 박막 증착 단계와 상기 열처리에 의한 상기 소수성 변환 단계는 밸브를 통하여 서로 연결되어 있는 반응로에서 실시하는 박막의 표면 처리 방법.
  7. 제6항에서,
    상기 박막의 증착과 열처리는 외기에 노출되지 않고 이루어지는 박막의 표면 처리 방법.
  8. (정정) 기판 위에 친수성 박막을 증착하는 단계,
    상기 박막을 140~200℃의 범위에서 열처리하여 적어도 상기 박막의 표면을 소수성으로 변환시키는 단계,
    상기 박막 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴으로 덮이지 않은 상기 박막을 식각하는 단계
    를 포함하는 박막의 사진 식각 방법.
  9. (삭제)
  10. (정정) 제8항에서,
    상기 열처리는 상압 및 질소 분위기에서 이루어지는 박막의 사진 식각 방법.
  11. (정정) 제8항에서,
    상기 열처리는 30 mtorr의 압력에서 이루어지는 박막의 사진 식각 방법.
  12. 제8항에서,
    상기 박막은 산화막, 질화막 또는 금속막 중의 어느 하나인 박막의 사진 식각 방법.
KR10-1999-0063768A 1999-12-28 1999-12-28 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법 KR100369776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063768A KR100369776B1 (ko) 1999-12-28 1999-12-28 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063768A KR100369776B1 (ko) 1999-12-28 1999-12-28 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법

Publications (2)

Publication Number Publication Date
KR20010061276A KR20010061276A (ko) 2001-07-07
KR100369776B1 true KR100369776B1 (ko) 2003-01-30

Family

ID=19631089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0063768A KR100369776B1 (ko) 1999-12-28 1999-12-28 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법

Country Status (1)

Country Link
KR (1) KR100369776B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5055971B2 (ja) * 2006-11-16 2012-10-24 株式会社ニコン 表面処理方法及び表面処理装置、露光方法及び露光装置、並びにデバイス製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032618A (ko) * 1995-02-20 1996-09-17 문정환 고융점 금속 질화막 형성방법
KR970030626A (ko) * 1995-11-03 1997-06-26 김주용 반도체 소자의 소자 분리막 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032618A (ko) * 1995-02-20 1996-09-17 문정환 고융점 금속 질화막 형성방법
KR970030626A (ko) * 1995-11-03 1997-06-26 김주용 반도체 소자의 소자 분리막 제조방법

Also Published As

Publication number Publication date
KR20010061276A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
JP3334911B2 (ja) パターン形成方法
JP2004513515A (ja) ホトレジストの改良形接着用アモルファス炭素層
US7057263B2 (en) Semiconductor wafer assemblies comprising photoresist over silicon nitride materials
KR100369776B1 (ko) 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법
JP2002110654A (ja) 半導体装置の製造方法
US5001083A (en) Method of priming semiconductor substrate for subsequent photoresist masking and etching
JPS62119924A (ja) 透過マスクの作製方法
KR100668729B1 (ko) 반도체 소자의 제조방법
KR100404477B1 (ko) 티타늄과 백금의 멀티레이어를 매스킹 물질로 이용한다공질 실리콘 형성방법
US20080090180A1 (en) Method of fabricating semiconductor device
JPH01212439A (ja) 層間膜の加工法
JPH0265256A (ja) 半導体装置の製造方法
JPS6347947A (ja) 半導体装置の製造方法
KR0184939B1 (ko) 반도체 소자의 본딩패드 형성방법
KR960013140B1 (ko) 반도체 소자의 제조 방법
JP3725416B2 (ja) 半導体装置の金属配線形成方法
CN112563124A (zh) 一种大面积超薄镂空硬掩模的制备方法
WO1986000425A1 (en) Adhesion promoter and process for plasma oxide surfaces
JPS62179122A (ja) 絶縁膜形成法
JPH03283622A (ja) 半導体装置の多層配線構造
JP3718261B2 (ja) 半導体集積回路装置の製造方法
JPH0220016A (ja) 半導体装置の製造方法
JPH05234866A (ja) 半導体製造装置及び半導体製造方法
JPS61161721A (ja) 表面平坦化法
JPS58143529A (ja) パタ−ン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee