TW312039B - - Google Patents

Download PDF

Info

Publication number
TW312039B
TW312039B TW085113365A TW85113365A TW312039B TW 312039 B TW312039 B TW 312039B TW 085113365 A TW085113365 A TW 085113365A TW 85113365 A TW85113365 A TW 85113365A TW 312039 B TW312039 B TW 312039B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
item
oxide film
oxidation
Prior art date
Application number
TW085113365A
Other languages
English (en)
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW312039B publication Critical patent/TW312039B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

312039 A7 B7 五、發明説明（ 經濟部中央標準局員工消費合作社印製 發明背景 發明範圍 本發明大體上而言係關於一種隔離半導體裝置元件之方 法’而更特定而言，係關於LOCOS程序中烏嘴之抑制和關 於凹入LOCOS (recessed LOCOS)程序中蝕刻深度之控制， 以及提供該等抑制與控制之方法。 先前技藝描述 .---- 目Θ大邵份所使用之元件隔離方法端賴LOCOS程序，特 別是凹入LOCOS (recessed LOCOS)程序已被廣泛的使用在 獲致良好的場氧化物膜外型上。 一傳統的凹入LOCOS程序經由圖丨八至⑴予以詳細描述。 首先參考圖1A，其爲一橫切面圖，即墊片氧化物膜 形成於矽基材n之上，接著於該墊片氧化物膜12之上形 成一厚的氮化物膜。 隨後氮化物膜13與塾片氧化物膜12依序的利用遮罩選 擇性蝕刻處理，例如利用光阻圖樣（未顯示出），於一預定 區形成開口以造成一場區14而讓矽基材u之預定區經 此場區而曝露出。 且上完整地沉積-薄的氮化物氧化膜並 =元全的表面乾蚀刻以在其側壁(如…⑴形成一 氪化物隔絕層1 5，該壁由圖樣 ,,0 .. ,θ 固徠化之虱化物腠13與墊片氧化 物膜12所提供，如圖⑽顯示者。其後 出之場區14被乾蝕列$ @ : 矽基材1 1所曝路 埃。此由的深度’例如，约至8。。 疾此由參考數罕16所指示出。 ** 4 - 請先閲讀背面之注意事項4^ 4寫本頁} ’裝
、1T -線------ 本纸張尺度· t (210x297公釐） ------ -I! 1-1 I....... I- - 1.11 . 3ί2〇39 A7 B7 五 、發明説明（ 夕圖ID爲高溫下利用氧化而形成一場氧化物膜17後，後續 知除了 ％氧化膜之外所有堆疊於矽基材i i之上的膜移去時 的橫截面。於圖10中，參考數字18代表鳥嘴。 雖然氮化物隔絕層使用於諸此傳統之方法中，其不足以 防止鳥嘴延著墊片氧化物膜產生。此外，若根據傳統之方 法乾蝕刻矽基材時，其難以控制蝕刻的深度，特別是小於 =0埃時。即使可能發生，可再生性（reproductivity)柬會非 ¥的差。乾姓刻造成了大的損傷。利用傳統之方法，發思 到可使場氧化物膜之外型與烏嘴造成大幅的變化。再者， 使用厚的氮化物隔絕層來保護主動區時，在欲使場氧化物 膜變薄之場合將造成問題。 發明概述 訂 因此，本發明之一目的係爲克服上述於先前技藝中所遭 遇到之問題並且提供出一種隔絕半導體裝置元件的方法，. 其能抑制鳥嘴之產生至一甚巨之程度，以保護住大的主動 區，控制半導體基材之蝕刻深度，以及製造出良好外形的 場氧化物膜。 線 根據本發明，上述目的可利用提供出一種隔離半導體裝. 置元件之方法而達成，其包含之步驟爲：於半導體基材上 形成一應力缓衝層（stress buffer layer)，於一含氮之氣氛中 行退火（annealing)以在半導體基材與缓衝層之間的界面形 成一氮蓄積-(nitrogen-accumulate_d)層：在所得結構上沉積 —抗氧化層（oxidation-preventing layer);於一場區選擇性 的蝕刻該抗氧化層與缓衝層以產生出第—凹入區；形成一 •5- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 發明説明（ 經濟部中央標準局員工消費合作社印製 隔離層以抑制住第一凹入區側 序中形成-犧牲氧化物膜；於渴❹一次氧化程 物膜以在半導體基材中形成—第中移去犧牲氧化 氧化程序中形成—場氧化物膜。 ’並於弟一次的 2本發明將作更詳細描述者爲鳥嘴可利用 物物基材之間氮原子的蓄積而加以抑制，並且彻 =深度可利用剩加以控制以便移去低溫時1化物 π離層形成之後成長於矽基材上的氧化物：因此產生了具 氣好外形之場氧化物膜。 ” 附圖之簡單説明 本發明之其它目的與方面由以下較佳具體實施例之說 並參考附圖將成爲顯明，其中： 圖.1 Α至1D爲示意之橫截面圖 LOCOS處理程序； 圖2A至2F爲示意之橫截面圖 隔離半導體裝置元件之方法。 較佳具體實例説明 本發明較佳具體實施例之應用較佳者爲參考附圖而加 理解，其中相似之參考數字乃分別使用於相似與相對應 部分。 參考圖2A至2F，根據本發明而圖解説明隔離半導體 置元件之方丨去。 如圖2A所示者，首先於矽基材21之上形成一厚度大約。 50至200埃之墊片氧化物膜22，隨後將此膜22於800至1，00< 明 其顯示出傳統之凹入 其顯示出根據本發明 之 以 之 裝 爲 · i -· ml (請先閲讀背面之注意事項K"寫本頁) •裝 訂 線 6- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 312039 Μ 五、發明説明（4 ) C I間並於10至1〇〇托（t〇rr)之間於冊3氣氛中行退火大約 0·5至_ j時，形成一氧氮化物（的抑丨出心)層1〇〇，立中氮 你夕基材21與塾片氧化物膜22之間的界面蓄積：於此之 後，沉積一厚度大約爲！，〇〇_，〇〇〇埃之抗氧化氮化物膜 23 » 广其次，利用蝕刻處理和使用一遮蔽使氮化物膜23與墊片 氧化物膜22依序的在預定區被打開成開口以形成.一弩區。 於此時氧氮化物層100亦被選擇性的蝕刻，如圖2B所示 經濟部中央標準局具工消費合作社印製 圖2C爲一隔離氮化物膜25，形成於側壁後之橫截面，該 ί，1 土疋由氮化物膜23所提供，墊片氧化物膜22與氧氮化物 膜100被開口。就此而言，其沿著所得結構造之完整表面 ’几積一薄的氮化物膜層至例如100-700埃之間，隨後令其 触刻以形成隔離氮化物膜25。 後’..s於％區24足矽基材21上將氧化物2〇〇成長至:^⑽埃 勺予度如圖2D所示。此氧化反應乃在一相當低的溫度下 進行，，例如於大約700至90(rc間。必須注意的是氧化物 200不爲場氧化物但爲一種用於蝕刻矽基材2 1之犧牲層。 爲何碎基材於此等低溫下進行氧化之—理由乃在於隔離氮 化物膜_ 5碎基材21之間所產生的應力於氧化時會變大，其 貫際上消除了鳥嘴之產生。還有因爲所成長之氧化物2〇〇 ’、有垂直的側壁，當移去氧化_ 2〇〇時，貝I】能獲得一非等 向性（anisotropic)的矽凹入輪廓。 圖2E爲場區中之薄氧化物2〇〇利用Η]ρ溶液移去後形成凹 ____ -7- ^張尺度適用 A__ ( 21Gx29~^J~y (請先閎讀背面之注意事項彡，寫本頁) m I— mf tm ...... ·-!1_ - · ij- - - - - I 8 «-1 <^n 裝--
,1T I if I- ttu mu m mfl 線-----
、發明説明（ 的橫截面。於此時，硬基材·刻深度範圍由 .. 500埃間。須銘記於心者爲深度是由先前程 =物⑽之成長所決定。該氧化物则可少量留存，也: 疋二其蝕刻里可控制在大約80至⑽%的範圍内。 ，=’ ％乳化物膜27於大約i，。⑼至的高温時形 ，勺2,000至5，_埃的厚度，並且於石夕基材21上所形 成的其Έ膜皆已移去。 則r t :可月顯的看出’當氧化矽基材-以形成氧化膜時 氮化物膜之應力會增加，根據本發明，其使擴散 汔二乳軋擴散的進行變緩。隨著氧氣擴散進入墊片 二 程度時，，基材與塾片氧化物膜之間的界面 “ ·鼠原予可防止氧氣做進一步的擴散而減小了鳥 0 丄除t外’使用犧牲氧化物膜能給切基材實際上爲垂、 且的輪廓並允許凹入之深度能適當地獲得控制。因此，良 r 物膜輪廊可被重製出。再者’因爲犧牲氧化物 法移去，使用濕姓刻法時所產生姓刻損傷之缺 陷並未發生於本發明之中。 本發明係利用圖解説明之方式而加以描述，請瞭解所使 用足專有名詞係爲描述之性質而非作爲限制之用。 根據上述之敎示而對本發明做許乡修 。因此，請.瞭解:本發明可在所附申請專利範二二 claims)之内，不依本文特定描述而予以實施。 · ____ - 8 · 本紙張尺度適用中賴家;g^T^.S ) A4規格（2丨
— li i i— I —I— I .I u HI ίί I—. (請先閱讀背面之注意事項hj,寫本瓦) 訂 -----線—---- 經濟部中央標準局員工消費合作社印製

Claims (1)

  1. .了 ：：導體裝置元件之方法，包括的： 於導體基材上形成一層應力緩衝層； 於=氮的氣氛中行退火以在半導 的界面形;^P % 杜千h基材與1衝層之間 叫/风層虱蓄積層； 於所得結構上沉積一層抗氧化層； 於—场區上選擇性地蝕刻抗氧化層與緩衝層以產生第 —凹入區： 土罘 ..· — 形战一層隔離層以抑制住第一凹入區倒壁之鳥嘴； 於第一氧化程序中形成一層犧牲氧化物2.， 以濕蝕刻法移去犧牲氧化物膜以在半導體基材内形成 —層第二凹入區；以及 於第一氧化程序中形成一層場氧化物膜。 2_根據申請專利範圍第1項之方法，其中該退火步驟於— NH3氣氛中實施。 根據申凊專利範圍第2項之方法，其中該退火步驟於10 至100托之氣壓及800至100(rc之溫度下實施0 5至2小時 0 經濟部中央標準局員工消費合作社印製 4’根據申凊專利範圍第1項之方法，其中進行該選擇性餘 刻步壞直至鼠蓄積層姑去爲止。 5’根據申請專利範圍第1項之方法，其中該隔離層沿著該 側壁之方向形成，其厚度範圍在100至700埃之間。 6·根據申請争利範園第1項之方声，其中該第二凹入區具 有100至500埃之深度。 7·根據申請專利範圍第1項之方法，其中該第一氧化程序 -9 - 本紙張尺度触f關家縣（⑽）八4祕 Qx297公釐 312039 六、申請專利範圍
    於700至900 C之溫度下實施。 8.根據申請專利範圍第7項之方法 以100至1000埃間之厚度形成。 9·根據申請專利範圍第1項之方法 其總厚度之80至100%之範圍移去 根據申請專利範圍第i項之方法 隔離層各包含一層氮化物膜。 U.根據申請專利範圍第1 〇項之方法 層氧化物膜。 其中該犧牲氧化物膜 其中犧牲氧化物膜以 其中該氧化抑制層與 —. 其中第緩衝層包含一 ---------^------、玎------^ (請先閔讀背面之注意事項#^螇寫本頁) 翅濟部中夬榡率局員工消費合作衽印— -10- &通用中國國家榡準（CNS ) A4^_ ( 210X297公釐
TW085113365A 1995-11-03 1996-11-02 TW312039B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039693A KR100197651B1 (ko) 1995-11-03 1995-11-03 반도체 소자의 소자 분리막 제조방법

Publications (1)

Publication Number Publication Date
TW312039B true TW312039B (zh) 1997-08-01

Family

ID=19432953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085113365A TW312039B (zh) 1995-11-03 1996-11-02

Country Status (7)

Country Link
US (1) US5719086A (zh)
JP (1) JP2875787B2 (zh)
KR (1) KR100197651B1 (zh)
CN (1) CN1073745C (zh)
DE (1) DE19645440C2 (zh)
GB (1) GB2306780B (zh)
TW (1) TW312039B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209367B1 (ko) * 1996-04-22 1999-07-15 김영환 반도체 소자의 소자분리 절연막 형성방법
KR100232899B1 (ko) * 1997-06-02 1999-12-01 김영환 반도체소자의 소자분리막 제조방법
KR100235950B1 (ko) * 1997-06-26 1999-12-15 김영환 반도체 소자의 필드 산화막 제조방법
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation
KR100369776B1 (ko) * 1999-12-28 2003-01-30 페어차일드코리아반도체 주식회사 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법
KR100672761B1 (ko) * 2001-06-28 2007-01-22 주식회사 하이닉스반도체 콘택 플러그 형성방법
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
KR100672753B1 (ko) 2003-07-24 2007-01-22 주식회사 하이닉스반도체 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
US7804143B2 (en) * 2008-08-13 2010-09-28 Intersil Americas, Inc. Radiation hardened device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965445A (ja) * 1982-10-05 1984-04-13 Matsushita Electronics Corp 半導体素子分離領域の形成方法
JPS5975667A (ja) * 1982-10-25 1984-04-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6072245A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
US5256895A (en) * 1987-02-24 1993-10-26 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation
DE3832450A1 (de) * 1987-10-19 1989-04-27 Ncr Co Verfahren zum bilden von feldoxidbereichen in einem siliziumsubstrat
NL8800903A (nl) * 1988-04-08 1989-11-01 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden.
US5298451A (en) * 1991-04-30 1994-03-29 Texas Instruments Incorporated Recessed and sidewall-sealed poly-buffered LOCOS isolation methods
US5087586A (en) * 1991-07-03 1992-02-11 Micron Technology, Inc. Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer
KR940003224B1 (ko) * 1991-10-12 1994-04-16 금성일렉트론 주식회사 반도체 소자의 격리방법
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법

Also Published As

Publication number Publication date
CN1073745C (zh) 2001-10-24
DE19645440A1 (de) 1997-05-07
KR100197651B1 (ko) 1999-06-15
DE19645440C2 (de) 2002-06-20
JP2875787B2 (ja) 1999-03-31
CN1156325A (zh) 1997-08-06
KR970030626A (ko) 1997-06-26
GB2306780A (en) 1997-05-07
JPH09181069A (ja) 1997-07-11
GB2306780B (en) 2000-03-08
US5719086A (en) 1998-02-17
GB9622822D0 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
TW312039B (zh)
JPS61131467A (ja) シリコン基板上で半導体素子を分離する方法
TW400615B (en) The structure process of Shallow Trench Isolation(STI)
TW558792B (en) Process for manufacturing semiconductor device
TW312835B (zh)
TW406356B (en) A method of manufacturing shallow trench isolation structure
GB2198882A (en) A method of semiconductor device isolation by lateral separation
TW383451B (en) Manufacturing method for shallow trench isolation structure
JP3933746B2 (ja) 半導体装置の素子分離方法
JPS61182243A (ja) パッド構造体の製造方法
TW297944B (zh)
JP2896072B2 (ja) 半導体素子のフィールド酸化膜の形成方法
US5763317A (en) Method for PBLOCOS isolation between semiconductor devices
TW415018B (en) Manufacture of LOCOS
TW410470B (en) Improved process for DRAM cell production
TW574729B (en) Process for selective epitaxial growth and bipolar transistor made by using such process
JPS63217640A (ja) 半導体装置の素子分離形成方法
JPH01503827A (ja) 半導体のフイールド酸化物形成方法
JPH0336302B2 (zh)
TW436928B (en) Method for forming field oxide layer
TW319898B (en) Forming method of nitride sidewall with spacer feet in LOCOS process
TW318270B (en) Device isolation method and structure thereof
TW511186B (en) Manufacturing method of shallow trench isolation structure
TW408403B (en) Manufacture method of semiconductor device
US5861339A (en) Recessed isolation with double oxidation