JPH0521303A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH0521303A JPH0521303A JP9846291A JP9846291A JPH0521303A JP H0521303 A JPH0521303 A JP H0521303A JP 9846291 A JP9846291 A JP 9846291A JP 9846291 A JP9846291 A JP 9846291A JP H0521303 A JPH0521303 A JP H0521303A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- oxygen
- heat treatment
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【構成】 酸素を含む半導体基板において、該半導体基
板の表面から５０μｍ〜２００μｍの範囲に転位ループ
及び積層欠陥を伴わないアモルファスSiO2を１０9 個/c
m3〜１０11個/cm3の密度で含有している半導体基板。 【効果】 特にFe原子について高いゲッタリング能力を
有することとなる。従って、ＬＳＩ製造のための熱処理
では、半導体基板の表面に付着したFe原子の汚染物質を
素子の活性領域から除去するゲッタリング作用が強く働
き、高品質のＬＳＩを歩留まり良く製造することができ
る。
板の表面から５０μｍ〜２００μｍの範囲に転位ループ
及び積層欠陥を伴わないアモルファスSiO2を１０9 個/c
m3〜１０11個/cm3の密度で含有している半導体基板。 【効果】 特にFe原子について高いゲッタリング能力を
有することとなる。従って、ＬＳＩ製造のための熱処理
では、半導体基板の表面に付着したFe原子の汚染物質を
素子の活性領域から除去するゲッタリング作用が強く働
き、高品質のＬＳＩを歩留まり良く製造することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板及びその製造
方法に関し、より詳しくはＬＳＩ等の基板として用いら
れる単結晶Siの半導体基板及びその製造方法に関する。
方法に関し、より詳しくはＬＳＩ等の基板として用いら
れる単結晶Siの半導体基板及びその製造方法に関する。
【０００２】
【従来の技術】Si結晶中の酸素の固溶度は、ＬＳＩ製造
時における代表的な熱処理温度である１０００℃のと
き、約３×１０17atoms/cm3 である。これに対し、現在
ＬＳＩの半導体基板として用いられる単結晶Si基板内に
は、ＣＺ（Czochralski)法に起因して約１０18atoms/cm
3 の酸素不純物が含有されている。従って、この単結晶
Si基板内に含まれる酸素は常に過飽和状態となっている
ため、ＬＳＩ製造のための熱処理時にSi基板内で酸素が
析出し、SiOXという構造に変化する。酸素が析出してSi
Oxに変化すると、体積膨張によりパンチアウト転位や積
層欠陥等の微小欠陥が発生する。特にこれらの微小欠陥
がSi基板表面から数μｍのＬＳＩ素子の活性領域に存在
すると、酸化膜耐圧、リーク電流等に悪影響を及ぼし、
ＬＳＩにとって有害となる。
時における代表的な熱処理温度である１０００℃のと
き、約３×１０17atoms/cm3 である。これに対し、現在
ＬＳＩの半導体基板として用いられる単結晶Si基板内に
は、ＣＺ（Czochralski)法に起因して約１０18atoms/cm
3 の酸素不純物が含有されている。従って、この単結晶
Si基板内に含まれる酸素は常に過飽和状態となっている
ため、ＬＳＩ製造のための熱処理時にSi基板内で酸素が
析出し、SiOXという構造に変化する。酸素が析出してSi
Oxに変化すると、体積膨張によりパンチアウト転位や積
層欠陥等の微小欠陥が発生する。特にこれらの微小欠陥
がSi基板表面から数μｍのＬＳＩ素子の活性領域に存在
すると、酸化膜耐圧、リーク電流等に悪影響を及ぼし、
ＬＳＩにとって有害となる。
【０００３】しかしSi基板において、これらの微小欠陥
が表面から十分離れた内部にのみ発生すれば、重金属等
の汚染物質を吸着して素子の活性領域から除去する、い
わゆるゲッタリング作用が働き、高品位のＬＳＩを製造
する上で有用となる。
が表面から十分離れた内部にのみ発生すれば、重金属等
の汚染物質を吸着して素子の活性領域から除去する、い
わゆるゲッタリング作用が働き、高品位のＬＳＩを製造
する上で有用となる。
【０００４】そこで一般に、Si基板の表面に無欠陥層
（DenudedZone: 以下「ＤＺ層」と記す) 、Si基板内部
に欠陥層（Intrinsic Gettering:以下「ＩＧ層」と記
す）を作る処理が行なわれている。具体的には例えば、
Si基板を窒素雰囲気中で４時間程熱処理し、Si基板表面
付近の酸素を外方拡散させることによって表面付近の酸
素濃度を低下させ、次いで窒素雰囲気中で４時間程度の
熱処理を行なって、基板内部に酸素析出物を生成させ
る。そして、このSi基板を酸素雰囲気中で１６時間程度
熱処理することにより、酸素析出物から転位ループ等の
微小欠陥を高密度に発生させるという処理が行なわれて
いる。
（DenudedZone: 以下「ＤＺ層」と記す) 、Si基板内部
に欠陥層（Intrinsic Gettering:以下「ＩＧ層」と記
す）を作る処理が行なわれている。具体的には例えば、
Si基板を窒素雰囲気中で４時間程熱処理し、Si基板表面
付近の酸素を外方拡散させることによって表面付近の酸
素濃度を低下させ、次いで窒素雰囲気中で４時間程度の
熱処理を行なって、基板内部に酸素析出物を生成させ
る。そして、このSi基板を酸素雰囲気中で１６時間程度
熱処理することにより、酸素析出物から転位ループ等の
微小欠陥を高密度に発生させるという処理が行なわれて
いる。
【０００５】
【発明が解決しようとする課題】しかし、Si基板のゲッ
タリング能力は、Si基板内部に形成された酸素析出物の
形態に大きく依存している。それは、酸素析出物の形態
により転位ループを発生させやすいもの、積層欠陥を発
生させやすいもの、あるいはこれらを伴わないものが存
在することに依っている。
タリング能力は、Si基板内部に形成された酸素析出物の
形態に大きく依存している。それは、酸素析出物の形態
により転位ループを発生させやすいもの、積層欠陥を発
生させやすいもの、あるいはこれらを伴わないものが存
在することに依っている。
【０００６】これらのうち、転移ループや積層欠陥を発
生させていない酸素析出物はFe原子を引き寄せるのにも
っとも効果のある歪み場を形成し、特にFe原子に対する
高いゲッタリング能力を有するシリコン基板を得る上で
有効である。従って、重金属、特にFe原子の汚染に耐
え、高品質のＬＳＩを製造するのに最適なSi基板とする
ためには、内部に転位ループや積層欠陥等を伴わない酸
素析出物を高密度で存在させることが重要な課題とな
る。
生させていない酸素析出物はFe原子を引き寄せるのにも
っとも効果のある歪み場を形成し、特にFe原子に対する
高いゲッタリング能力を有するシリコン基板を得る上で
有効である。従って、重金属、特にFe原子の汚染に耐
え、高品質のＬＳＩを製造するのに最適なSi基板とする
ためには、内部に転位ループや積層欠陥等を伴わない酸
素析出物を高密度で存在させることが重要な課題とな
る。
【０００７】本発明は上記した課題に鑑みなされたもの
であり、Fe原子に対して高いゲッタリング能力を有し、
高品質のＬＳＩを製造することができる半導体基板及び
その製造方法を提供することを目的としている。
であり、Fe原子に対して高いゲッタリング能力を有し、
高品質のＬＳＩを製造することができる半導体基板及び
その製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体基板は、酸素を含む半導体基板に
おいて、該半導体基板の表面から５０μｍ〜２００μｍ
の範囲に転位ループ及び積層欠陥を伴わないアモルファ
スSiO2を１０9 個/cm3〜１０11個/cm3の密度で含有して
いることを特徴としている。
に本発明に係る半導体基板は、酸素を含む半導体基板に
おいて、該半導体基板の表面から５０μｍ〜２００μｍ
の範囲に転位ループ及び積層欠陥を伴わないアモルファ
スSiO2を１０9 個/cm3〜１０11個/cm3の密度で含有して
いることを特徴としている。
【０００９】また、上記記載の半導体基板の製造方法に
おいて、酸素を含む半導体基板を還元ガス雰囲気中、１
０５０℃〜１１００℃の温度範囲で加熱して基板表面の
酸素を外方へ拡散させ、この後６５０℃〜７５０℃の温
度範囲で熱処理を施し、その後１０５０℃以上の温度で
４時間以上熱処理を施すことを特徴としている。
おいて、酸素を含む半導体基板を還元ガス雰囲気中、１
０５０℃〜１１００℃の温度範囲で加熱して基板表面の
酸素を外方へ拡散させ、この後６５０℃〜７５０℃の温
度範囲で熱処理を施し、その後１０５０℃以上の温度で
４時間以上熱処理を施すことを特徴としている。
【００１０】
【作用】上記した半導体基板によれば、酸素を含む半導
体基板において、該半導体基板の表面から５０μｍ〜２
００μｍの範囲に転位ループ及び積層欠陥を伴わないア
モルファスSiO2を１０9 個/cm3〜１０11個/cm3の密度で
含有しているので、半導体基板内部にはFe原子を引き寄
せるのに最も効果のある歪み場が形成され、半導体基板
は特にFe原子について、高いゲッタリング能力を有する
こととなる。
体基板において、該半導体基板の表面から５０μｍ〜２
００μｍの範囲に転位ループ及び積層欠陥を伴わないア
モルファスSiO2を１０9 個/cm3〜１０11個/cm3の密度で
含有しているので、半導体基板内部にはFe原子を引き寄
せるのに最も効果のある歪み場が形成され、半導体基板
は特にFe原子について、高いゲッタリング能力を有する
こととなる。
【００１１】また上記した半導体基板の製造方法によれ
ば、酸素を含む半導体基板を還元ガス雰囲気中、１０５
０℃〜１１００℃の温度範囲で加熱して基板表面の酸素
を外方へ拡散させ、この後６５０℃〜７５０℃の温度範
囲で熱処理を施し、その後１０５０℃以上の温度で４時
間以上熱処理を施すことにより、転位ループ等の欠陥を
伴わないアモルファスSiO2が半導体基板内部に析出す
る。従って、特にFe原子について高いゲッタリング能力
を有する半導体基板が製造されることとなる。
ば、酸素を含む半導体基板を還元ガス雰囲気中、１０５
０℃〜１１００℃の温度範囲で加熱して基板表面の酸素
を外方へ拡散させ、この後６５０℃〜７５０℃の温度範
囲で熱処理を施し、その後１０５０℃以上の温度で４時
間以上熱処理を施すことにより、転位ループ等の欠陥を
伴わないアモルファスSiO2が半導体基板内部に析出す
る。従って、特にFe原子について高いゲッタリング能力
を有する半導体基板が製造されることとなる。
【００１２】
【実施例】以下、本発明に係る半導体基板及びその製造
方法の実施例を図面に基づいて説明する。
方法の実施例を図面に基づいて説明する。
【００１３】図１は本発明に係る半導体基板の製造方法
の温度サイクルを模式的に示したグラフであり、図２は
本発明に係る半導体基板の製造方法の一工程を模式的に
示した石英ボートと熱処理炉の斜視図である。図２中１
０は熱処理炉を示しており、熱処理炉１０には、後述す
る石英ボート１２を挿入するための石英チューブ１１が
内蔵されている。この石英チューブ１１内の温度分布は
入口、中央部、出口でほぼ一定となっており、熱処理炉
１０内の雰囲気は窒素等の不活性ガスあるいは酸素のい
ずれかに切り替えられるようになっている。
の温度サイクルを模式的に示したグラフであり、図２は
本発明に係る半導体基板の製造方法の一工程を模式的に
示した石英ボートと熱処理炉の斜視図である。図２中１
０は熱処理炉を示しており、熱処理炉１０には、後述す
る石英ボート１２を挿入するための石英チューブ１１が
内蔵されている。この石英チューブ１１内の温度分布は
入口、中央部、出口でほぼ一定となっており、熱処理炉
１０内の雰囲気は窒素等の不活性ガスあるいは酸素のい
ずれかに切り替えられるようになっている。
【００１４】単結晶インゴットをスライスして得た半導
体基板、例えばSi基板１３に熱処理を施す場合は、まず
図２に示した如くSi基板１３を石英ボート１２に載置
し、この石英ボート１２を上記した熱処理炉１０の石英
チューブ１１内に５cm/minの速度で送り込む。次いで図
１に示したように、石英チューブ１１内でSi基板１３を
窒素雰囲気中、１１００℃の温度で４時間加熱し、表面
付近の酸素を外方拡散させて表面付近の酸素濃度を低下
させた後、同じく窒素雰囲気中、約７００℃で４時間熱
処理してSi基板１３内部にアモルファスSiO2を析出させ
る。そしてさらに石英チューブ１１内を酸素雰囲気と
し、Si基板１３を約１１００℃の温度で１６時間熱処理
し、最後に熱処理後のSi基板１３を熱処理炉１０の石英
チューブ１１内より５cm/minの速度で取り出す。
体基板、例えばSi基板１３に熱処理を施す場合は、まず
図２に示した如くSi基板１３を石英ボート１２に載置
し、この石英ボート１２を上記した熱処理炉１０の石英
チューブ１１内に５cm/minの速度で送り込む。次いで図
１に示したように、石英チューブ１１内でSi基板１３を
窒素雰囲気中、１１００℃の温度で４時間加熱し、表面
付近の酸素を外方拡散させて表面付近の酸素濃度を低下
させた後、同じく窒素雰囲気中、約７００℃で４時間熱
処理してSi基板１３内部にアモルファスSiO2を析出させ
る。そしてさらに石英チューブ１１内を酸素雰囲気と
し、Si基板１３を約１１００℃の温度で１６時間熱処理
し、最後に熱処理後のSi基板１３を熱処理炉１０の石英
チューブ１１内より５cm/minの速度で取り出す。
【００１５】上記した方法によって得られたSi基板１３
には、ＴＥＭ（透過型電子顕微鏡）により観察したとこ
ろ、図３に示した如く、８個の｛１１１｝面で周囲が囲
まれた正八面体形状のアモルファスSiO2１４が、Si基板
１３の表面からほぼ５０μｍ〜２００μｍの範囲に１０
10個/cm3程度の密度で発生していた。この際発生する八
面体形状のアモルファスSiO2１４がFe原子を引き寄せる
のに最も効果のある歪み場を形成するが、その形状は八
面体形状に限定されるわけではなく、転位ループ及び積
層欠陥を伴わなければ棒状あるいは板状の形状のアモル
ファスSiO2でも良い。
には、ＴＥＭ（透過型電子顕微鏡）により観察したとこ
ろ、図３に示した如く、８個の｛１１１｝面で周囲が囲
まれた正八面体形状のアモルファスSiO2１４が、Si基板
１３の表面からほぼ５０μｍ〜２００μｍの範囲に１０
10個/cm3程度の密度で発生していた。この際発生する八
面体形状のアモルファスSiO2１４がFe原子を引き寄せる
のに最も効果のある歪み場を形成するが、その形状は八
面体形状に限定されるわけではなく、転位ループ及び積
層欠陥を伴わなければ棒状あるいは板状の形状のアモル
ファスSiO2でも良い。
【００１６】また、比較例として単結晶インゴットをス
ライスして得た半導体基板において、それぞれ最後の熱
処理温度を９００℃及び１０００℃としたときの酸素析
出物の状態をＴＥＭ（透過型電子顕微鏡）により観察し
た。図５はSi基板２３を９００℃の温度で最後の熱処理
を施した場合の、Si基板２３の表面からほぼ５０μｍの
ところに発生したクリストバライトSiO2１５を示してい
る。このクリストバライトSiO2１５は主として、｛１０
０｝面で囲まれた板状であり、大きな歪を形成して積層
欠陥１７を発生させる。また、図６はSi基板３３を１０
００℃の温度で最後の熱処理を施した場合の、Si基板３
３の表面からほぼ５０μｍのところに発生したアモルフ
ァスSiO2１６を示している。このアモルファスSiO2１６
は球状であり、一番大きな歪みエネルギーを有するため
に転位ループ１８を放出している。
ライスして得た半導体基板において、それぞれ最後の熱
処理温度を９００℃及び１０００℃としたときの酸素析
出物の状態をＴＥＭ（透過型電子顕微鏡）により観察し
た。図５はSi基板２３を９００℃の温度で最後の熱処理
を施した場合の、Si基板２３の表面からほぼ５０μｍの
ところに発生したクリストバライトSiO2１５を示してい
る。このクリストバライトSiO2１５は主として、｛１０
０｝面で囲まれた板状であり、大きな歪を形成して積層
欠陥１７を発生させる。また、図６はSi基板３３を１０
００℃の温度で最後の熱処理を施した場合の、Si基板３
３の表面からほぼ５０μｍのところに発生したアモルフ
ァスSiO2１６を示している。このアモルファスSiO2１６
は球状であり、一番大きな歪みエネルギーを有するため
に転位ループ１８を放出している。
【００１７】このように、本実施例に係る方法により製
造されたSi基板１３では転位ループや積層欠陥を伴わな
いアモルファスSiO2１４が発生しており、比較例に示し
たSi基板２３、３３ではいずれの場合にも酸素析出物で
あるクリストバライトSiO2１５、アモルファスSiO2１６
が積層欠陥１７や転位ループ１８を伴っており、熱処理
温度を変化させることにより、高いゲッタリング能力を
有するSi基板が得られていないことがわかる。
造されたSi基板１３では転位ループや積層欠陥を伴わな
いアモルファスSiO2１４が発生しており、比較例に示し
たSi基板２３、３３ではいずれの場合にも酸素析出物で
あるクリストバライトSiO2１５、アモルファスSiO2１６
が積層欠陥１７や転位ループ１８を伴っており、熱処理
温度を変化させることにより、高いゲッタリング能力を
有するSi基板が得られていないことがわかる。
【００１８】次に、最後の熱処理温度とSi基板表面の欠
陥密度との関係を調べた結果を図４に示す。Si基板表面
の欠陥密度の測定は、本実施例に係る方法により内部に
１０10個/cm3程度の密度で正八面体形状の欠陥を伴わな
いアモルファスSiO2を発生させたSi基板に、表面からFe
を拡散させ、さらに１０００℃の温度で１時間の熱処理
を施した後、Si基板表面をエッチングして行なった。ま
た比較例として、最後の熱処理の温度を９００℃、１０
００℃としたときに得られたSi基板についても同様にし
て表面の欠陥密度の測定を行なった。ここで、Si基板表
面付近に存在する欠陥はFeに起因して発生するため、こ
の欠陥密度はFe原子のゲッタリング能力を示しているこ
とになる。
陥密度との関係を調べた結果を図４に示す。Si基板表面
の欠陥密度の測定は、本実施例に係る方法により内部に
１０10個/cm3程度の密度で正八面体形状の欠陥を伴わな
いアモルファスSiO2を発生させたSi基板に、表面からFe
を拡散させ、さらに１０００℃の温度で１時間の熱処理
を施した後、Si基板表面をエッチングして行なった。ま
た比較例として、最後の熱処理の温度を９００℃、１０
００℃としたときに得られたSi基板についても同様にし
て表面の欠陥密度の測定を行なった。ここで、Si基板表
面付近に存在する欠陥はFeに起因して発生するため、こ
の欠陥密度はFe原子のゲッタリング能力を示しているこ
とになる。
【００１９】図４から明らかなように、本実施例に係る
方法により製造されたSi基板は比較例のものに比べて、
Feに起因する欠陥密度が非常に低く、強いゲッタリング
作用が働いたことがわかる。従って、本実施例の方法に
より製造されたSi基板は高品質のＬＳＩを製造するため
の基板として非常に有用であるといえる。
方法により製造されたSi基板は比較例のものに比べて、
Feに起因する欠陥密度が非常に低く、強いゲッタリング
作用が働いたことがわかる。従って、本実施例の方法に
より製造されたSi基板は高品質のＬＳＩを製造するため
の基板として非常に有用であるといえる。
【００２０】
【発明の効果】以上詳述したように本発明に係る半導体
基板にあっては、酸素を含む半導体基板において、該半
導体基板の表面から５０μｍ〜２００μｍの範囲に転位
ループ及び積層欠陥を伴わないアモルファスSiO2を１０
9 個/cm3〜１０11個/cm3の密度で含有しているので、特
にFe原子について高いゲッタリング能力を有することと
なる。従ってＬＳＩ製造のための熱処理では、半導体基
板の表面に付着したFe原子の汚染物質を素子の活性領域
から除去するゲッタリング作用が強く働き、高品質のＬ
ＳＩを歩留まり良く製造することができる。
基板にあっては、酸素を含む半導体基板において、該半
導体基板の表面から５０μｍ〜２００μｍの範囲に転位
ループ及び積層欠陥を伴わないアモルファスSiO2を１０
9 個/cm3〜１０11個/cm3の密度で含有しているので、特
にFe原子について高いゲッタリング能力を有することと
なる。従ってＬＳＩ製造のための熱処理では、半導体基
板の表面に付着したFe原子の汚染物質を素子の活性領域
から除去するゲッタリング作用が強く働き、高品質のＬ
ＳＩを歩留まり良く製造することができる。
【００２１】また本発明に係る半導体基板の製造方法に
よれば、酸素を含む半導体基板を還元ガス雰囲気中、１
０５０℃〜１１００℃の温度範囲で加熱して基板表面の
酸素を外方へ拡散させ、この後６５０℃〜７５０℃の温
度範囲で熱処理を施し、その後１０５０℃以上の温度で
４時間以上熱処理を施すことにより、欠陥を伴わないア
モルファスSiO2を析出させることができる。従って、特
にFe原子について高いゲッタリング能力を持つ半導体基
板を製造することができる。
よれば、酸素を含む半導体基板を還元ガス雰囲気中、１
０５０℃〜１１００℃の温度範囲で加熱して基板表面の
酸素を外方へ拡散させ、この後６５０℃〜７５０℃の温
度範囲で熱処理を施し、その後１０５０℃以上の温度で
４時間以上熱処理を施すことにより、欠陥を伴わないア
モルファスSiO2を析出させることができる。従って、特
にFe原子について高いゲッタリング能力を持つ半導体基
板を製造することができる。
【図１】本発明に係る半導体基板の製造方法の温度サイ
クルを模式的に示したグラフである。
クルを模式的に示したグラフである。
【図２】本発明に係る半導体基板の製造方法の一工程を
説明するために使用される装置を模式的に示した斜視図
である。
説明するために使用される装置を模式的に示した斜視図
である。
【図３】本発明に係る半導体基板内部の酸素析出物をＴ
ＥＭで観察した場合の要部の概略図である。
ＥＭで観察した場合の要部の概略図である。
【図４】最後の熱処理温度と表面欠陥密度との関係を示
したグラフである。
したグラフである。
【図５】最後の熱処理を９００℃で行なった場合の半導
体基板内部に生成した酸素析出物及び積層欠陥をＴＥＭ
で観察した場合の要部の概略図である。
体基板内部に生成した酸素析出物及び積層欠陥をＴＥＭ
で観察した場合の要部の概略図である。
【図６】最後の熱処理を１０００℃で行なった場合の熱
処理で半導体基板内部に生成した酸素析出物及び転位ル
ープをＴＥＭで観察した場合の要部の概略図である。
処理で半導体基板内部に生成した酸素析出物及び転位ル
ープをＴＥＭで観察した場合の要部の概略図である。
１３ Si基板
１４ アモルファスＳｉＯ２
Claims (2)
- 【請求項１】 酸素を含む半導体基板において、該半導
体基板の表面から５０μｍ〜２００μｍの範囲に転位ル
ープ及び積層欠陥を伴わないアモルファスSiO2を１０9
個/cm3〜１０11個/cm3の密度で含有していることを特徴
とする半導体基板。 - 【請求項２】 酸素を含む半導体基板を還元ガス雰囲気
中、１０５０℃〜１１００℃の温度範囲で加熱して基板
表面の酸素を外方へ拡散させ、この後６５０℃〜７５０
℃の温度範囲で熱処理を施し、その後１０５０℃以上の
温度で４時間以上熱処理を施す請求項１記載の半導体基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9846291A JPH0521303A (ja) | 1991-04-30 | 1991-04-30 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9846291A JPH0521303A (ja) | 1991-04-30 | 1991-04-30 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521303A true JPH0521303A (ja) | 1993-01-29 |
Family
ID=14220361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9846291A Pending JPH0521303A (ja) | 1991-04-30 | 1991-04-30 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521303A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008160069A (ja) * | 2006-12-01 | 2008-07-10 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| JP2008166721A (ja) * | 2006-12-07 | 2008-07-17 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| JP2013118376A (ja) * | 2007-12-20 | 2013-06-13 | Coors Tek Inc | 半導体加工用部品の処理方法およびそれにより形成された部品 |
-
1991
- 1991-04-30 JP JP9846291A patent/JPH0521303A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008160069A (ja) * | 2006-12-01 | 2008-07-10 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| JP2008166721A (ja) * | 2006-12-07 | 2008-07-17 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| JP2013118376A (ja) * | 2007-12-20 | 2013-06-13 | Coors Tek Inc | 半導体加工用部品の処理方法およびそれにより形成された部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW507024B (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| JP2874834B2 (ja) | シリコンウェーハのイントリンシックゲッタリング処理法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP2000281491A (ja) | シリコン半導体基板及びその製造方法 | |
| JPH0232535A (ja) | 半導体デバイス用シリコン基板の製造方法 | |
| JP2004503086A (ja) | 削剥領域を備えたシリコンウエハの製造方法及び製造装置 | |
| JPH0393700A (ja) | シリコン単結晶の熱処理方法および装置ならびに製造装置 | |
| KR20000006046A (ko) | 실리콘에피택셜웨이퍼의제조방법 | |
| JP3870293B2 (ja) | シリコン半導体基板及びその製造方法 | |
| JPH05155700A (ja) | 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ | |
| JP2002184779A (ja) | アニールウェーハの製造方法及びアニールウェーハ | |
| JP2003068743A (ja) | エピタキシャルウエーハおよびその製造方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JP2004043256A (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPH08213403A (ja) | 半導体基板及びその製造方法 | |
| JPH0521303A (ja) | 半導体基板及びその製造方法 | |
| JP2002198375A (ja) | 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ | |
| JPH06252154A (ja) | シリコンウェーハ | |
| JP2000272997A (ja) | シリコン単結晶の育成方法およびそれを用いたシリコンウェーハ並びにその窒素ドープ量の推定方法 | |
| JPH09199507A (ja) | 半導体基板およびその製造方法 | |
| JPH08290995A (ja) | シリコン単結晶及びその製造方法 | |
| JP4144163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ |