DE69130802T2 - Verfahren zum erreichen kontrollierter ablagerungsprofile in siliziumwufern - Google Patents

Verfahren zum erreichen kontrollierter ablagerungsprofile in siliziumwufern

Info

Publication number
DE69130802T2
DE69130802T2 DE69130802T DE69130802T DE69130802T2 DE 69130802 T2 DE69130802 T2 DE 69130802T2 DE 69130802 T DE69130802 T DE 69130802T DE 69130802 T DE69130802 T DE 69130802T DE 69130802 T2 DE69130802 T2 DE 69130802T2
Authority
DE
Germany
Prior art keywords
treatment
temperature
silicon wafers
wafers
platelets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69130802T
Other languages
English (en)
Other versions
DE69130802D1 (de
Inventor
Robert Falster
Giancarlo Ferrero
Graham Fisher
Massimiliano Olmo
Marco Pagani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MEMC Electronic Materials SpA
SunEdison Inc
Original Assignee
MEMC Electronic Materials SpA
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials SpA, SunEdison Inc filed Critical MEMC Electronic Materials SpA
Application granted granted Critical
Publication of DE69130802D1 publication Critical patent/DE69130802D1/de
Publication of DE69130802T2 publication Critical patent/DE69130802T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Surgical Instruments (AREA)
  • Safety Valves (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die Erfindung bezieht sich generell auf Verfahren zur Herstellung von Halbleitermaterial-Substraten, speziell sogenannten Siliziumscheiben oder -plättchen, für die Herstellung elektronischer Bauelemente. Speziell betrifft die Erfindung ein Verfahren zur Behandlung von Siliziumplättchen unter geeigneten Bedingungen zum Kontrollieren der Konzentration und des Verteilungsprofils der "Gettering-" oder der internen Einfangstellen.
  • Bekanntermaßen wird einkristallines Silizium, welches als Ausgangsmaterial für die meisten Herstellungsverfahren elektronischer Halbleiterelemente benutzt wird, üblicherweise durch das sogenannte Czochralski-Verfahren hergestellt, bei dem ein einkristalliner Saatkristall in geschmolzenes Silizium eingetaucht wird und dann unter langsamem Herausziehen wächst. Da sich das geschmolzene Silizium in einem Quarztiegel befindet, wird es durch zahlreiche Verunreinigungen kontaminiert, unter denen hauptsächlich Sauerstoff zu nennen ist. Bei der Temperatur der geschmolzenen Siliziummasse gelangt Sauerstoff in das Kristallgitter, bis es eine Konzentration erreicht, welche bestimmt ist durch die Löslichkeit des Sauerstoffs in Silizium bei der Temperatur der Schmelze und durch den jeweiligen Ausscheidungskoeffizienten von Sauerstoff in verfestigtem Silizium. Solche Konzentrationen sind größer als die Löslichkeit des Sauerstoffs in festem Silizium bei Temperaturen, die typisch für Herstellungsverfahren integrierter Schaltungen sind. Wenn der Kristall aus der Schmelze wächst und abkühlt, nimmt daher die Sauerstofflöslichkeit in ihr rapide ab, so daß in den letzlich erzeugten Scheiben oder Plättchen Sauerstoff in Übersättigungskonzentrationen vorhanden ist. Bei solchen Konzentrationen be wirken die nachfolgenden thermischen Behandlungszyklen der Plättchen eine Sauerstoffausscheidung.
  • Das Ausscheiden von Sauerstoff kann nützliche und schädliche Wirkungen haben. Die nützlichen Wirkungen hängen zusammen mit der Fähigkeit von Sauerstoffausscheidungen (und den damit zusammenhängenden Defekten) unerwünschte Metallverunreinigungen einzufangen, welche später bei der nachfolgenden Behandlung für die Herstellung elektronischer Komponenten in Kontakt mit den Plättchen kommen und die Eigenschaften der Komponenten beeinträchtigen könnten. Die schädlichen Wirkungen ergeben sich, weil die Ausscheidungen selbst ein Kontaminationsmedium sein können, wenn sie in aktiven Bereichen des Plättchens liegen, wo gerade im Gegenteil eine sehr hohe Reinheit für die Herstellung beispielsweise einer integrierten Schaltung erforderlich ist.
  • Im Laufe der Jahre sind verschiedene Möglichkeiten vorgeschlagen worden, die Behandlung von Siliziumplättchen so durchzuführen, daß der aktive Bereich, welcher eine Tiefe von wenigen u von der Plättchenoberfläche einnimmt, vergleichsweise frei von den oben genannten Defekten ist, während in der restlichen Dicke des Plättchens die Dichte solcher Defekte genügend hoch ist für ein effektives Einfangen der unerwünschten Metallverunreinigungen. Solche Techniken sind als "trapping" oder Eigen- Getterungstechniken bekannt, und der von Defekten freie Bereich nahe der Plättchenoberfläche wird als entblößte Zone bezeichnet.
  • Die Aufgabe der Erfindung liegt in der Angabe eines Verfahrens zur Steuerung der Konzentration der Einfangzentren in Siliziumplättchen und insbesondere zur Realisierung des Defektdichteprofils, welches erforderlich ist zur Erzielung einer guten entblößten Zone und eines guten Eigeneinfangeffekts.
  • Genauer ausgedrückt bezieht sich ein erster Aspekt der Erfindung auf die Steuerung des Ausscheidungsspegels von Sauerstoff in Siliziumplättchen. Ein zweiter Aspekt bezieht sich auf die Kontrolle des Dichteprofils von Sauerstoffausscheidungen, derart, daß die Spitze des Profils als Einfangbereich wirkt, der sich vom aktiven Bereich des Bauelementes abhebt und weit von diesem entfernt ist. Ein dritter Aspekt bezieht sich daher auf die Herstellung von Plättchen mit kontrollierter Ausscheidung, die eine effektive entblößte Zone entsprechend der aktiven Zone des Bauelementes und eine hocheffektive Einfangzone im restlichen Volumen haben.
  • Diese Aufgaben werden gemäß der Erfindung gelöst durch ein Verfahren zur Behandlung von Siliziumscheiben oder -plättchen, die für die Herstellung integrierter elektrischer Schaltungskomponenten bestimmt sind, mit den folgenden grundlegenden Vorgängen:
  • Ein Verfahren zur Behandlung von Siliziumplättchen, um darin kontrollierte Dichtungsprofile von Sauerstoffausscheidungen zu erreichen mit u. a. folgenden Schritten:
  • - Unterwerfung des Plättchens einer thermischen Vorbehandlung bei einer Temperatur zwischen 950ºC und 1150ºC für eine Dauer von 15 Minuten zur Reduzierung der Defektdichte und Herstellung homogener Startbedingungen;
  • - thermische Abschirmung einer Fläche des Plättchens;
  • - Aussetzen der unabgeschirmten Plättchenfläche einer inerten (vorzugsweise Stickstoff) Gasatmosphäre während einer schnellen thermischen Behandlung bei einer Temperatur zwischen 1200º und 1275ºC für eine Dauer von einigen zehn Sekunden zur Erzeugung von Kernzentren, welche als Stellen für das Wachsen von Sauerstoffablagerungen während der nachfolgenden Wärmebehandlung dienen;
  • - Aussetzen des Plättchens einer zweistufigen Wärmebehandlung mit einer ersten Stufe bei einer Temperatur von 900ºC über eine Dauer von vier Stunden und einer zweiten Stufe bei einer Temperatur von 1000ºC für eine Dauer von 16 Stunden;
  • - Polieren der Plättchenflächen, die während der schnellen thermischen Behandlung abgeschirmt waren. Für die Kopplung zweier Plättchen genügt es, einen mechanisch-thermischen Kontakt zwischen den beiden Oberflächen herzustellen; andere Methoden für eine engere Kopplung, bei welcher atomare Bindungen zwischen den beiden Oberflächen hergestellt werden (wafer-bonding) sind nicht notwendig, können aber auch benutzt werden.
  • Wie sich aus dem Folgenden noch näher ergibt, werden durch die Erfindung anfänglich während der schnellen thermischen Erhitzung Hochtemperatur-Kernzentren, sogenannte Vorläufer, gebildet, und diese Vorläufer verursachen anschließend die klassichen Defekte.
  • Es gibt zwar bereits Veröffentlichungen wie "Advances in Silicon Technology for the Semiconductor Industry" in 400 Solid State Technology, Band 26, 1983, July, Nr. 7, Seiten 97-101, Port Washington, New York, USA, in welchen über die Erzeugung solcher Vorläufer berichtet wird, jedoch existieren beträchtliche Unterschiede zu dem im Rahmen der Erfindung ausgeführten Arbeiten. Zunächst hat sich gezeigt, daß die Bildungs-Zeitverhältnisse selbst sehr viel kürzer als die zuvor in Betracht gezogenen sind. Zweitens beträgt die Untergrenze für die Hochtemperaturbehandlung nur noch etwa 1200ºC. Drittens besteht keine Notwendigkeit mehr für eine Behandlung mit einer vergleichsweise tiefen Temperatur von etwa 650ºC, um ein geeignetes Defektdichteprofil zu bilden.
  • Durch die Kopplung der beiden Plättchen während der schnellen Hochtemperatur-Wärmebehandlung ergibt sich schließlich in jedem Plättchen ein völlig unsymmetrisches Profil mit einer sehr hohen Defektdichte auf einer Seite und einer sehr niedrigen Defektdichte auf der anderen Seite, und dies wird nur erreicht durch Ausnutzung der Beobachtung, daß die Modalitäten der Ab kühlung des Plättchens eine wichtige Rolle bei der Bildung der Dichteprofile spielen.
  • Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung mit Bezug auf die beiliegenden Zeichnungen, die nur zur Erläuterung, jedoch ohne Einschränkung dienen. Es zeigen:
  • Fig. 1 ein Profil der Dichteablagerungen als Funktion der Tiefe bei einem Einkristallplättchen, das auf eine Temperatur nahe 1200ºC für zwei kurze, jedoch getrennte Zeitintervalle von 20 bis 35 Sekunden erhitzt wurde;
  • Fig. 2a und 2b vergleichsweise den Fall der Behandlung eines einzigen Plättchens und den Fall der Behandlung eines zusammengefügten Plättchenpaares gemäß der Erfindung; und
  • Fig. 3 ein Profil der Ablagerungsdichte als Funktion der Tiefe für eines der beiden Plättchen, welche in zusammengefügter Form der erfindungsgemäßen Behandlung ausgesetzt worden sind.
  • Vor dem Übergang zu einer detaillierten Beschreibung der einzelnen Stufen des Prozesses erscheint es zweckmäßig genau festzustellen, daß die Erfindung von der Beobachtung ausgegangen ist: Wenn man Siliziumplättchen einer schnellen thermischen Wärmebehandlung bei einer hohen Temperatur, speziell zwischen 1200ºC und 1300ºC für kurze Zeitintervalle aussetzt, dann erreicht man eine erhebliche Verbesserung der Sauerstoffausscheidungen. Es wurde insbesondere beobachtet, daß eine solche Intensivierung von der Tempertur abhängt und sich nicht homogen im Inneren des Plättchens zeigt. Unter letzterem Gesichtspunkt ist die Ausbildung von zwei Konzentrationsspitzen beobachtet worden, die in der Nähe der beiden Hauptoberflächen des Plättchens liegen und zwischen denen eine zentrale Zone minimaler Höhe liegt.
  • Dies ist deutlich in Fig. 1 gezeigt, bei welcher die beiden Spitzen in der Nähe der beiden Hauptoberflächen des Plättchens und das zentrale Plateau leicht zu erkennen sind. Man sieht auch die Profilunterschiede entsprechend den beiden verschiedenen Behandlungsdauern (20 s bzw. 35 s).
  • Physikalisch gesehen hat sich gezeigt, daß diese thermische schnelle Wärmebehandlung bei hoher Temperatur die Bildung sogenannter Defekte mit sich bringt, welche als Vorläufer für die nachfolgende Kernbildung und das Wachsen von Sauerstoffablagerungen wirken.
  • Eine weitere grundsätzliche Beobachtung im Zusammenhang mit der Erfindung zeigt, daß eine thermische Behandlung der Plättchen, die bereits einer schnellen thermischen Erwärmung ausgesetzt gewesen waren, bei Temperaturen von 900 bis 1000ºC eine weitere Kernbildung nicht fördert, sondern im Gegenteil eine Auflösung eines bestimmten Bruchteils der erwähnten Vorläufer ergibt, welche bei einer hohen Temperatur gebildet worden waren. Es hat sich gezeigt, daß solche Vorläufer eine bestimmte Instabilität zeigen, wenn sie bei Temperaturen abgekühlt werden, die niedriger als diejenigen sind, bei denen sie erzeugt worden sind. Als Kompensation bewirkt diese Behandlung bei 900 bis 1000ºC ein Wachsen möglicherweise schon existierender Ablagerungskerne und eine generelle Stabilisierung der Defekte, welche bei der schnellen thermischen Wärmebehandlung erzeugt worden waren.
  • Schließlich besteht eine grundlegende Erkenntnis der Erfindung darin, daß die Instabilität der bei hoher Temperatur erzeugten Vorläufer in enge Beziehung zu den Abkühlbedingungen gesetzt werden kann, wobei die Hypothese besteht, daß ein Temperaturgradient im Inneren des Plättchens während der Abkühlung eine Ungleichförmigkeit der Auflösung der Defekte bei einer hohen Temperatur mit sich bringen kann. Diese Hypothese, die zunächst den Unterschied erklären könnte zwischen den Spitzenwerten der Dichte entsprechend den beiden aufgrund der unterschiedlichen Emissionswerte unterschiedlichen Oberflächen, von denen die eine poliert ist und die andere rauh ist, ist durch experimentelle Arbeiten erhärtet worden, welche gezeigt haben, daß die einer Oberfläche entsprechende Spitze im wesentlichen eliminiert wird, wenn die thermische Emissionsfähigkeit durch diese Oberfläche stark reduziert wird und daher die Abkühlung des Plättchens stark verlangsamt wird, beispielsweise durch eine thermische Abschirmung der Oberfläche selbst.
  • Diese sehr wesentliche Überlegung hängt mit einem grundlegenden Merkmal der Erfindung zusammen, welches darin besteht, daß die Plättchen nicht einzeln der Behandlung ausgesetzt werden, sondern räumlich zusammengefügt oder paarweise in engem Kontakt sind und sich damit gegenseitig thermisch abschirmen. Was das Doppelspitzenverteilungsprofil der Defekte betrifft, welche durch den Pfeil in Fig. 2a gezeigt sind, wo ein einziges Plättchen ausgesetzt worden ist, so bleibt es auf diese Weise immer ein Doppelspitzenprofil, wie es der Pfeil II in Fig. 2b zeigt, aber ein solches Profil interessiert bei zwei gepaarten Plättchen, die nach der Trennung ein Defektdichteprofil haben, welches eine Spitze nahe einer Oberfläche und ein Plateau nahe 0 in der Nähe der anderen Oberfläche hat. Es ist genau das Ergebnis, welches man erreichen möchte, ohne daß man dazu lange und aufwendige komplexe thermische Behandlungen zur Erzeugung einer guten entblößten Zone benötigt, welche sich für die nachfolgende Ausbildung integrierter Schaltungen eignen.
  • In Fig. 3 sind die Dichteprofile der Sauerstoffablagerungen genauer in Abhängigkeit von der Tiefe für ein Plättchen gezeigt, welches gepaart mit einem anderen Plättchen behandelt worden ist, und zwar für die beiden Temperaturen von 1200ºC und 1250ºC.
  • Trägt man die oben beschriebenen Beobachtungen zusammen, dann umfaßt das erfindungsgemäße Verfahren grundsätzlich die folgenden Behandlungsvorgänge.
  • In einem zweiten Prozeß werden die Plättchen nach einer üblichen chemischen Ätzbehandlung zweierweise in enger gegenseitiger Berührung einer schnellen thermischen Wärmebehandlung ausgesetzt, bei welcher sie thermischen Impulsen einer Dauer von einigen zehn Sekunden bei einer Temperatur ausgesetzt werden, die etwa im Bereich zwischen 1200ºC und 1275ºC liegt. Da die Dichte der erzeugten Defekte sowohl von der Zeit als auch der Temperatur abhängt, wie schon anhand der Fig. 1 und 3 gezeigt wurde, besteht eine Beziehung zwischen diesen Parametern und der Defektdichte, die man erreichen möchte.
  • Diesem Prozeß folgt eine weitere thermische Behandlung, die in zwei Stufen unterteilt ist (eine erste Stufe bei 900ºC über vier Stunden und eine zweite Stufe bei 1000ºC über sechzehn Stunden). Das Ziel dieser Behandlung besteht in der Stabilisierung und dem Wachsen der Ablagerungsvorläufer, welche bei dem vorangehenden Prozeß erzeugt worden sind, wobei gleichzeitig ihr unstabiler Bruchteil eliminiert wird.
  • Bei der nachfolgenden Behandlung werden die Plättchen aus dem Ofen herausgenommen, und die Oberflächen, welche während der schnellen thermischen Hochtemperatur-Erwärmungsbehandlung in engem gegenseitigen Kontakt gewesen sind, werden in üblicherweise poliert. Auf diese Weise stellt das in den beiden vorangegangenen Behandlungen erzeugte Spitzen/Plateau-Profil sicher, daß in der Nähe der polierten Oberfläche eine sehr niedrige Defektdichte (Plateau) herrscht, und auf diese Weise wird eine entblößte Zone gebildet, welche sich perfekt für die Ausbildung integrierter Schaltungen eignet, und gleichzeitig wird eine hohe und gute kontrollierte Defektdichte in der Nähe der Rückseite des Plättchens, entfernt von der aktiven Zone, erzeugt, welche sich perfekt eignet für die gewünschte Funktion des Einfangens kontaminierender Agenzien.
  • Es sei hier ausdrücklich festgestellt, daß es nicht notwendig ist, daß die Abschirmung durch ein Koppeln der Scheiben er folgt, weil sich derselbe Effekt mit anderen Abschirmteilen, beispielsweise einer Quarzplatte, erreichen läßt.

Claims (8)

1. Verfahren zur Behandlung von Siliziumplättchen zur Erzielung kontrollierter Profile der Sauerstoff-Ausscheidungsdichte in diesen, das unter anderem folgende Verfahrensschritte enthält;
- Unterwerfen der Plättchen einer Wärmebehandlung bei einer Temperatur zwischen 950º und 1150ºC für eine Zeitdauer von 15 Minuten zur Erniedrigung der Defektdichte und Bestimmung homogener Anfangsbedingungen;
- Unterwerfen der Plättchen einer chemischen Standard- Ätzbehandlung;
- Wärmeabschirmung einer Plättchenfläche;
- Aussetzender nicht abgeschirmten Fläche des Plättchens einer Inertgasatomosphäre während einer schnellen Wärmebehandlung bei einer Temperatur zwischen 1200º und 1275ºC für eine Zeitdauer von einigen zehn Sekunden zur Erzeugung von Kernbildungszentren, die als Stellen zum Wachsen der Sauerstoffniederschläge während der folgenden Wärmebehandlung dienen;
- Unterwerfen der Plättchen einer Zweischritt- Wärmebehandlung, deren erster Schritt bei einer Temperatur von 900ºC und deren zweiter Schritt bei einer Temperatur von 1000ºC für eine Zeitdauer von 4 bzw. 16 Stunden stattfindet;
- Glätten der Plättchenflächen, die während der thermischen Schnellbehandlung abgeschirmt waren.
2. Verfahren zur Behandlung von Siliziumplättchen nach Anspruch 1, dadurch gekennzeichnet, daß die thermische Vor behandlung bei einer Temperatur von etwa 1100ºC durchgeführt wird.
3. Verfahren zur Behandlung von Siliziumplättchen nach Anspruch 1, dadurch gekennzeichnet, daß bei der vorgenannten thermischen schnellen Wärmebehandlung die Plättchen einem 10 bis 40 Sekunden andauernden Wärmeimpuls ausgesetzt werden.
4. Verfahren zur Behandlung von Siliziumplättchen nach Anspruch 1, dadurch gekennzeichnet, daß die vorgenannte Intertgasatmosphäre aus Stickstoff besteht.
5. Verfahren zur Behandlung von Siliziumplättchen nach Anspruch 1 und 4, dadurch gekennzeichnet, daß die Plättchen gegenüber der Intertgasatmosphäre durch weitere mit ihnen zusammengefügte Plättchen abgeschirmt sind.
6. Verfahren zur Behandlung von Siliziumplättchen nach Anspruch 5, worin die Plättchen paarweise unter einfacher gegenseitiger mechanisch-thermischer Berührung ihrer Flächen zusammengefügt sind.
7. Verfahren zur Behandlung von Siliziumplättchen nach Anspruch 6, worin die Plättchen paarweise durch Verbindungsmethoden innig aneinandergefügt sind, die zu atomaren Bindungen zwischen ihren Flächen führen.
8. Verfahren nach den Ansprüchen 1 und 4, worin die Plättchen durch eine Quarzfolie abgeschirmt sind.
DE69130802T 1990-11-15 1991-11-11 Verfahren zum erreichen kontrollierter ablagerungsprofile in siliziumwufern Expired - Lifetime DE69130802T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT48481A IT1242014B (it) 1990-11-15 1990-11-15 Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
PCT/IT1991/000095 WO1992009101A1 (en) 1990-11-15 1991-11-11 Process for achieving controlled precipitation profiles in silicon wafers

Publications (2)

Publication Number Publication Date
DE69130802D1 DE69130802D1 (de) 1999-03-04
DE69130802T2 true DE69130802T2 (de) 1999-08-19

Family

ID=11266818

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69130802T Expired - Lifetime DE69130802T2 (de) 1990-11-15 1991-11-11 Verfahren zum erreichen kontrollierter ablagerungsprofile in siliziumwufern

Country Status (17)

Country Link
US (1) US5403406A (de)
EP (1) EP0557415B1 (de)
JP (2) JP3412636B2 (de)
KR (1) KR100247464B1 (de)
AT (1) ATE176084T1 (de)
AU (1) AU9033591A (de)
CZ (1) CZ84993A3 (de)
DE (1) DE69130802T2 (de)
FI (1) FI932024A (de)
IL (1) IL99979A (de)
IT (1) IT1242014B (de)
MY (1) MY110258A (de)
SG (1) SG64901A1 (de)
SK (1) SK47093A3 (de)
TW (1) TW205110B (de)
WO (1) WO1992009101A1 (de)
ZA (1) ZA918831B (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574782A (ja) * 1991-09-10 1993-03-26 Mitsubishi Materials Corp シリコン基板の製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
WO2000013226A1 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
DE69941196D1 (de) 1998-09-02 2009-09-10 Memc Electronic Materials Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung
EP1114454A2 (de) 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silizium auf isolator struktur aus einem einkristallsilizium mit niedriger fehlerdichte
EP1125008B1 (de) * 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
EP1295324A1 (de) * 2000-06-30 2003-03-26 MEMC Electronic Materials, Inc. Verfahren und vorrichtung zur herstellung eines siliziumwafers mit einer defektfreien zone
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Sumco シリコン半導体基板の熱処理方法
JP4106862B2 (ja) 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
WO2002086960A1 (en) * 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
EP3653761B1 (de) * 2016-12-28 2024-02-28 Sunedison Semiconductor Limited Siliciumwafer mit intrinsischer getterungs- und gate-oxid-integritätsausbeute

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS56158431A (en) * 1980-05-13 1981-12-07 Meidensha Electric Mfg Co Ltd Forming of oxidized film of semiconductor element for electric power
JPS5787119A (en) * 1980-11-19 1982-05-31 Toshiba Corp Manufacture of semiconductor device
US4430995A (en) * 1981-05-29 1984-02-14 Hilton Joseph R Power assisted air-purifying respirators
JPS57197827A (en) * 1981-05-29 1982-12-04 Hitachi Ltd Semiconductor substrate
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0697664B2 (ja) * 1984-05-11 1994-11-30 住友電気工業株式会社 化合物半導体のアニ−ル法
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US5228927A (en) * 1988-03-25 1993-07-20 Shin-Etsu Handotai Company Limited Method for heat-treating gallium arsenide monocrystals
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration

Also Published As

Publication number Publication date
FI932024A (fi) 1993-06-29
MY110258A (en) 1998-03-31
IT9048481A1 (it) 1992-05-15
JPH06504878A (ja) 1994-06-02
KR100247464B1 (ko) 2000-03-15
ATE176084T1 (de) 1999-02-15
WO1992009101A1 (en) 1992-05-29
US5403406A (en) 1995-04-04
ZA918831B (en) 1992-08-26
AU9033591A (en) 1992-06-11
IT1242014B (it) 1994-02-02
TW205110B (de) 1993-05-01
IL99979A0 (en) 1992-08-18
EP0557415B1 (de) 1999-01-20
SK47093A3 (en) 1993-08-11
FI932024A0 (fi) 1993-05-05
DE69130802D1 (de) 1999-03-04
CZ84993A3 (en) 1993-11-17
IT9048481A0 (it) 1990-11-15
SG64901A1 (en) 1999-05-25
JP3412636B2 (ja) 2003-06-03
IL99979A (en) 1995-07-31
JP2003243402A (ja) 2003-08-29
EP0557415A1 (de) 1993-09-01

Similar Documents

Publication Publication Date Title
DE69130802T2 (de) Verfahren zum erreichen kontrollierter ablagerungsprofile in siliziumwufern
EP0328048B1 (de) Herstellung von Halbleiterscheiben mit verbesserter Kontrolle der Innenstörstellen
DE69933777T2 (de) Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
DE3787874T2 (de) Verfahren zur Herstellung eines Bauelementes mit einer tiefen Schicht aus Si02.
DE3832902A1 (de) Verfahren zum aufwachsen von gaas-filmen auf si- oder gaas-substrate
DE69323979T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3709066A1 (de) Verfahren zum erzeugen eines duennen metallfilms durch chemisches aufdampfen
AT398582B (de) Verfahren zur kristallzüchtung
DE10205084B4 (de) Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE2257834A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE69936926T2 (de) Verfahren zum entfernen von defekten aus einkristallmaterial
DE2038564C3 (de) Quarzglasgeräteteil, insbesondere Quarzglasrohr, mit in seiner Außenoberflächenschicht enthaltenen, Kristallbildung fördernden Keimen zur Verwendung bei hohen Temperaturen, insbesondere für die Durchführung halbleitertechnologischer Verfahren
DE1769298C3 (de) Verfahren zum epitaktischen Aufwachsen von Silicium oder Germanium auf einer Unterlage aus einkristallinem Saphir
DE2356442A1 (de) Verfahren zur herstellung von stabilem kaliumnitrat der phase iii sowie daraus hergestellter gegenstaende
DE69131252T2 (de) Thermische behandlungsmethode für halbleiterscheiben
DE3021074C2 (de) Thermodiffusionsverfahren zur Herstellung von Oberflächenschichten aus Hg↓1↓↓-↓↓x↓Cd↓x↓Te
DE3930925A1 (de) Getterverfahren fuer halbleiterwafer
DE69405019T2 (de) Verfahren und Vorrichtung zur Herstellung dunner kristalliner Schichten für Festkörperlasern
DE112010002935T5 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE3124634C2 (de)
DE69705469T2 (de) Verfahren zur Wärmebehandlung eines ZnSe Kristalls
DE1916293A1 (de) Verfahren zum Herstellen einer Niobschicht durch schmelzflusselektrolytische Abscheidung auf einem Kupfertraeger
DE2645374A1 (de) Verfahren zum herstellen von fuer halbleiterbauelemente verwendbarem polykristallinem silicium
DE69033234T2 (de) Verfahren zur mehrschichtigen Metallisierung der Rückseite einer Halbleiterscheibe
DE2060476C2 (de) Verfahren zur Herstellung von Halbleiter- und Dünnschichtbauelementen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition