JP2003243402A - 珪素ウェーハ - Google Patents

珪素ウェーハ

Info

Publication number
JP2003243402A
JP2003243402A JP2002373700A JP2002373700A JP2003243402A JP 2003243402 A JP2003243402 A JP 2003243402A JP 2002373700 A JP2002373700 A JP 2002373700A JP 2002373700 A JP2002373700 A JP 2002373700A JP 2003243402 A JP2003243402 A JP 2003243402A
Authority
JP
Japan
Prior art keywords
silicon wafer
wafer
wafers
heat treatment
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002373700A
Other languages
English (en)
Inventor
Robert Falster
ファルスター，ロベルト
Giancarlo Ferrero
フェレロ，ギアンカルロ
Graham Fisher
フィッシャー，グラハム
Massimiliano Olmo
オルモ，マッシミリアノ
Marco Pagani
パガニ，マルコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MEMC Electronic Materials SpA
Original Assignee
MEMC Electronic Materials SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials SpA filed Critical MEMC Electronic Materials SpA
Publication of JP2003243402A publication Critical patent/JP2003243402A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Surgical Instruments (AREA)
  • Safety Valves (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 本発明の目的は、珪素ウェーハ内部に電子部
品の製造のための制御された析出物状態を達成するため
の珪素ウェーハの処理方法を提供すること。 【解決手段】 同方法おいて、次の基本的操作：ａ）ウ
ェーハを９５０℃〜１１５０℃、特に約１１００℃の温
度で約１５分間予備的熱処理にかけ；ｂ）標準的化学的
腐食（エッチング）処理の後、互いに熱的に密接に接触
した状態に組み合わせて対にしたウェーハを１２００℃
〜１２７５℃の温度で数十秒間速いアニーリング熱処理
にかけ；ｃ）前記ウェーハを更に９００℃〜１０００℃
の温度で長い熱処理にかけ、そして最後に；ｄ）前記ウ
ェーハを炉から取り出し、前記速いアニーリング処理中
互いに密接に接触していた表面を表面研磨にかけること
からなる珪素ウェーハ処理方法にある。得られたウェー
ハは、一方の面に近い濃度ピーク（トラッピング領域）
及び他方の面に近い非常に低い濃度の平坦部（活性領
域）を与える析出物密度分布状態を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に電子部品を
製造するための、半導体材料基材、特に所謂珪素「スラ
イス（ｓｌｉｃｅ）」即ち、ウェーハを製造するための
方法に関する。詳しくは、本発明は、「ゲッタリング
（ｇｅｔｔｅｒｉｎｇ）」又は内部トラッピング部位の
濃度及び分布状態（ｄｉｓｔｒｉｂｕｔｉｏｎ ｐｒｏ
ｆｉｌｅ、分布プロフィル）の制御に適した条件下で珪
素ウェーハを処理する方法に関する。
【０００２】
【従来の技術】既に知られているように、半導体電子部
品を製造する殆どの方法の出発材料である単結晶珪素
は、一般に所謂チョクラルスキー法で製造されており、
その場合、一つの種子結晶を溶融珪素中に浸漬し、次に
ゆっくり引き上げることにより成長させる。溶融珪素は
石英坩堝中に入っていると、種々の不純物で汚染され、
その不純物の中の主なものは酸素である。珪素が溶融物
になっている温度では、酸素が結晶格子中に、溶融物の
温度での酸素の珪素中への溶融度及び固化珪素中の酸素
の実際の偏析係数によって決定される濃度に到達するま
で入っていく。そのような濃度は集積回路を製造する方
法で典型的な温度での固体珪素中の酸素の溶解度よりも
大きい。従って、結晶が溶融物質から成長し、冷却され
ると、その中の酸素の溶解度は急速に低下し、そのため
得られるスライス、即ちウェーハには、酸素が過飽和濃
度で存在する。酸素が過飽和濃度で存在すると、ウェー
ハの後の熱処理工程で酸素の析出（ｐｒｅｃｉｐｉｔａ
ｔｉｏｎ）を起こす。
【０００３】
【発明が解決しようとする課題】酸素の析出は有用な効
果と有害な効果を起こすことがある。有用な効果は、電
子部品を製造するための後の製造工程中に、ウェーハと
接触して電子部品の性能を悪くする望ましくない金属不
純物をトラップする酸素析出物の能力と関連している。
有害な効果は、そのような析出物自体が、反対に、例え
ば集積回路の製造にとっては非常に高い純度が必要にな
る場所であるウェーハの活性領域中に存在すると、汚染
物質となることから起きてくるものである。
【０００４】以前から、ウェーハの表面から数μの深さ
を占める活性領域が、前述の「欠陥」を比較的含まない
のに対し、ウェーハの残りの厚さの部分が、望ましくな
い金属不純物を効果的にトラップするのに充分な大きさ
のそのような欠陥密度を有するようなやり方で、珪素ウ
ェーハの処理を行う種々の方式が提案されている。
【０００５】そのような方法は、トラッピング又は「内
在（ｉｎｔｒｉｎｓｉｃ）」ゲッタリング法として知ら
れており、ウェーハの表面に近い欠陥のない領域は、欠
陥除去領域（ｄｅｎｕｄｅｄｚｏｎｅ）と呼ばれてい
る。
【０００６】
【課題を解決するための手段】本発明の目的は、珪素ウ
ェーハ中に存在するトラッピング中心の濃度を制御する
方法を示すことにあり、特に良好な欠陥除去領域及び良
好な内在トラッピング効果を達成するのに必要な欠陥密
度分布状態（ｄｅｎｓｉｔｙ ｐｒｏｆｉｌｅ，濃度プ
ロフィル）を実現するための方法を示すことにある。
【０００７】
【発明の実施の形態】一層正確な用語を用いれば、本発
明の第一の態様は、珪素ウェーハ中の酸素の析出水準を
制御することに関する。第二の態様は、分布曲線のピー
クが、装置の活性領域から離れた明確なトラッピング領
域として働くことができるようなやり方で、酸素析出物
の密度分布状態を制御することに関する。従って、第三
の態様は、装置の活性領域に相当する有効な欠陥除去領
域及び残余の体積中の極めて効果的なトラッピング領域
を有する析出制御ウェーハの製造に関する。
【０００８】これらの目的は、本発明により、集積回路
電子部品の製造を目的とした珪素スライス即ちウェーハ
を処理する方法において、（ａ）前記ウェーハを９５０
℃〜１１５０℃の温度で、特に約１１００℃で約１５分
間予備的熱処理にかけ、（ｂ）標準的化学的腐食（エッ
チング）処理後、互いに熱的に密接に接触させて対に組
合せたウェーハを、１２００℃〜１２７５℃の温度で数
十秒間、速いアニーリング熱処理にかけ、（ｃ）前記ウ
ェーハを９００℃〜１０００℃の温度で更に長い熱処理
にかけ、最後に（ｄ）前記ウェーハを炉から取り出し、
前記速いアニーリング処理中に互いに密接に接触してい
た表面を表面研磨にかける、基本的操作を有する方法に
よって達成される。２枚のスライスを組合せるために、
二つの表面の間に物理的熱的接触を実現するだけで充分
であり、二つの表面の間の原子的結合（ウェーハ結合）
を実現する一層緊密に組合せる他の方法論は不必要であ
るが、用いてもよい。
【０００９】以下で一層よく説明するように、本発明に
よる処理は、熱的な速いアニーリング操作中「前駆物
質」と呼ぶ高温核生成中心を最初に生じ、これらの前駆
物質が次に古典的（ｃｌａｓｓｉｃ，典型的）「欠陥」
を与えることになる。
【００１０】これらの前駆物質の発生を報告する従来の
文献、例えば、「半導体工業のための珪素技術の進歩」
（Ａｄｖａｎｃｅｓ ｉｎ Ｓｉｌｉｃｏｎ Ｔｅｃｈ
ｎｏｌｏｇｙ ｆｏｒ ｔｈｅ Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ Ｉｎｄｕｓｔｒｙ）、４００ Ｓｏｌｉｄ Ｓ
ｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ，Ｖｏｌ．２６，（１
９８３）Ｊｕｌｙ，Ｎｏ．７（アメリカ合衆国ニューヨ
ーク、ポート・ワシントン）が存在するが、本発明の骨
組みとして行われた研究に関してかなりの相違が存在す
る。第一に、発生時間規模自体が、以前認められていた
ものよりも非常に速いことを示していることである。第
二に、高温処理に対して僅か約１２００℃の低い環境が
認められている。第三に、都合のよい欠陥密度（ｄｅｆ
ｅｃｔｄｅｎｓｉｔｙ，欠陥濃度）分布状態を形成させ
るのに、比較的低い温度、約６５０℃での処理は不必要
であることが見出されている。
【００１１】最後に速い高温アニーリング処理中２枚の
ウェーハを組合せることにより、各ウェーハ中に完全に
非対称的分布状態が実現され、それは一方の側では非常
に高い欠陥密度を示し、他方の側では非常に低い欠陥密
度を示すものであり、ウェーハの冷却方式が密度分布状
態の形成に重要な役割を果たすと言う観察を発展するこ
とによって初めて得られたものである。
【００１２】更に、そのような従来の文献には、熱処理
中アルゴン及び窒素雰囲気が析出物密度分布状態に異な
った影響を与えると言うことは言及されていない。
【００１３】本発明の更に別の特異性及び利点は、単に
説明のためで、限定のためではないものとして与えられ
ている図面を参照した次の記述から明らかになるであろ
う。図中、
【００１４】第１図は、夫々、２０秒及び３５秒の二つ
の短いが異なった時間間隔で１２００℃に近い温度に加
熱した１枚の珪素ウェーハについて、深さの関数として
析出物密度の分布状態を示した図である。
【００１５】第２ａ図及び第２ｂ図は、単一のウェーハ
を処理した場合と、本発明による一対の重ねたウェーハ
を処理した場合とを比較できるように示した図である。
【００１６】第３図は、重ねた形で本発明による処理に
かけた２枚のウェーハの一方についての、深さの関数と
して析出物密度の分布状態を示した図である。
【００１７】本方法は、一つずつの段階について詳細に
説明する前に、本発明が、高い温度、特に１２００℃〜
１３００℃の温度で短い時間速いアニーリング熱処理に
珪素ウェーハをかけると、酸素析出についてかなりの改
良が達成されると言う観察に基づいていることを明確に
述べておきたい。特に、そのような強化析出（ｉｎｔｅ
ｎｓｉｆｉｃａｔｉｏｎ）は温度に依存し、ウェーハの
内部でそれ自体均一に存在するものではないことが観察
されている。後者の特徴により、ウェーハの二つの主表
面に近接して二つの濃度ピークが、中心領域の最小平坦
部と共に形成されることが観察されている。
【００１８】このことは第１図で明確に証明されてお
り、この場合、ウェーハの二つの主表面に近接した二つ
のピークと中心の平坦部を容易に認めることができる。
二つの異なった処理時間（２０秒及び３５秒）に対応し
てその分布状態図が変化することも認められる。
【００１９】物理的特徴により、高温でのこの速いアニ
ーリング熱処理は、酸素析出物の後の核生成及び成長の
前駆物質として働く所謂欠陥の形成を含んでいることが
確かめられている。
【００２０】本発明の基礎になっている更に別の観察
は、速い熱処理に既にかけたウェーハを９００〜１００
０℃の温度で熱処理することは、一層の核生成に対して
は好ましくなく、反対にそれは高温で発生した前述の前
駆物質の或る部分を溶解することになると言うことであ
る。実際、そのような前駆物質は、それらが発生した温
度よりも低い温度に冷却された時、或る不安定性を与え
ることが証明されている。代償として、９００〜１００
０℃でのこの処理は、最終的に既に存在している析出核
の成長と、速いアニーリング熱処理によって生じた欠陥
の一般的安定化を惹き起こす。
【００２１】最終的に、本発明に基づき、高温で発生し
た前駆物質の不安定性は冷却条件と非常に密接に関係付
けることができ、冷却中のウェーハ内部の温度勾配が高
温での欠陥の溶解の不均一性を惹き起こすものと仮定で
きる発見が得られている。この仮定は、第一に、一方が
研磨され、他方が粗い、二つの異なった表面に対応した
密度のピーク値の差を、二つの表面の異なった放射率値
から誘導することにより説明することができ、その仮定
は、表面に対応するピークが、そのような表面を通る熱
的放射率が著しく減少し、そのためウェーハの冷却が例
えば表面自体の熱的遮蔽によって著しく遅くなった時
に、実質的に消滅すると言うことを示す実験研究により
確認されている。
【００２２】この非常に重要な考察により、ウェーハが
単独に処理されるのではなく、物理的に密接に接触する
ように組合せ或は対にして処理することにより、それら
の相互の熱的遮蔽が達成されていると言う事実に存在す
る基本的な特徴の一つが本発明に結び付いている。この
ようにして、単一のウェーハが露出された場合、欠陥の
分布が第２ａ図の矢印で示した二重ピーク分布曲線にな
ると言うことは、第２ｂ図の矢印ＩＩで示したように、
常に２重ピーク分布曲線を生ずることになるが、この場
合には、そのような分布曲線が、二枚の対にしたウェー
ハに対するものであると言うことが重要であり、それ
は、互いに分離すると、各ウェーハは一方の表面に近い
ピークと、他方の表面近辺の零に近い平坦部とを有する
欠陥密度分布曲線を持つようになる。それが正に、集積
回路を後で形成するのに適した良好な欠陥除去領域を生
成させるために、長く面倒な複雑な熱処理に頼る必要な
く、達成したい結果なのである。
【００２３】第３図には、酸素析出物の密度分布曲線
が、別のウェーハと対にした形で処理したウェーハにつ
いて、１２００℃及び１２５０℃の二つの温度の場合に
ついて深さの関数として一層正確に報告してある。
【００２４】上述の観察結果を総合すると、本発明によ
る方法は基本的に次の処理操作からなる。
【００２５】第二の操作として、標準的エッチング処理
を行なった後のウェーハを、２枚ずつ互いに密接に接触
させて速いアニーリング熱処理にかけ、そこでウェーハ
は１２００℃〜１２７５℃の大体の間隔内に入る温度で
数十秒間熱的パルスを受ける。発生した欠陥密度は、第
１図及び第３図で既に明確に示したように、時間及び温
度の両方に依存する。これらのパラメーターは、達成し
たい欠陥密度に依存する。
【００２６】この操作に続き、９５０℃〜１１５０℃の
温度で、最終的には二つの段階（例えば、第一段階は９
００℃で、第二段階は１０００℃で、夫々４時間及び１
６時間の時間間隔）に分割される更に別の熱処理を行
う。この操作の目的は、前の操作で発生した析出前駆物
質を安定化して成長させ、同時にそれらの不安定な部分
を除去することにある。
【００２７】次の操作では、ウェーハを炉から取り出
し、速い高温アニーリング熱処理中、互いに密接に接触
していた表面を標準的なやり方で研磨する。このように
して二つの前の操作で生じたピーク・平坦分布状態によ
り、即ち、研磨した表面近くに非常に低い欠陥密度（平
坦部）が存在し、それによって集積回路を製造するのに
完全に適した欠陥除去領域を実現し、更に汚染物質をト
ラップする希望の機能を果たすのに完全に適した、活性
領域とは反対側のウェーハ後面に近い充分制御された欠
陥密度の高い部分が存在するようにすることができる。
【００２８】本発明の枠組み内で、更に、スライス上の
ガス雰囲気、特に窒素の存在により析出物分布曲線の形
が、未だ決定はされていないが、少なくとも影響を受け
ていることが確認されている。
【００２９】従って、珪素の表面を遮蔽することにより
得られる分布曲線の非対称性はスライスが窒素雰囲気に
対して遮蔽されていると言う事実にも因るものである。
【００３０】更に、スライスを重ねることによって遮蔽
を実現することは、必ずしも必要ではないことを明確に
指摘しておきたい。なぜなら、他の遮蔽部材、例えば石
英板によっても同じ効果が得られるからである。
【００３１】分布曲線の非対称性は、スライスの一方の
面上のアルゴンと他方の面上の窒素からなる二重のガス
雰囲気によって、促進されるわけではないが、少なくと
も支援されるものであることが予想される。
【００３２】以上の説明に関して更に以下の項を開示す
る。 １．酸素析出物の核生成中心を含み、第一面と、第二面
と、第一面及び第二面の間にあり、それら面から等距離
にある中央平面とを有する珪素ウェーハであって、前記
核生成中心は第一面及び第二面の間に不均一分布をして
おり、該核生成中心の最大濃度は、第一面と中央平面と
の間の領域内に存在し、中央平面よりも第一面の近くに
存在し、前記核生成中心の濃度は、第一面から最大濃度
領域まで増大し、最大濃度領域から中央平面まで減少す
る、上記珪素ウェーハ。 ２．珪素ウェーハの第二面は研磨されたものである、第
１項記載の珪素ウェーハ。 ３．酸素析出物の核生成中心を含み、第一面と、第二面
と、第一面及び第二面の間にあり、それら面から等距離
にある中央平面とを有する珪素ウェーハであって、前記
酸素析出物は第一面及び第二面の間に不均一分布をして
おり、該酸素析出物の最大濃度は、第一面と中央平面と
の間の領域内に存在し、中央平面よりも第一面の近くに
存在し、前記酸素析出物の濃度は、第一面から最大濃度
領域まで増大し、最大濃度領域から中央平面まで減少す
る、上記珪素ウェーハ。 ４．酸素析出物の最大濃度は、酸素析出物２×１０10個
／ｃｍ3未満である、第３項記載の珪素ウェーハ。 ５．酸素析出物の最大濃度は、酸素析出物１×１０10個
／ｃｍ3未満である、第３項記載の珪素ウェーハ。 ６．珪素ウェーハの第二面は研磨されたものである、第
３項記載の珪素ウェーハ。 ７．珪素ウェーハ内部に酸素析出物濃度が制御されたプ
ロフィルを達成するための、該珪素ウェーハの処理方法
であって、（ａ）９５０〜１１５０℃の温度で１５分間
の間、前記珪素ウェーハに予備的熱処理を行って欠陥濃
度を減少させ、均質な出発状態を確立し、次いで（ｂ）
前記珪素ウェーハに、９００℃の温度での第一段階及び
１０００℃の温度での第二段階で、それぞれ４時間及び
１６時間の間、処理することを含む、上記複数の珪素ウ
ェーハの処理方法において、 ｉ） 前記工程（ａ）の後、前記珪素ウェーハの一つの
面を遮蔽し、 ｉｉ） １２００〜１２７５℃の温度で数十秒間、速い
熱処理を行う間、前記珪素ウェーハの遮蔽していない面
を窒素含有ガス雰囲気にさらし、後続の熱処理中に酸素
析出物の成長点として働く核生成中心を発生させ、次い
で、前記工程（ｂ）の後、 ｉｉｉ） 前記の速い熱処理の間、遮蔽されていた前記
珪素ウェーハの面を研磨する諸工程を更に含むことを特
徴とする、上記珪素ウェーハの処理方法。 ８．予備的熱処理を約１１００℃で行う、第７項記載の
処理方法。 ９．速いアニーリング熱処理が、珪素ウェーハを１０〜
４０秒間の熱処理パルスにさらすことから成る、第７項
記載の処理方法。 １０．不活性ガス雰囲気が窒素雰囲気である、第７項記
載の処理方法。 １１．珪素ウェーハを、それらに結合した他の珪素ウェ
ーハによって窒素雰囲気から遮蔽する、第７項記載の処
理方法。 １２．珪素ウェーハの表面間を単に機械的、熱的に相互
接触させることによって、珪素ウェーハを２枚一組で連
結する、記載の処理方法。 １３．珪素ウェーハの表面間を原子的結合（ウェーハ結
合）をもたらす密接な結合方法によって、前記珪素ウェ
ーハを２枚一組で連結する、第１２項記載の処理方法。 １４．石英板によって、珪素ウェーハを遮蔽する、第７
項及び第１０項に記載の処理方法。 １５．珪素ウェーハの一つの表面にアルゴン雰囲気を当
てることによって、その表面を窒素雰囲気から遮蔽す
る、第７項記載の処理方法。
【図面の簡単な説明】
【図１】深さの関数として析出物密度の分布状態を示し
た図である。
【図２】図２ａは、単一のウェーハを処理した場合で、
図２ｂは、本発明の場合である。
【図３】本発明についての、深さの関数として析出物密
度の分布状態を示した図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フェレロ，ギアンカルロ イタリア国28100 トリノ，ビア カルデ ララ 19 (72)発明者 フィッシャー，グラハム イタリア国28100 ノバラ，コルソ トリ ノ 41 (72)発明者 オルモ，マッシミリアノ イタリア国28100 ノバラ，ビア ベレッ ツア ３ (72)発明者 パガニ，マルコ イタリア国28100 ノバラ，ビア ラグラ ンゲ 30

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 酸素析出物の核生成中心を含み、第一面
    と、第二面と、第一面及び第二面の間にあり、それら面
    から等距離にある中央平面とを有する珪素ウェーハであ
    って、前記核生成中心は第一面及び第二面の間に不均一
    分布をしており、該核生成中心の最大濃度は、第一面と
    中央平面との間の領域内に存在し、中央平面よりも第一
    面の近くに存在し、前記核生成中心の濃度は、第一面か
    ら最大濃度領域まで増大し、最大濃度領域から中央平面
    まで減少している、上記珪素ウェーハ。
  2. 【請求項２】 珪素ウェーハの第二面は研磨されたもの
    である、請求項１記載の珪素ウェーハ。
  3. 【請求項３】 酸素析出物を含み、第一面と、第二面
    と、第一面及び第二面の間にあり、それら面から等距離
    にある中央平面とを有する珪素ウェーハであって、前記
    酸素析出物は第一面及び第二面の間に不均一分布をして
    おり、該酸素析出物の最大濃度は、第一面と中央平面と
    の間の領域内に存在し、中央平面よりも第一面の近くに
    存在し、前記酸素析出物の濃度は、第一面から最大濃度
    領域まで増大し、最大濃度領域から中央平面まで減少す
    る、上記珪素ウェーハ。
  4. 【請求項４】 酸素析出物の最大濃度は、酸素析出物２
    ×１０10個／ｃｍ3未満である、請求項３記載の珪素ウ
    ェーハ。
  5. 【請求項５】 酸素析出物の最大濃度は、酸素析出物１
    ×１０10個／ｃｍ3未満である、請求項３記載の珪素ウ
    ェーハ。
  6. 【請求項６】 珪素ウェーハの第二面は研磨されたもの
    である、請求項３記載の珪素ウェーハ。
JP2002373700A 1990-11-15 2002-12-25 珪素ウェーハ Pending JP2003243402A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT48481A IT1242014B (it) 1990-11-15 1990-11-15 Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
IT48481A/90 1990-11-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50121392A Division JP3412636B2 (ja) 1990-11-15 1991-11-11 珪素ウェーハの処理方法

Publications (1)

Publication Number Publication Date
JP2003243402A true JP2003243402A (ja) 2003-08-29

Family

ID=11266818

Family Applications (2)

Application Number Title Priority Date Filing Date
JP50121392A Expired - Lifetime JP3412636B2 (ja) 1990-11-15 1991-11-11 珪素ウェーハの処理方法
JP2002373700A Pending JP2003243402A (ja) 1990-11-15 2002-12-25 珪素ウェーハ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP50121392A Expired - Lifetime JP3412636B2 (ja) 1990-11-15 1991-11-11 珪素ウェーハの処理方法

Country Status (17)

Country Link
US (1) US5403406A (ja)
EP (1) EP0557415B1 (ja)
JP (2) JP3412636B2 (ja)
KR (1) KR100247464B1 (ja)
AT (1) ATE176084T1 (ja)
AU (1) AU9033591A (ja)
CZ (1) CZ84993A3 (ja)
DE (1) DE69130802T2 (ja)
FI (1) FI932024A (ja)
IL (1) IL99979A (ja)
IT (1) IT1242014B (ja)
MY (1) MY110258A (ja)
SG (1) SG64901A1 (ja)
SK (1) SK47093A3 (ja)
TW (1) TW205110B (ja)
WO (1) WO1992009101A1 (ja)
ZA (1) ZA918831B (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574782A (ja) * 1991-09-10 1993-03-26 Mitsubishi Materials Corp シリコン基板の製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
JP4405083B2 (ja) 1998-09-02 2010-01-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハの製造方法
JP2002524845A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
JP4405082B2 (ja) 1998-09-02 2010-01-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 内部ゲッタリング性の改良された熱アニーリングされたウエハ
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP4875800B2 (ja) 1998-10-14 2012-02-15 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンウエハの製造方法
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
DE10024710A1 (de) 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
CN1441961A (zh) * 2000-06-30 2003-09-10 Memc电子材料有限公司 形成具有洁净区的硅片的方法和装置
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US20020179006A1 (en) * 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
WO2018125565A1 (en) * 2016-12-28 2018-07-05 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS56158431A (en) * 1980-05-13 1981-12-07 Meidensha Electric Mfg Co Ltd Forming of oxidized film of semiconductor element for electric power
JPS5787119A (en) * 1980-11-19 1982-05-31 Toshiba Corp Manufacture of semiconductor device
US4430995A (en) * 1981-05-29 1984-02-14 Hilton Joseph R Power assisted air-purifying respirators
JPS57197827A (en) * 1981-05-29 1982-12-04 Hitachi Ltd Semiconductor substrate
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0697664B2 (ja) * 1984-05-11 1994-11-30 住友電気工業株式会社 化合物半導体のアニ−ル法
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US5228927A (en) * 1988-03-25 1993-07-20 Shin-Etsu Handotai Company Limited Method for heat-treating gallium arsenide monocrystals
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration

Also Published As

Publication number Publication date
US5403406A (en) 1995-04-04
DE69130802T2 (de) 1999-08-19
EP0557415A1 (en) 1993-09-01
KR100247464B1 (ko) 2000-03-15
TW205110B (ja) 1993-05-01
FI932024A (fi) 1993-06-29
MY110258A (en) 1998-03-31
JP3412636B2 (ja) 2003-06-03
IT9048481A0 (it) 1990-11-15
CZ84993A3 (en) 1993-11-17
IT9048481A1 (it) 1992-05-15
FI932024A0 (fi) 1993-05-05
WO1992009101A1 (en) 1992-05-29
IL99979A0 (en) 1992-08-18
ATE176084T1 (de) 1999-02-15
EP0557415B1 (en) 1999-01-20
IT1242014B (it) 1994-02-02
JPH06504878A (ja) 1994-06-02
ZA918831B (en) 1992-08-26
SG64901A1 (en) 1999-05-25
IL99979A (en) 1995-07-31
DE69130802D1 (de) 1999-03-04
AU9033591A (en) 1992-06-11
SK47093A3 (en) 1993-08-11

Similar Documents

Publication Publication Date Title
JP3412636B2 (ja) 珪素ウェーハの処理方法
US5401669A (en) Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US4851358A (en) Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JP3144631B2 (ja) シリコン半導体基板の熱処理方法
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
KR20010073067A (ko) 무산소침전 초크랄스키 실리콘 웨이퍼
KR20000006046A (ko) 실리콘에피택셜웨이퍼의제조방법
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
US5882989A (en) Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
JP2002110683A (ja) シリコン半導体基板の熱処理方法
JP2001077120A (ja) エピタキシャルシリコンウェーハの製造方法
JPH0350186A (ja) イントリンジック・ゲッタリング方法
JP2602857B2 (ja) 半導体結晶基板の改善方法
JPH0377330A (ja) シリコン単結晶ウェハーの加工方法
JPH0714755A (ja) シリコン半導体基板及びその製造方法
JPS6344720B2 (ja)
JPH03193698A (ja) シリコン単結晶及びその製造方法
JPH0543400A (ja) ＧａＡｓ単結晶の製造方法
JPS6115335A (ja) シリコンウエ−ハのゲツタリング方法
JPH0521303A (ja) 半導体基板及びその製造方法
JPH02284427A (ja) 半導体基板の処理方法
JP2001102384A (ja) エピタキシャルシリコンウェーハの製造方法
JPH05283350A (ja) エピタキシャル半導体ウェーハの製造方法
JPS6065535A (ja) シリコン基板の製造方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070522