CZ84993A3 - Process of working silicon lamellae of chips for achieving controlled sections of precipitation density - Google Patents

Process of working silicon lamellae of chips for achieving controlled sections of precipitation density Download PDF

Info

Publication number
CZ84993A3
CZ84993A3 CZ93849A CZ84993A CZ84993A3 CZ 84993 A3 CZ84993 A3 CZ 84993A3 CZ 93849 A CZ93849 A CZ 93849A CZ 84993 A CZ84993 A CZ 84993A CZ 84993 A3 CZ84993 A3 CZ 84993A3
Authority
CZ
Czechia
Prior art keywords
heat treatment
temperature
wafer
treatment
wafers
Prior art date
Application number
CZ93849A
Other languages
English (en)
Inventor
Robert Falster
Giancarlo Ferrero
Graham Fisher
Massimiliano Olmo
Marco Pagani
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Publication of CZ84993A3 publication Critical patent/CZ84993A3/cs

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Surgical Instruments (AREA)
  • Safety Valves (AREA)
  • Silicon Compounds (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Řešení se týká způsobu zpracování křemíkových plátků určených pro výrobu elektronických součástek pro integrované obvody, který zahrnuje následující základní operace: a) plátek se podrobí předběžnému tepelnému zpracování při teplotě od 950 do 1150 0 C, zejména při asi 1100 0 C, po dobu asi 15 minut; b) po standardním chemickém korozním (leptacím) zpracování se dvojice plátků, spojených do těsného vzájemného tepelného styku, podrobí rychlému tepelnému zpracování žíháním při teplotě v rozmezí od 1200 do 1275 0 C po dobu několika desítek sekund; c) plátky se podrobí dalšímu prodlouženému tepelnému zpracování při teplotě v rozmezí od 900 do 1000 °C a nakonec se d) plátky vyjmou z pece a povrchy, které byly v těsném vzájemném styku v průběhu rychlého zpracování žíháním, se vyleští. Výsledné plátky mají takový profil hustoty precipirátů, že v blízkosti jednoho jejich povrchu se nalézá koncentrační pík (pasťová zóna) a v blízkosti druhého povrchu se nalézá plató s velmi nízkou koncentrací (aktivní zóna).
[ <1 ο !
Způsob zpracováni křemíkových plátků čipů pro .dosažení regulovaných profilů hustoty precipitací
Xk
Λ» >
τ?
ο co<
m zc ο
<Χ>
ω rc χ
rc cnOblast,techniky»
Vynález se obecně týká způsobu výroby polovodičových substrátů, zejména tzv. křemíkových plátků pro čipy, tf t kterých se používá při výrobě elektronických součástek.
I , Zejména se vynález týká způsobu zpracování křemíkových plátků za podmínek, které se hodí pro regulaci koncentrace a distribučního profilu getrování nebo vnitřních pastových míst.
Dosavadní stav techniky
Monokrystalický křemík, který je, jak známo výchozí látkou pro většinu postupů při výrobě polovodičových elektronických součástek, se obvykle vyrábí tzv. Czochralskiho postupem, při němž se očkovací monokrystal ponoří do roztaveného křemíku a potom se nechá růst při pomalém odtahování.
Jelikož je roztavený křemík obsažen v křemenném kelímku, dochází k jeho kontaminaci různými nečistotami, z nichž je nejdůležitější kyslík. Při teplotě křemíkové taveniny kyslík, vstupuje do krystalické mřížky tak dlouho, dokud se nedosáhne koncentrace, která je dána rozpustností kyslíku v křemíku při teplotě křemíkové taveniny a konkrétním segregačním koeficientem kyslíku v pevném křemíku. Takové koncentrace jsou vyšší kyslíku v pevném křemíku při teplotách, pro způsoby výroby integrovaných obvodů. Z toho důvodu dochází při růstu krystalu z roztavené, hmoty a jeho chlazení k rychlému poklesu rozpustnosti kyslíku, takže ve výsledných plátcích ' je kyslík přítomen v přesycené koncentraci. Tato než je rozpustnost +
které jsou typické přesycená’ koncentrace·způsobuje při následujících cyklech tepelného zpracování plátků precipitaci kyslíku.
i
Precipitace.kyslíku může způsobovat užitečné, ale i škodlivé efekty. Užitečné efekty jsou spojeny se schopností kyslíkových precipitátú (a defektů, které jsou s nimi spojeny) uvěznit nežádoucí kovové nečistoty, které by se dodatečně mohly dostat do styku s plátkem v průběhu následné výroby elektronických součástek a zhoršit vlastnosti těchto součástek, škodlivé účinky vyplývají ze skutečnosti, že samotné tyto precipitáty představují nečistoty, pokud jsou umístěny v aktivní oblasti plátku, kde je naopak při výrobě, například integrovaných obvodů, nutná vysoká čistota.
V průběhu let bylo navrženo mnoho postupů zpracování křemíkových plátků, jimiž by bylo možno dosáhnout, aby aktivní oblast, která od povrchu plátku •zasahuje .......do ...hloubky^ několika mikrometrů, -v podstatě neobsahovala ·. výše uvedené defekty,, kdežto - aby-zbývající tloušťka plátku měla hustotu takových defektů dostatečně vysokou pro účinné uvěznění nežádoucích kovových nečistot.
Takové postupy jsou známy pod označením pastové nebo vnitřní getrovácí postupy a oblast, která neobsahuje defekty, v· blízkosti povrchu plátku, bývá označována názvem denudovaná zóna.
Úkolem tohoto vynálezu je vyvinout způsob regulace koncentrace pastových center přítomných, v křemíkových plátcích a zejména způsob zajišťování profilu hustoty defektů, kterého je zapotřebí pro . získání dobré denudované zóny a dobrého vnitřního pastového efektu.
Přesněji je možno vyjádřit, že první aspekt vynálezu se týká regulace úrovně precipitace kyslíku v křemíkových plátcích a druhý aspekt se týká regulace profilu hustoty kyslíkových precipitátů tak, aby maximum tohoto profilu mohlo působit jako pastová oblast) která by byla rozlišitelná a vzdálená od aktivní oblasti součástky. Třetí aspekt vynálezu se týká výroby plátků s regulovanou které mají účinnou denudovanou zónu účinné oblasti součástky a vysoce účinnou precipitací, odpovídající pastovou zónu ve zbývajícím objemu.
Podstata vynálezu
Výše uvedené úkoly jsou vyřešeny způsobem zpracováni křemíkových plátků určených pro výrobu elektronických součástek pro integrované obvody, jehož podstata spočívá v tom, že zahrnuje následující základní operace:
a) plátek se podrobí předběžnému tepelnému zpracování při teplotě od 950 do 1 .150 °C, zejména při asi 1 100 °C, po dobu asi 15 minut;
fl i,·
b)„. po standardním chemickém korozním (leptacím) zpracování se dvojice plátků, spojených do těsného vzájemného tepelného styku, podrobí rychlému tepelnému zpracování žíháním při teplotě v rozmezí od 1 200 do 1 275 °C po dobu'několika desítek sekund;
c) plátky se podrobí dalšímu prodlouženému tepelnému zpracování pří teplotě v rozmezí od 900 do 1 000 °C a nakonec se
d) plátky vyjmou z pece a povrchy, které byly v těsném vzájemném styku v průběhu rychlého zpracování žíháním, se vyleští. Pro spojení dvou plátků postačuje, jestliže se tyto plátky dostanou svými povrchy do ΐ
- 4 mechanicko-tepelného styku. Jiné metody těsnějšího spojení, při nichž vznikají mezi spojenými povrchy plátků atomové vazby, nejsou nutné, ale může se jich použít.
Jak bude lépe vysvětleno v dalším popisu, dochází v průběhu rychlého tepelného zpracování žíháním při způsobu podlé vynálezu při vysoké teplotě nejprve ke tvorbě nukleačních center, která jsou označována názvem prekursory r a z těchto prekursorů dodatečně vznikají klasické defekty.
v
Přestože dosavadní stav techniky zahrnuje publikace,, které uvádějí tvorbu těchto prekursorů, při
Aisí. postupu podle vynálezu existují, ve srovnání s dosavadním stavem techniky, značné rozdíly. Především, _ dobatvorby .......
těchto prekursorů je podstatně kratší,, než se dříve uvádělo.
Za druhé, pro vysokoteplotní zpracování podle vynálezu postačuje teplota pouze asi 1 20.0 °C. Za třetí, není nutné
-—zpracování ..při ...poměrně nízkéteplotě, při asi 650 °c, pro vytvoření vhodného profilu.hustoty defektů.
tl ‘ ,
Konečně, při spojení dvou plátků v průběhu rychlého tepelného, zpracování žíháním >při vysoké teplotě, dochází v každém plátku k úplně nesymetrickému profilu,, který je charakteristický tím, že na jedné straně plátku je velmi vysoká, hustota defektů, zatímco na druhé je hustota defektů velmi nízká. Takového rozložení defektů se dosahuje pouze
- -tím, že se využívá zjištění, že chlazení plátků má důležitou £ úlohu při tvorbě profilu hustoty defektů, c v
Další konkrétní znaky vynálezu a výhody, které vynález přináší, jsou zřejmé z dalšího popisu, v němž se používá odkazů na připojené obrázky. Tyto obrázky mají ilustrativní charakter a neomezují rozsah vynálezu.
Τ
1.
Přehled obr, na výkrese
Na obr.. 1 je znázorněn profil hustoty precipitátů, jakožto funkce hloubky u jednoho křemíkového plátku zahřívaného na teplotu blízkou 1 200 °C po dva krátké, ale zřetelné časové intervaly 20 a 35 sekund.
Na obr. 2a a 2b je uvedeno srovnání případu, při němž se zpracovává jeden plátek a případu, při němž se zpracovává dvojice spojených plátků způsobem podle tohoto vynálezu.
Na obr . .3 je znázorněn profil hustoty precipitátů, jakožto funkce hloubky jednoho ze dvou plátků, který byl ve spojené formě podroben zpracování způsobem podle vynálezu?
Před tím, než se přejde k podrobnému popisu jednotlivých stupňů způsobu podle vynálezu, považuje se za důležité osvětlit kořeny, z nichž vynález vychází. Výchozím bodem pro vynález se stalo zjištění, že když se křemíkové plátky podrobí rychlému tepelnému zpracování žíháním při vysoké teplotě, zejména při teplotě v rozmezí od 1 200 do 1 300 °C, v krátkých časových intervalech, dosáhne se podstatného zlepšení precipitace kyslíku. Zjistilo se zejména, že taková intenzifikace postupu je závislá na teplotě a neprojeví se homogenitou uvnitř plátku. Bylo zjištěno, že vzniknou dva koncentrační píky v blízkosti dvou hlavních povrchů plátku, přičemž v centrální zóně je oblast minima, které má podobu plato.
Důkazem tohoto jevu je obr. 1, kde je možné snadno rozeznat dva píky v blízkosti dvou hlavních povrchů.plátku a centrální plato. Rovněž je zřejmá odlišnost profilů, v závislosti na dvojím různém trvání tohoto zpracování (20 s a
S) .
I
Z fyzikálního hlediska bylo zjištěno, že při tomto rychlém tepelném zpracování žíháním při vysoké teplotě vznikají tzv. defekty, které působí jako prekursory při 1 následující nukleaci a růstu kyslíkových precipitátů.
určité vysoké části výše teplotě.
Dále se při práci . na vynálezu zjistilo, že tepelné zpracování při teplotě 900 až 1 000 °C plátků, které již byly dříve podrobeny rychlému tepelnému zpracování žíháním, nepodporuje další nukleaci a naopak způsobuje rozpuštění uvedených-prekursorů, které vznikly při
Skutečné bylo prokázáno, še takové prekursory představují určitou nestabilitu, když jsou chlazeny na teplotu nižší, než je teplota, při níž vznikly. Jakožto kompenzace,-má zpracování při 900 až 1 000 °C za následek růst již popřípadě vzniklých, precipitačních jader a celkovou stabilizaci, defektů vytvořených v průběhu rychlého tepelného zpracování žíháním.
Konečně je vynález .. založen, na objevu, že. nestabilita prekursorů, vzniklých při vysoké teplotě, může být.uvedena do tak blízkého vztahu s. podmínkami chlazení, že 1 byla vytvořena hypotéza, že teplotní gradient ve vnitřku - plátku v průběhu chlazení může mít za následek nerovnoměrnost rozpouštění defektů při vysoké teplotě. Tato hypotéza, která by především, mohla vysvětlit rozdíl v hodnotě píků hustoty, odpovídajících dvěma různým povrchům ·- - -tím, že. .se. zde .uplatňuje rozdílná hodnota emisivity těchto dvou povrchů, z nichž jeden je vyleštěn a druhý je hrubý, byla dále potvrzena experimentálními pracemi, z nichž je zřejmé, že když se tepelná emisivita jednoho z povrchů podstatně sníží a když se tedy chlazení plátku z této strany podstatně zpomalí, například tepelným zastíněním takového povrchu, dojde v podstatě k eliminaci píku, který odpovídá tomuto povrchu.
S tímto důležitým pozorováním je spojen jeden z hlavních znaků tohoto vynálezu, který spočívá v tom , že se plátky nezpracovávají jednotlivě, nýbrž ve vzájemném spojení do dvojic, v nichž jsou plátky ve vzájemném úzkém styku a navzájem si poskytují tepelné stínění. Dvoupíková' distribuce profilu defektů při zpracování jediného plátku, která je označena šipkou v obr. 2a, zůstává zachována i v případě dvou spojených plátků (viz obr... 2b), ale v tomto příkladě se vztahuje dohromady na dvojici plátků, takže po jejich oddělení bude mít každý plátek takový profil hustoty defektů, že v blízkosti jednoho povrchu se bude nalézat pík a v blízkosti druhého téměř nulové plato. A právě tohoto výsledku je žádoucí dosáhnout bez toho, aby bylo nutné se uchylovat k dlouhému a pracnému, složitému tepelnému zpracování, za účelem vytvoření kvalitní denudované zóny, která by byla vhodná pro další výrobu integrovaných obvodů.
Profil hustoty kyslíkových precipitátů, jakožto funkce hloubky plátku zpracovávaného ve dvojici s jiným plátkem, v případě dvou teplot (1 200 a 1 250 °C), je přesněji znázorněn na obr. 3. '
Způsob podle vynálezu se opírá ' o kombinaci výše uvedených pozorování a jeho podstatou jsou následující pracovní operace.
Při druhé operaci se plátky, které byly před tím podrobeny standardnímu chemickému koroznímu (leptacímu) zpracování, podrobí ve dvojicích, v nichž mají plátky těsný vzájemný kontakt., rychlému tepelnému zpracování žíháním, při němž obdrží tepelný puls o trvání několika desítek sekund při teplotě ležící přibližně v intervalu 1 200 až 1 275 °C. Jelikož hustota vytvořených defektů závisí jak ňa době, tak na teplotě, jak je zřejmé z obr. 1 a 3, závisí volba těchto parametrů na požadované , hustotě defektů, které se má dosáhnout.
Na.tuto operaci navazuje další tepelné zpracování při teplotě v rozmezí od 950 do 1 150 °C, které je popřípadě rozděleno do dvou stupňů (tak například první stupeň se může provádět při 900 °C po dobu 4 hodin a druhý stupeň při teplotě 1 000 °c po dobu 16 hodin). Účelem této operace je stabilizace a vyvolání růstu precipitačních prekursorů, ’ které byly vytvořeny v předcházející operaci a současná š, eliminace jejich nestabilního podílu..
Při následující operaci se plátky vyjmou z pece a povrchy, které byly.v těsném vzájemném styku během vysokoteplotního . rychlého, tepelného zpracování žíháním, se standardním způsobem vyleští. Profil pík - plato, který byl vytvořen ve dvou předcházejících operacích zajišťuje, že, na jedné straně, v blízkosti vyleštěného povrchu je velmi nízká hustota.defektů (píatój a tím je vytvořenadenudovanár zóna/která se výborně hodí pro výrobu integrovaných obvodů a na druhé, straně, v blízkosti zadního .povrchu plátku, daleko od aktivní oblasti,, je vysoká a dobře regulovaná hustota defektů, která se výborně hodí pro požadovanou funkci pasti na kontaminuj ící látky-. Při způsobu podle vynálezu se dále zjistilo, že podoba profilu precipitátů je přinejmenším ovlivněna, pokud není přímo určena, přítomností plynné atmosféry, zejména dusíkové atmosféry na plátcích.
Kromě toho je třeba zdůraznit, že zastínění plátků
Asymetrie profilu, které se dosahuje zastíněním lícové strany křemíkové plátku, je tedy také důsledkem skutečnosti, že je plátek stíněn proti dusíkové atmosféře.
- - J není nutno provést jejich spojením do dvojic, poněvadž stejného účinku se může dosáhnout zastíněním pomocí jiného členu, například křemenného plátku.
Předpokládá se také, že na asymetrii profilu má přinejmenším příznivý vlivam, pokud zde není větší závislost, dvojitá plynová atmosféra, přičemž k lícové straně plátku přiléhá argonová atmosféra a k rubové straně plátku dusíková atmosféra.
Vynález byl blíže popsán na přednostních formách svého provedení. Je však zřejmé, že na tyto formy provedení se vynález neomezuje a že je možno jej různým způsobem obměňovat a modifikovat, aniž by to představovalo únik z rozsahu ochrany, pro který jsou důležité pouze následující patentové nároky.
- 10 Ρ A Τ Ε N Τ 0 V É N

Claims (12)

  1. Ρ A Τ Ε N Τ 0 V É N —( < X -'i o
    o 1 ro o í o D ‘ » o •x v ! o CO· - u_ C i r— O (O
    L
    U>
    fX
    1. Způsob zpracování křemíkových plátků, za účelem dosažení regulovaného profilu hustoty precipitací v yznačující se tím, že zahrnuje následující operace:
    a) plátek se podrobí předběžnému tepelnému zpracování při teplotě od 950 do 1 150 °C, zejména při asi 1 100 °C, po dobu asi 15 minut;
    b) po standardním chemickém korozním (leptacím) zpracování se dvojice plátků,. spojených do těsného vzájemného tepelného styku, podrobí rychlému tepelnému zpracování žíháním při teplotě v rozmezí od 1 200 do 1 275 °C po dobu několika desítek sekund;
    .....~.c).....plátky^ _se_ podrobí dalšímu prodlouženému tepelnému zpracování při teplotě v rozmezí od .900 do 1 000 °C a nakonec se
    d) plátky vyjmou z pece a povrchy, které byly v těsném vzájemném styku v průběhu rychlého zpracování žíháním, se vyleští.
  2. 2. Způsob zpracování křemíkových plátků podle nároku 1, v y z n a č u j í c í ... s e t í m, že předběžné tepelné zpracování se provádí při teplotě asi 1 100 °C a jeho úlohou je dále snížit hustotu defektů a nastavit homogenní výchozí podmínky.
  3. 3. Způsob zpracování křemíkových plátků podle nároku 1 , vyznaču jí c í se tím, že rychlé tepelné zpracování žíháním se provádí tak, že se dvojice spojených plátků podrobí tepelnému pulsu o trvání 10 až
    40 s, za účelem vytvoření prekursoru precipitace.
  4. 4. Způsob zpracování křemíkových plátků podle nároku 1,vyznačující se tím, že další prodloužené tepelné zpracování se provádí v jednom nebo dvou stupních.
  5. 5. Způsob zpracování křemíkových plátků podle náro$ ku 4, vyznačuj ící se tím, že další prodlou- .
    žené tepelné zpracování se provádí ve dvou stupních, zejména tak, že se první stupeň provádí při 900 °C po dobu 4 hodin a druhý stupeň při teplotě 1 000 °C po dobu 16 hodin.
  6. 6. Způsob zpracování křemíkových plátků podle nár.o- I ku 1,. vyznačující se tím, že těsného vzá- ,ř jemného tepelného styku plátků se dosahuje jednoduchým 'f mechanicko-tepelným stykem jejich povrchů.
  7. 7. Způsob zpracování křemíkových plátků podle nároku 1,vyznačující se tím, že se těsného vzájemného tepelného styku u dvojice plátků dosahuje metodami těsného spojení, při nichž vznikají mezí spojenými povrchy atomové vazby (lepení plátků).
  8. 8. Způsob zpracování křemíkových plátků, za účelem i dosažení regulovaného profilu hustoty precipitací v yr značující' se tím, že zahrnuje následující ' operace:
    a) plátek se podrobí předběžnému tepelnému zpracování při teplotě od 950 do 1 150 °C, po dobu asi 15 minut;
    b) po standardním chemickém korozním zpracování se plátky se zastíněnou lícovou stranou v inertní plynné
    12 atmosféře podrobí rychlému tepelnému zpracování žíháním při teplotě v rozmezí od 1 200 do 1 275 °C po dobu několika desítek sekund;
    c) plátky se podrobí dalšímu prodlouženému tepelnému zpracování při teplotě v rozmezí od 900 do 1 000 °C a nakonec se
    d) . plátky vyjmou z pece a povrchy, které byly zastíněny v průběhu rychlého zpracování žíháním, se vyleští,
  9. 9. Způsob zpracování křemíkových plátků podle nároku 8, v y z n a č u j í c í se tím, že inertní atmosférou je atmosféra dusíku........ -.................
  10. 10. Způsob zpracování křemíkových plátků, podle nároku 8 nebo 9,vyznačuj ící se tím, že se
    .. stínění,provádí pomoci jdalšího křemíkového plátku.
    o
  11. 11. Způsob zpracování křemíkových plátků podle nároku 8 nebo 9, vyznačující se tím,' že se
    -· · . τ stínění provádí pomocí křemenného plátku.
  12. 12. Způsob zpracování křemíkových plátků podle nároku 8 nebo 9, vyznačující se tím, že se stínění jedné strany plátku proti dusíkové atmosféře provádí .
    . aplikací, argonové, atmosféry na tuto stranu plátku.
    MP-764-93-Če
CZ93849A 1990-11-15 1991-11-11 Process of working silicon lamellae of chips for achieving controlled sections of precipitation density CZ84993A3 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT48481A IT1242014B (it) 1990-11-15 1990-11-15 Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
PCT/IT1991/000095 WO1992009101A1 (en) 1990-11-15 1991-11-11 Process for achieving controlled precipitation profiles in silicon wafers

Publications (1)

Publication Number Publication Date
CZ84993A3 true CZ84993A3 (en) 1993-11-17

Family

ID=11266818

Family Applications (1)

Application Number Title Priority Date Filing Date
CZ93849A CZ84993A3 (en) 1990-11-15 1991-11-11 Process of working silicon lamellae of chips for achieving controlled sections of precipitation density

Country Status (17)

Country Link
US (1) US5403406A (cs)
EP (1) EP0557415B1 (cs)
JP (2) JP3412636B2 (cs)
KR (1) KR100247464B1 (cs)
AT (1) ATE176084T1 (cs)
AU (1) AU9033591A (cs)
CZ (1) CZ84993A3 (cs)
DE (1) DE69130802T2 (cs)
FI (1) FI932024A (cs)
IL (1) IL99979A (cs)
IT (1) IT1242014B (cs)
MY (1) MY110258A (cs)
SG (1) SG64901A1 (cs)
SK (1) SK47093A3 (cs)
TW (1) TW205110B (cs)
WO (1) WO1992009101A1 (cs)
ZA (1) ZA918831B (cs)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574782A (ja) * 1991-09-10 1993-03-26 Mitsubishi Materials Corp シリコン基板の製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
WO2000013226A1 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
DE69941196D1 (de) 1998-09-02 2009-09-10 Memc Electronic Materials Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung
EP1114454A2 (en) 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
EP1125008B1 (en) * 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
EP1295324A1 (en) * 2000-06-30 2003-03-26 MEMC Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Sumco シリコン半導体基板の熱処理方法
JP4106862B2 (ja) 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
WO2002086960A1 (en) * 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
EP3653761B1 (en) * 2016-12-28 2024-02-28 Sunedison Semiconductor Limited Silicon wafers with intrinsic gettering and gate oxide integrity yield

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS56158431A (en) * 1980-05-13 1981-12-07 Meidensha Electric Mfg Co Ltd Forming of oxidized film of semiconductor element for electric power
JPS5787119A (en) * 1980-11-19 1982-05-31 Toshiba Corp Manufacture of semiconductor device
US4430995A (en) * 1981-05-29 1984-02-14 Hilton Joseph R Power assisted air-purifying respirators
JPS57197827A (en) * 1981-05-29 1982-12-04 Hitachi Ltd Semiconductor substrate
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0697664B2 (ja) * 1984-05-11 1994-11-30 住友電気工業株式会社 化合物半導体のアニ−ル法
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US5228927A (en) * 1988-03-25 1993-07-20 Shin-Etsu Handotai Company Limited Method for heat-treating gallium arsenide monocrystals
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration

Also Published As

Publication number Publication date
FI932024A (fi) 1993-06-29
MY110258A (en) 1998-03-31
IT9048481A1 (it) 1992-05-15
JPH06504878A (ja) 1994-06-02
KR100247464B1 (ko) 2000-03-15
ATE176084T1 (de) 1999-02-15
WO1992009101A1 (en) 1992-05-29
US5403406A (en) 1995-04-04
DE69130802T2 (de) 1999-08-19
ZA918831B (en) 1992-08-26
AU9033591A (en) 1992-06-11
IT1242014B (it) 1994-02-02
TW205110B (cs) 1993-05-01
IL99979A0 (en) 1992-08-18
EP0557415B1 (en) 1999-01-20
SK47093A3 (en) 1993-08-11
FI932024A0 (fi) 1993-05-05
DE69130802D1 (de) 1999-03-04
IT9048481A0 (it) 1990-11-15
SG64901A1 (en) 1999-05-25
JP3412636B2 (ja) 2003-06-03
IL99979A (en) 1995-07-31
JP2003243402A (ja) 2003-08-29
EP0557415A1 (en) 1993-09-01

Similar Documents

Publication Publication Date Title
CZ84993A3 (en) Process of working silicon lamellae of chips for achieving controlled sections of precipitation density
US4868133A (en) Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US5401669A (en) Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPS6255697B2 (cs)
US5219632A (en) Compound semiconductor single crystals and the method for making the crystals, and semiconductor devices employing the crystals
US4410395A (en) Method of removing bulk impurities from semiconductor wafers
EP0419044A1 (en) Single crystal silicon
US20120049330A1 (en) Silicon wafer and method for producing the same
EP0137209A2 (en) Silicon wafer and its application in producing integrated circuit devices
JPH0518254B2 (cs)
JPH02192500A (ja) 化合物半導体単結晶の製造方法
JPH0561240B2 (cs)
JPH0636979A (ja) 半導体装置
JPH11283987A (ja) シリコンエピタキシャルウェーハとその製造方法
JP6333182B2 (ja) シリコンウェーハ及びその製造方法
JP7495238B2 (ja) シリコンウェーハの製造方法
JP2002176058A (ja) シリコン半導体基板の製造方法
JPS6065535A (ja) シリコン基板の製造方法
JPH03193698A (ja) シリコン単結晶及びその製造方法
JPS59119842A (ja) 半導体装置の製造方法
JPS586140A (ja) シリコンウエ−ハの製造方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JPH01148800A (ja) 半導体結晶基板の改善方法
JPH03205400A (ja) ガリウム砒素化合物半導体単結晶の熱処理方法