KR100247464B1 - 실리콘 웨이퍼의 조절된 침전 프로파일 제공방법 - Google Patents
실리콘 웨이퍼의 조절된 침전 프로파일 제공방법 Download PDFInfo
- Publication number
- KR100247464B1 KR100247464B1 KR1019930701407A KR930701407A KR100247464B1 KR 100247464 B1 KR100247464 B1 KR 100247464B1 KR 1019930701407 A KR1019930701407 A KR 1019930701407A KR 930701407 A KR930701407 A KR 930701407A KR 100247464 B1 KR100247464 B1 KR 100247464B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- treatment
- heat treatment
- wafers
- temperature
- Prior art date
Links
- 235000012431 wafers Nutrition 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 19
- 239000010703 silicon Substances 0.000 title claims abstract description 19
- 230000008569 process Effects 0.000 title claims description 6
- 238000001556 precipitation Methods 0.000 title abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000005498 polishing Methods 0.000 claims abstract description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 3
- 238000003486 chemical etching Methods 0.000 claims abstract 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 230000007547 defect Effects 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000002244 precipitate Substances 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 4
- 230000006911 nucleation Effects 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims 1
- 238000000137 annealing Methods 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 3
- 239000013049 sediment Substances 0.000 abstract description 2
- 230000001464 adherent effect Effects 0.000 abstract 1
- 239000002243 precursor Substances 0.000 description 8
- 238000001816 cooling Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005441 electronic device fabrication Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
- Silicon Compounds (AREA)
- Surgical Instruments (AREA)
- Safety Valves (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 목적은 전자기소 제조용 제어된 침전 프로파일을 얻기 위한 실리콘 웨이퍼 처리방법이며 (a) 950℃ 내지 1150℃ 특히 1100℃ 온도에서 15분간 웨이퍼를 예비 열처리하고,
(b) 표준 화학부식(에칭)처리후, 상호 밀착된 결합 웨이퍼쌍을 1200℃ 내지 1275℃ 온도에서 수십초동안 급속 열 어닐링 처리하고,
(c) 900℃ 내지 1000℃ 온도에서 확대 열처리하고 마지막으로,
(d) 웨이퍼를 용광로에서 추출하고 급속 어닐링 처리동안 상호 밀착된 표면을 표면 광택처리하는 것으로 구성되어 있다.
이 결과로 나온 웨이퍼는 표면(포획구역)에 밀접한 농도 정점과 또한 다른 표면(활성구역)에 밀접한 저농도 편평면을 나타내는 침전물의 밀도구배를 갖는다.
Description
제1도는 두 개의 짧은 시간 간격 20초 및 35초동안 1200℃정도의 온도로 가열된 단일 실리콘 웨이퍼의 경우에 깊이의 함수로써 침전물의 밀도 구배를 보여준다.
제2a도와 제2b도는 단일 웨이퍼 처리경우와 또한 본 발명에 따른 한쌍의 결합된 웨이퍼 처리경우를 비교하였다.
제3도는 결합된 형태로 본 발명의 처리를 받는 두 웨이퍼중 하나의 경우에 깊이의 함수로서 침전물 밀도구배를 보여준다.
본 발명은 실리콘 "슬라이스" 또는 웨이퍼로 불리우는 전자소자 제작용 반도체 기판의 제조방법에 관계한다. 특히, 본 발명은 "게터링(gettering)" 또는 내부 트래핑 자리(trapping site)의 분포 프로파일과 농도의 조절에 적합한 조건아래서 실리콘 웨이퍼를 처리하는 방법에 관계한다.
반도체 전자소자 제조공정에서 출발물질인 단결정 실리콘은 단일 시드 결정을 용융 실리콘에 담그고 느린 추출작용으로 성장시키는 Czochralski 방법으로 보통 제조한다. 용융 실리콘이 석영 도가니에 담겨 있을 때, 각종 불순물 특히 산소에 의해 오염된다. 실리콘 용융물의 온도에서, 산소가 용융물 온도에서 실리콘의 용해도와 또한 응고 실리콘에서 산소의 분리계수에 의해 결정되는 농도에 도달할때까지 산소가 결정격자에 들어가게 된다. 이러한 농도는 집적회로 제조공정에서 전형적인 온도에서 고체 실리콘내 산소의 용해도보다 더 크다. 따라서, 결정이 용융물로부터 성장하고 냉각되면 그 속의 산소 용해도가 현저히 감소함으로써 슬라이스나 웨이퍼내의 산소는 과포화 농도로 존재한다. 과포화 농도에 있으므로, 웨이퍼의 후속 열처리 사이클은 산소의 침전을 가져온다.
산소 침전은 유익한 효과와 해로운 영향을 모두 가져온다. 유익한 효과는 전자 소자의 제조동안 웨이퍼와 접촉하여 전자소자의 성능에 해를 주는 금속불순물을 산소 침전물(및 이와 관련된 "결함")이 포획하는 능력과 관계된다.
해로운 영향은 이들 침전물이 집적회로 제조에 고순도가 요구도는 웨이퍼의 활성영역에 있을 경우 침전물 자체가 오염원이 된다는 사실로부터 기인한다.
웨이퍼 표면으로부터 수 마이크론의 깊이를 점유하는 활성영역이 상기의 결함이 없도록 하며 나머지 두께는 원치않는 금속 불순물 포획에 효과적이게 결함 밀도를 높게하는 방식으로 실리콘 웨이퍼를 처리하는 각종방법이 제안되었다.
이러한 기술은 트래핑 또는 "고유한" 게터링 기술로서 공지되었고 웨이퍼 표면에 가까운 결함이 없는 영역은 노출된(denuded)지대라 불린다.
본 발명의 목적은 실리콘 웨이퍼에 존재하는 트래핑 센터의 농도를 제어하고, 우수한 노출 지대 및 고유한 트래핑 효과를 달성하는데 필요한 결함 밀도 프로파일을 실현하기 위한 방법을 제공하는 것이다.
본 발명의 제1측면은 실리콘 웨이퍼에서 산소 침전을 제어하는 것과 관계한다. 제2측면은 프로파일 정점이 디바이스의 활성영역과 구별되고 멀리 떨어진 트래핑 구역으로 작용할 수 있도록 산소 침전물의 밀도 프로파일을 제어하는 것에 관계한다. 제3측면은 디바이스의 활성영역에 효율적인 노출지대와 또한 나머지 부분에 고효율성 트래핑 지대를 침전이 조절된 웨이퍼 제조방법에 관계한다.
이러한 목적은 집적회로 전자소자 제조용 실리콘 슬라이스나 웨이퍼의 처리방법에 의해 달성되며 다음 단계를 포함한다: (a) 웨이퍼를 950℃ 내지 1500℃ 특히 1100℃ 온도에서 15분 정도 예비 열처리하고; (b) 표준 화학부식(에칭)처리후, 상호 열접촉으로 결합된 웨이퍼쌍을 1200℃ 내지 1275℃에서 수십초정도 급속열 어닐링 처리하고;
(c) 웨이퍼를 다시 900 내지 1000℃ 온도에서 후속 열처리하고,
(d) 웨이퍼를 로에서 추출하고 급속 어닐링 처리동안 상호 접촉한 표면을 광택처리하는 단계. 두 슬라이스를 결합시키는데에는 두 표면간의 기계적-열적 접촉을 시키는 것으로 충분하다. 두 표면간 원자결합(웨이퍼-결합)을 시키는 결합 방법은 필요치 않으나 이용할 수는 있다.
다음에서 설명하는 것같이, 본 발명에 따른 처리는 "선구물질"이라는 고온 핵형성 중심을 급속 어닐링 처리동안 생성시키며 이들 선구물질은 "결함"을 일으킨다.
과거의 문헌에서 이들 선구물질 생성은 언급한 바 있으나 본 발명의 원리에서 실행된 것과는 큰 차이가 있다. 첫째, 생성시간 규모를 볼 때 기존의 것보다 현저히 빠르다. 두 번째로, 고온 처리를 위해 약 1000℃의 하한만이 인식되었다. 셋째, 결함 밀도 프로파일 형성을 위해서 저온, 약 650℃의 처리가 불필요했다.
마지막으로, 고온 급속 어닐링 처리동안 두 웨이퍼 결합덕택에 한면은 높은 결함밀도를 보이며 다른면은 적은 결함밀도를 보이는 완전 비대칭 프로파일이 실현되며, 웨이퍼의 냉각 방식이 밀도 프로파일의 침입밀도를 보여주고 다른 한면은 웨이퍼 냉각 양상이 밀도구배 형성에 중요한 역할을 한다.
그 외의 장점과 특징은 첨부도면에서 더 명확하다.
실리콘 웨이퍼는 1200℃ 내지 1300℃의 고온에서 짧은 시간 간격동안 급속 어닐링 처리를 산소침전에 있어서 상당한 개선이 이루어진다. 특히 이러한 극대화는 온도에 달려있으며 웨이퍼 내부에서는 균질적이지 않다. 그 결과 웨이퍼의 두 표면 근처에서 두개의 농도 피크가 관찰되며 중심지대이 농도는 최소이다.
제1도에서 알 수 있듯이, 웨이퍼의 두 표면 근처에서는 두 개의 정점이 있고 중앙은 평평하다. 두 개의 상이한 처리기간(20초와 30초)에 상응하는 프로파일의 차이도 인식된다.
물리적 측면에서, 고온의 급속 어닐링 처리는 후속의 핵형성과 산소 침전물의 성장을 위한 선구물질로서 작용하는 결함의 형성을 가져온다.
급속 어닐링 처리를 받은 웨이퍼를 900 내지 1000℃에서 열처리 하는 것은 후속 핵형성에 불리하고 고온에서 생성된 선구물질중 일부를 용해시킴이 관찰되었다. 사실상, 선구물질은 이들이 생성되었을 당시보다 더 낮은 온도로 냉각되었을 때, 불안정함이 입증되었다. 이에 대한 보상으로 900 내지 1000℃ 온도에서 처리를 하면 기존의 침전핵을 성장시키고 또한 급속 어닐링 처리에 의해 생긴 결합을 안정시킨다.
마지막으로 고온에서 생성된 선구물질의 불안정성은 냉각정도와 밀접한 관계를 가짐이 밝혀졌다. 냉각시 웨이퍼 내부의 온도구배는 고온에서 결함의 불균일한 용해에 관계된다. 이 가설은 두 상이한 면에서 밀도의 정점값 차이를 설명할 수 있으며, 표면중 하나가 광택처리되고 다른 하나는 거친 상태인 표면의 열복사율은 상이하며, 한 표면을 통한 열복사율이 표면의 열차단에 의해 크게 감소되어서 웨이퍼의 냉각이 크게 감속될 경우에 그 표면이 대응하는 농도 정점은 제거된다.
기본 특성중 하나는 웨이퍼를 하나씩 처리하지 않고 물리적으로 접촉된 쌍으로 처리함으로써 상호 열차단을 시키는 것이다. 이러한 방식에서 단일웨이퍼가 노출된 제2a도에서 화살표로 표시된 결함의 이중 정점 분포가 제2b도에서 화살표 II로 도시된 바와같이 항상 이중 피크 프로파일로 유지되지만 쌍으로된 웨이퍼는 분리될 때 초 표면 근처에서는 정점을 보이지만 다른 표면 근처에서는 0에 가깝게 평평하다. 따라서 후속의 집적회로에 적합한 양호한 노출지대를 생성하기 위해서 길고 복잡한 더 이상 필요없이 원하는 결과를 얻을 수 있다.
제3도에서 산소 침전물의 밀도구배가 깊이의 함수로서 더 정확히 기록되었는데, 이 웨이퍼는 두 온도 1200℃와 1250℃ 온도에서 또다른 웨이퍼와 쌍을 이루어 처리된 웨이퍼이다.
상기의 결과를 종합하면, 본 발명의 공정은 다음 처리조작으로 이루어진다.
웨이퍼는 표준 화학부식(에칭)처리를 받은 후 제2단계에서 상호 접촉상태에서 1200 내지 1275℃의 온도에서 수십초간 급속 어닐링처리를 받는다. 발생된 결함의 밀도는 시간과 온도에 따라 좌우된다.(제1도 및 제3도 참조).
이후에 두단계로 분할된 950 내지 1150℃에서 추가 열처리가 수행된다(예컨대 4시간동안 900℃에서 16시간동안 1000℃에서 추가 열처리의 목적은 앞선 단계에서 생성된 침전 선구물질을 안정화 및 성장시키며 동시에 불안정한 성분은 제거하는 것이다.
후속조작에서 웨이퍼를 로에서 제거하고 고온 급속 어닐링 처리동안 상호 접촉된 표면을 표준 방식대로 광택 처리한다. 이러한 방식에서 두 선행 조작으로 정점-평면 프로파일이 생성되며 광택처리된 표면 근처에서는 극히 낮은 결함밀도(평면)를 가지므로 집적회로 제조에 적합한 노출지대와 오염제 포획에 적합하며 활성지대로부터 먼 웨이퍼 배면 근처에 결함밀도가 높은 지대가 실현된다.
본 발명에 있어서, 또한, 침전 프로파일 형태가 슬라이스 상의 기체 대기, 특히 질소의 존재에 의해 영향을 받는다.
따라서, 실리콘의 한 표면을 차단시켜 수득된 프로파일 비대칭성은 슬라이스가 질소대기로부터 차단된 사실에도 기인한다.
또한 동일한 효과가 석영판과 같은 또다른 차단부재를 써서 수득될 수 있으므로 차단이 슬라이스의 결합에 의해 실현될 필요는 없다.
프로파일의 비대칭성은 슬라이스의 한면상에 아르곤, 다른면상에 질소와 같은 이중 가스 대기를 써서 영향을 받는다.
본 발명의 바람직한 형태에서 각종 변형과 수정이 가능함을 알 수 있으며 본 발명의 범위를 벗어나지 않으면 된다.
Claims (9)
- (a) 950℃ 내지 1150℃ 온도에서 15분 동안 웨이퍼를 예비 열처리하여 결함 밀도를 감소시키고 균일한 출발조건을 만들고,(b) 제1단계에서 900℃, 제2단계에서 1000℃의 온도로 각각 4시간과 16시간동안 실시하는 2단계 열처리를 웨이퍼에 대해 실행하는 산소 침전물의 밀도 프로파일이 조절된 실리콘 웨이퍼 처리방법에 있어서,(a) 단계이후i) 화학적 에칭처리를 한다음 웨이퍼의 한 면을 차단시키고,ii) 웨이퍼의 차단되지 않은 면을 1200℃ 내지 1275℃ 온도에서 수십초간 급속 열처리하는 동안 질소를 포함하는 기체 대기중에 노출시켜서 후속 열처리동안 산소 침전물 성장 자리 역할을 하는 핵형성중심을 생성시키고,(b) 단계후iii) 급속열처리동안 차단된 웨이퍼의 표면을 광택처리하는 단계를 포함함을 특징으로 하는 산소 침전물의 밀도 프로파일이 조절된 실리콘 웨이퍼 처리방법.
- 제1항에 있어서, 예비열처리는 1100℃로 실행되는 것을 특징으로 하는 처리방법.
- 제1항에 있어서, 급속열 어닐링 처리는 웨이퍼를 10 내지 40초 동안 열 펄스처리하는 것임을 특징으로 하는 처리방법.
- 제1항에 있어서, 상기 질소를 포함하는 기체대기가 질소인 것을 특징으로 하는 처리방법.
- 제1항 내지 4항중 어느 한 항에 있어서, 상기 웨이퍼가 결합된 또다른 실리콘 웨이퍼를 수단으로 질소 대기에 대해 차단됨을 특징으로 하는 처리방법.
- 제5항에 있어서, 상기 웨이퍼가 표면간 기계적-열적 상호접촉에 의해 쌍으로 결합됨을 특징으로 하는 처리방법.
- 제6항에 있어서, 상기 웨이퍼가 표면간 원자결합을 가져오는 결합방법에 의해 쌍으로 결합됨을 특징으로 하는 처리방법.
- 제1항 내지 4항중 한 항에 있어서, 상기 웨이퍼가 석영판으로 차단됨을 특징으로 하는 처리방법.
- 제1항 내지 4항중 한 항에 있어서, 질소대기에 대해 웨이퍼의 한면을 차단시키는 방법이 웨이퍼 한면에 아르곤을 적용함으로써 수행됨을 특징으로 하는 처리방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT48481A IT1242014B (it) | 1990-11-15 | 1990-11-15 | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
IT48481A/90 | 1990-11-15 | ||
PCT/IT1991/000095 WO1992009101A1 (en) | 1990-11-15 | 1991-11-11 | Process for achieving controlled precipitation profiles in silicon wafers |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100247464B1 true KR100247464B1 (ko) | 2000-03-15 |
Family
ID=11266818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930701407A KR100247464B1 (ko) | 1990-11-15 | 1991-11-11 | 실리콘 웨이퍼의 조절된 침전 프로파일 제공방법 |
Country Status (17)
Country | Link |
---|---|
US (1) | US5403406A (ko) |
EP (1) | EP0557415B1 (ko) |
JP (2) | JP3412636B2 (ko) |
KR (1) | KR100247464B1 (ko) |
AT (1) | ATE176084T1 (ko) |
AU (1) | AU9033591A (ko) |
CZ (1) | CZ84993A3 (ko) |
DE (1) | DE69130802T2 (ko) |
FI (1) | FI932024A (ko) |
IL (1) | IL99979A (ko) |
IT (1) | IT1242014B (ko) |
MY (1) | MY110258A (ko) |
SG (1) | SG64901A1 (ko) |
SK (1) | SK47093A3 (ko) |
TW (1) | TW205110B (ko) |
WO (1) | WO1992009101A1 (ko) |
ZA (1) | ZA918831B (ko) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574782A (ja) * | 1991-09-10 | 1993-03-26 | Mitsubishi Materials Corp | シリコン基板の製造方法 |
JPH0684925A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
JP2874834B2 (ja) * | 1994-07-29 | 1999-03-24 | 三菱マテリアル株式会社 | シリコンウェーハのイントリンシックゲッタリング処理法 |
US5788763A (en) * | 1995-03-09 | 1998-08-04 | Toshiba Ceramics Co., Ltd. | Manufacturing method of a silicon wafer having a controlled BMD concentration |
US5593494A (en) * | 1995-03-14 | 1997-01-14 | Memc Electronic Materials, Inc. | Precision controlled precipitation of oxygen in silicon |
US6503594B2 (en) * | 1997-02-13 | 2003-01-07 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects and slip |
US6485807B1 (en) | 1997-02-13 | 2002-11-26 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects, and methods of preparing the same |
SG64470A1 (en) | 1997-02-13 | 1999-04-27 | Samsung Electronics Co Ltd | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby |
US5994761A (en) * | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
DE69841714D1 (de) | 1997-04-09 | 2010-07-22 | Memc Electronic Materials | Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag |
TW429478B (en) * | 1997-08-29 | 2001-04-11 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
US5882989A (en) * | 1997-09-22 | 1999-03-16 | Memc Electronic Materials, Inc. | Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers |
US6340392B1 (en) | 1997-10-24 | 2002-01-22 | Samsung Electronics Co., Ltd. | Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface |
JPH11150119A (ja) * | 1997-11-14 | 1999-06-02 | Sumitomo Sitix Corp | シリコン半導体基板の熱処理方法とその装置 |
JP3746153B2 (ja) * | 1998-06-09 | 2006-02-15 | 信越半導体株式会社 | シリコンウエーハの熱処理方法 |
US6828690B1 (en) * | 1998-08-05 | 2004-12-07 | Memc Electronic Materials, Inc. | Non-uniform minority carrier lifetime distributions in high performance silicon power devices |
JP4405083B2 (ja) | 1998-09-02 | 2010-01-27 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 理想的な酸素析出シリコンウエハの製造方法 |
JP2002524845A (ja) * | 1998-09-02 | 2002-08-06 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体 |
JP4405082B2 (ja) | 1998-09-02 | 2010-01-27 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 内部ゲッタリング性の改良された熱アニーリングされたウエハ |
US6336968B1 (en) | 1998-09-02 | 2002-01-08 | Memc Electronic Materials, Inc. | Non-oxygen precipitating czochralski silicon wafers |
JP4875800B2 (ja) | 1998-10-14 | 2012-02-15 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 単結晶シリコンウエハの製造方法 |
JP2000154070A (ja) * | 1998-11-16 | 2000-06-06 | Suminoe Textile Co Ltd | セラミックス三次元構造体及びその製造方法 |
US6284384B1 (en) | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
DE19924649B4 (de) * | 1999-05-28 | 2004-08-05 | Siltronic Ag | Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben |
US20030051656A1 (en) | 1999-06-14 | 2003-03-20 | Charles Chiun-Chieh Yang | Method for the preparation of an epitaxial silicon wafer with intrinsic gettering |
US6635587B1 (en) | 1999-09-23 | 2003-10-21 | Memc Electronic Materials, Inc. | Method for producing czochralski silicon free of agglomerated self-interstitial defects |
KR100378184B1 (ko) * | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 |
JP2001308101A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法及びシリコンウェーハ |
DE10024710A1 (de) | 2000-05-18 | 2001-12-20 | Steag Rtp Systems Gmbh | Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen |
US6599815B1 (en) | 2000-06-30 | 2003-07-29 | Memc Electronic Materials, Inc. | Method and apparatus for forming a silicon wafer with a denuded zone |
CN1441961A (zh) * | 2000-06-30 | 2003-09-10 | Memc电子材料有限公司 | 形成具有洁净区的硅片的方法和装置 |
US6339016B1 (en) | 2000-06-30 | 2002-01-15 | Memc Electronic Materials, Inc. | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone |
JP4055343B2 (ja) * | 2000-09-26 | 2008-03-05 | 株式会社Sumco | シリコン半導体基板の熱処理方法 |
JP4106862B2 (ja) * | 2000-10-25 | 2008-06-25 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
US6897084B2 (en) * | 2001-04-11 | 2005-05-24 | Memc Electronic Materials, Inc. | Control of oxygen precipitate formation in high resistivity CZ silicon |
US20020179006A1 (en) * | 2001-04-20 | 2002-12-05 | Memc Electronic Materials, Inc. | Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates |
FR2827078B1 (fr) * | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
US7883628B2 (en) * | 2001-07-04 | 2011-02-08 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
US7749910B2 (en) * | 2001-07-04 | 2010-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
JP4567251B2 (ja) * | 2001-09-14 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
US6955718B2 (en) * | 2003-07-08 | 2005-10-18 | Memc Electronic Materials, Inc. | Process for preparing a stabilized ideal oxygen precipitating silicon wafer |
JP2005051040A (ja) * | 2003-07-29 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体基板 |
KR100531552B1 (ko) * | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
US7485928B2 (en) * | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
US20090004458A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Diffusion Control in Heavily Doped Substrates |
US20090004426A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates |
JP2009177194A (ja) * | 2009-03-19 | 2009-08-06 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
WO2018125565A1 (en) * | 2016-12-28 | 2018-07-05 | Sunedison Semiconductor Limited | Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5680139A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
JPS56158431A (en) * | 1980-05-13 | 1981-12-07 | Meidensha Electric Mfg Co Ltd | Forming of oxidized film of semiconductor element for electric power |
JPS5787119A (en) * | 1980-11-19 | 1982-05-31 | Toshiba Corp | Manufacture of semiconductor device |
US4430995A (en) * | 1981-05-29 | 1984-02-14 | Hilton Joseph R | Power assisted air-purifying respirators |
JPS57197827A (en) * | 1981-05-29 | 1982-12-04 | Hitachi Ltd | Semiconductor substrate |
US4548654A (en) * | 1983-06-03 | 1985-10-22 | Motorola, Inc. | Surface denuding of silicon wafer |
JPS60133734A (ja) * | 1983-12-21 | 1985-07-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0697664B2 (ja) * | 1984-05-11 | 1994-11-30 | 住友電気工業株式会社 | 化合物半導体のアニ−ル法 |
US4622082A (en) * | 1984-06-25 | 1986-11-11 | Monsanto Company | Conditioned semiconductor substrates |
US4868133A (en) * | 1988-02-11 | 1989-09-19 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using RTA |
US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
US5228927A (en) * | 1988-03-25 | 1993-07-20 | Shin-Etsu Handotai Company Limited | Method for heat-treating gallium arsenide monocrystals |
US5096839A (en) * | 1989-09-20 | 1992-03-17 | Kabushiki Kaisha Toshiba | Silicon wafer with defined interstitial oxygen concentration |
-
1990
- 1990-11-15 IT IT48481A patent/IT1242014B/it active IP Right Grant
-
1991
- 1991-11-07 IL IL9997991A patent/IL99979A/en not_active IP Right Cessation
- 1991-11-07 ZA ZA918831A patent/ZA918831B/xx unknown
- 1991-11-08 MY MYPI91002071A patent/MY110258A/en unknown
- 1991-11-11 WO PCT/IT1991/000095 patent/WO1992009101A1/en active IP Right Grant
- 1991-11-11 US US08/064,013 patent/US5403406A/en not_active Expired - Lifetime
- 1991-11-11 AU AU90335/91A patent/AU9033591A/en not_active Abandoned
- 1991-11-11 AT AT92900331T patent/ATE176084T1/de not_active IP Right Cessation
- 1991-11-11 DE DE69130802T patent/DE69130802T2/de not_active Expired - Lifetime
- 1991-11-11 SK SK47093A patent/SK47093A3/sk unknown
- 1991-11-11 JP JP50121392A patent/JP3412636B2/ja not_active Expired - Lifetime
- 1991-11-11 KR KR1019930701407A patent/KR100247464B1/ko not_active IP Right Cessation
- 1991-11-11 CZ CZ93849A patent/CZ84993A3/cs unknown
- 1991-11-11 EP EP92900331A patent/EP0557415B1/en not_active Expired - Lifetime
- 1991-11-11 SG SG1996006807A patent/SG64901A1/en unknown
- 1991-11-19 TW TW080109066A patent/TW205110B/zh not_active IP Right Cessation
-
1993
- 1993-05-05 FI FI932024A patent/FI932024A/fi unknown
-
2002
- 2002-12-25 JP JP2002373700A patent/JP2003243402A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US5403406A (en) | 1995-04-04 |
DE69130802T2 (de) | 1999-08-19 |
EP0557415A1 (en) | 1993-09-01 |
TW205110B (ko) | 1993-05-01 |
FI932024A (fi) | 1993-06-29 |
MY110258A (en) | 1998-03-31 |
JP2003243402A (ja) | 2003-08-29 |
JP3412636B2 (ja) | 2003-06-03 |
IT9048481A0 (it) | 1990-11-15 |
CZ84993A3 (en) | 1993-11-17 |
IT9048481A1 (it) | 1992-05-15 |
FI932024A0 (fi) | 1993-05-05 |
WO1992009101A1 (en) | 1992-05-29 |
IL99979A0 (en) | 1992-08-18 |
ATE176084T1 (de) | 1999-02-15 |
EP0557415B1 (en) | 1999-01-20 |
IT1242014B (it) | 1994-02-02 |
JPH06504878A (ja) | 1994-06-02 |
ZA918831B (en) | 1992-08-26 |
SG64901A1 (en) | 1999-05-25 |
IL99979A (en) | 1995-07-31 |
DE69130802D1 (de) | 1999-03-04 |
AU9033591A (en) | 1992-06-11 |
SK47093A3 (en) | 1993-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100247464B1 (ko) | 실리콘 웨이퍼의 조절된 침전 프로파일 제공방법 | |
US5401669A (en) | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers | |
US4851358A (en) | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing | |
KR100395391B1 (ko) | 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법 | |
KR100424872B1 (ko) | 실리콘 반도체웨이퍼 및 그 실리콘 반도체웨이퍼의 제조방법 | |
KR20010073067A (ko) | 무산소침전 초크랄스키 실리콘 웨이퍼 | |
US5219632A (en) | Compound semiconductor single crystals and the method for making the crystals, and semiconductor devices employing the crystals | |
GB2080780A (en) | Heat treatment of silicon slices | |
KR20000006046A (ko) | 실리콘에피택셜웨이퍼의제조방법 | |
JP4055343B2 (ja) | シリコン半導体基板の熱処理方法 | |
JP4302879B2 (ja) | 酸素析出物核形成中心の制御された分布を有するシリコンウエハの製造方法 | |
JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
JPH0518254B2 (ko) | ||
JPH02192500A (ja) | 化合物半導体単結晶の製造方法 | |
US6395653B1 (en) | Semiconductor wafer with crystal lattice defects, and process for producing this wafer | |
JP2001028372A (ja) | 結晶格子欠陥を有する半導体ディスク及びその製造法 | |
JPH09194300A (ja) | GaAs基板の製造方法 | |
JPS60148127A (ja) | 半導体基板の製造方法 | |
JPS6344720B2 (ko) | ||
JPH03193698A (ja) | シリコン単結晶及びその製造方法 | |
JPH03252398A (ja) | 半絶縁性GaAs基板の製造方法 | |
KR100826782B1 (ko) | 실리콘 웨이퍼 제조 방법 | |
JPH02284427A (ja) | 半導体基板の処理方法 | |
JPH02112236A (ja) | 化合物半導体装置の製造方法 | |
JPS6065535A (ja) | シリコン基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101130 Year of fee payment: 12 |
|
EXPY | Expiration of term |