JPH02112236A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH02112236A JPH02112236A JP26534088A JP26534088A JPH02112236A JP H02112236 A JPH02112236 A JP H02112236A JP 26534088 A JP26534088 A JP 26534088A JP 26534088 A JP26534088 A JP 26534088A JP H02112236 A JPH02112236 A JP H02112236A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- temperature
- compound semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000013078 crystal Substances 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000004913 activation Effects 0.000 claims description 30
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000005498 polishing Methods 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910004205 SiNX Inorganic materials 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000003213 activating effect Effects 0.000 abstract 2
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 49
- 238000000137 annealing Methods 0.000 description 25
- 238000009826 distribution Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 239000000155 melt Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005424 photoluminescence Methods 0.000 description 3
- 239000003708 ampul Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- OKKJLVBELUTLKV-UHFFFAOYSA-N methanol Substances OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、化合物半導体装置の製造方法に係り、特に1
・゛eドープ1 n Pからなる化合物半導体単結晶を
基板として用いる化合物半導体装置の製造方法に関する
。
・゛eドープ1 n Pからなる化合物半導体単結晶を
基板として用いる化合物半導体装置の製造方法に関する
。
[従来の技術]
化合物半導体+B結晶を製造する方法としては、当該結
晶の融液に種結晶を浸漬してこれを引き上げていき単結
晶を育成する方法や、当該結晶の融液を徐々に固化させ
単結晶をf4成する方法がある。
晶の融液に種結晶を浸漬してこれを引き上げていき単結
晶を育成する方法や、当該結晶の融液を徐々に固化させ
単結晶をf4成する方法がある。
前者に属する方法としては液体封止チョクラルスキー法
(LEC法)があり、後者に属する方法としては徐冷法
(OF法)、水平ブリッヂマン法(HB法)、垂直ブリ
ッヂマン法(VI3法)がある。
(LEC法)があり、後者に属する方法としては徐冷法
(OF法)、水平ブリッヂマン法(HB法)、垂直ブリ
ッヂマン法(VI3法)がある。
しかし、このような各種の単結晶の育成法は、それぞれ
差異はあるものの、基本的には結晶と融液の間に温度勾
配を生じさせ、融液から結晶を固化させるものである。
差異はあるものの、基本的には結晶と融液の間に温度勾
配を生じさせ、融液から結晶を固化させるものである。
そのため、結晶成長が起こっている固液界面は融点にあ
っても、すでに結晶が成長した部分は常に融点よりより
低温にさらされていることになる。従って、上述の化合
物半導体単結晶の育成法は本質的に育成結晶内の特性が
不均一となることが避けられないものである。
っても、すでに結晶が成長した部分は常に融点よりより
低温にさらされていることになる。従って、上述の化合
物半導体単結晶の育成法は本質的に育成結晶内の特性が
不均一となることが避けられないものである。
そこで、例えばアンドープ半絶縁性G a A s単結
晶を基板として用いたMESFET等を製造するにあた
り、GaAs単結晶のインゴットを700〜1000℃
の高温でアニールして結晶の電気的特性のバラツキを低
減させる方法がRum5byらによって提案されている
。このインゴットアニール法は、不純物やE L 2と
いう固有欠陥を結晶内で移動させ、特性の均一化を図る
ものである。
晶を基板として用いたMESFET等を製造するにあた
り、GaAs単結晶のインゴットを700〜1000℃
の高温でアニールして結晶の電気的特性のバラツキを低
減させる方法がRum5byらによって提案されている
。このインゴットアニール法は、不純物やE L 2と
いう固有欠陥を結晶内で移動させ、特性の均一化を図る
ものである。
従来、FeドープInP単結晶をMISFETや○EI
C等の基板として用いる場合にも、上記高温でのインゴ
ットアニール法を適用していた。
C等の基板として用いる場合にも、上記高温でのインゴ
ットアニール法を適用していた。
また、化合物半導体を用いたMESFETやMISFE
T等の電子デバイスを製造するには、ウェーハにSi、
S、Se等の不純物をイオン注入した後、これを熱処理
して活性化させ、その後電極や絶縁膜等を形成する。従
来、FeドープInP単結晶を基板として用いる場合、
上記活性化のための熱処理は、700℃以上の温度で行
なっていた。
T等の電子デバイスを製造するには、ウェーハにSi、
S、Se等の不純物をイオン注入した後、これを熱処理
して活性化させ、その後電極や絶縁膜等を形成する。従
来、FeドープInP単結晶を基板として用いる場合、
上記活性化のための熱処理は、700℃以上の温度で行
なっていた。
[発明が解決しようとする課題]
しかし、FeドープInP単結晶を基板として用いたM
I S F ETや○EIC等の電子デバイスは、研
究用としては使用できるものの、実用化には至っておら
ず、G aA s単結晶シ基板としたMESFET等に
比べて実用化が著しく遅れていた。
I S F ETや○EIC等の電子デバイスは、研
究用としては使用できるものの、実用化には至っておら
ず、G aA s単結晶シ基板としたMESFET等に
比べて実用化が著しく遅れていた。
その原因としては色々な要因が考えられるが、本発明者
らはFeドープInP単結晶では、単結晶インゴットを
熱処理するとウェーハ面内での抵抗率をある程度均一化
することはできるが、700℃以上でウェーハの活性化
熱処理を行なうと却って面内均一性を低下させてしまう
ことを見出した。
らはFeドープInP単結晶では、単結晶インゴットを
熱処理するとウェーハ面内での抵抗率をある程度均一化
することはできるが、700℃以上でウェーハの活性化
熱処理を行なうと却って面内均一性を低下させてしまう
ことを見出した。
従って、そのようなウェーハを用いて化合物半導体装置
を製造しても実用的に満足できるものはできないと考え
られる。
を製造しても実用的に満足できるものはできないと考え
られる。
本発明は、かかる従来の問題点に鑑みてなされたもので
、電気的特性の面内均一性に優九た化合物半導体装置を
得ることができる化合物半導体装置の製造方法を提供す
ることを目的とする。
、電気的特性の面内均一性に優九た化合物半導体装置を
得ることができる化合物半導体装置の製造方法を提供す
ることを目的とする。
[課題を解決するための手段]
上記目的を達成するために、本発明は化合物半導体装置
を製造するにあたり、FeドープInPからなる化合物
半導体単結晶のウェーハを4. O0℃以上690℃以
下の温度で熱処理した後、これを鏡面研磨し、その鏡面
研磨したウェーハにイ第ン注入を行ない、その後690
℃以下の温度で活性化熱処理を行なうこととした。
を製造するにあたり、FeドープInPからなる化合物
半導体単結晶のウェーハを4. O0℃以上690℃以
下の温度で熱処理した後、これを鏡面研磨し、その鏡面
研磨したウェーハにイ第ン注入を行ない、その後690
℃以下の温度で活性化熱処理を行なうこととした。
すなわち、本発明者等は、FeドープInP単結晶を種
々の条件下でアニールする研究を行なった結果、Feド
ープInP単結晶では、従来のような高温でのインゴッ
トアニールに比べて、ウェーハを低温(400℃以上6
90℃以下)でアニールした方が、ウェーハ面内での電
気的特性を均一化できることを見出した。また、上記低
温でアニールしたウェーハを鏡面研磨した後、そのウェ
ーハにS]3N4膜を形成して種々の温度で熱処理し、
あるいは鏡面研磨したウェーハにイオン注入をした後、
Si3N4膜を形成して種々の温度で活性化熱処理をす
る実験を繰り返した。その結果、低温アニールでウェー
ハ面内での電気的特性を均一化した後であっても、イオ
ン注入後に700℃以上の温度で活性化熱処理を行なう
と、再び特性の均一性が著しく劣化してしまうことを発
見した。
々の条件下でアニールする研究を行なった結果、Feド
ープInP単結晶では、従来のような高温でのインゴッ
トアニールに比べて、ウェーハを低温(400℃以上6
90℃以下)でアニールした方が、ウェーハ面内での電
気的特性を均一化できることを見出した。また、上記低
温でアニールしたウェーハを鏡面研磨した後、そのウェ
ーハにS]3N4膜を形成して種々の温度で熱処理し、
あるいは鏡面研磨したウェーハにイオン注入をした後、
Si3N4膜を形成して種々の温度で活性化熱処理をす
る実験を繰り返した。その結果、低温アニールでウェー
ハ面内での電気的特性を均一化した後であっても、イオ
ン注入後に700℃以上の温度で活性化熱処理を行なう
と、再び特性の均一性が著しく劣化してしまうことを発
見した。
かかる知見に基づいて種々検討したところ、本発明者等
は、FeドープInP単結晶のウェーハ=4− を400℃以上690℃以下の湿度でアニールし、その
後鏡面研磨したウェーハにイオン注入を行ない、さらに
690℃以下の温度で活性化熱処理を行なうと電気的特
性の面内均一化を図ることができることを見出した。
は、FeドープInP単結晶のウェーハ=4− を400℃以上690℃以下の湿度でアニールし、その
後鏡面研磨したウェーハにイオン注入を行ない、さらに
690℃以下の温度で活性化熱処理を行なうと電気的特
性の面内均一化を図ることができることを見出した。
[作用]
上記構成の化合物半導体装置の製造方法によれば、Fe
ドープInP単結晶のウェーハを低温アニールすること
により、ウェーハ面内での電気的特性の均一化を充分達
成することができ、またイオン注入後に690℃以下の
温度で活性化熱処理を行なうので、電気的特性の均一性
を低下させることがない。
ドープInP単結晶のウェーハを低温アニールすること
により、ウェーハ面内での電気的特性の均一化を充分達
成することができ、またイオン注入後に690℃以下の
温度で活性化熱処理を行なうので、電気的特性の均一性
を低下させることがない。
[実施例]
LEC法により、直径2インチ、長さ1100nのFe
ドープInP単結晶を育成した。ここで、使用した多結
晶InPの純度は、キャリア濃度で1〜3 X 10”
cn−’のものである。また、引き上げた単結晶のFe
濃度は、0.2〜1゜Oppmνである。その後、引き
上げた単結晶(インゴット)の両端を切断するとともも
に、円筒研削を行なった後、厚さ0.7mmのウェーハ
を切出した。そして、切出したアズカットウェーハをB
r−メタノール2%溶液でエツチングし、洗浄した後、
熱処理を行なった。熱処理は、石英アンプル内にウェー
ハ50枚と赤リンを入れて真空封入した後、520℃で
5時間行なった。赤リンの量は、石英アンプル内でのリ
ン圧がQ、5atmとなるように調整した。
ドープInP単結晶を育成した。ここで、使用した多結
晶InPの純度は、キャリア濃度で1〜3 X 10”
cn−’のものである。また、引き上げた単結晶のFe
濃度は、0.2〜1゜Oppmνである。その後、引き
上げた単結晶(インゴット)の両端を切断するとともも
に、円筒研削を行なった後、厚さ0.7mmのウェーハ
を切出した。そして、切出したアズカットウェーハをB
r−メタノール2%溶液でエツチングし、洗浄した後、
熱処理を行なった。熱処理は、石英アンプル内にウェー
ハ50枚と赤リンを入れて真空封入した後、520℃で
5時間行なった。赤リンの量は、石英アンプル内でのリ
ン圧がQ、5atmとなるように調整した。
次に、このようにして得られたウェーハをポリシング(
鏡面研磨)した後、Siをイオン注入し、さらにスパッ
タリング法で1500人の厚さのSiNx膜を両面に付
け、その後670°Cで20分活性化熱処理を行なった
。
鏡面研磨)した後、Siをイオン注入し、さらにスパッ
タリング法で1500人の厚さのSiNx膜を両面に付
け、その後670°Cで20分活性化熱処理を行なった
。
また、基板特性の均一性が熱処理に対して安定であるか
否かを調べるためにイオン注入せずに活性化熱処理と同
し条件でキャップアニールを行なった・ 第1図(a)および(b)は、インゴットの上部、中部
、下部から切出した各ウェーハについてファン・デル・
バラ(Van der Pauw)法により抵抗率
の面内分布(5mmピッチ)を調べた結果を示す。第1
図(a)は、アニール前のウェーハの抵抗率を示し、第
1図(b)は、520℃で5時間アニールを行なった後
のウェーハの抵抗率を示す。第1図(a)および(b)
において。
否かを調べるためにイオン注入せずに活性化熱処理と同
し条件でキャップアニールを行なった・ 第1図(a)および(b)は、インゴットの上部、中部
、下部から切出した各ウェーハについてファン・デル・
バラ(Van der Pauw)法により抵抗率
の面内分布(5mmピッチ)を調べた結果を示す。第1
図(a)は、アニール前のウェーハの抵抗率を示し、第
1図(b)は、520℃で5時間アニールを行なった後
のウェーハの抵抗率を示す。第1図(a)および(b)
において。
実線はインゴットの上部から切出したウェーハの抵抗率
を示し、鎖線はインゴットの中部から切出したウェーハ
の抵抗率を示し、破線はインゴットの下部から切出した
ウェーハの抵抗率を示している。また、第2図(a)お
よび(b)は、インゴットの上部から切出したウェーハ
について三端子ガードリング法により抵抗率の面内分布
(100μmピッチ)を調べた結果を示す。第2図(、
)は、アニール前のウェーハの抵抗率を示し、第2図(
b)は、520℃で5時間アニールを行なった後のウェ
ーハの抵抗率を示す。
を示し、鎖線はインゴットの中部から切出したウェーハ
の抵抗率を示し、破線はインゴットの下部から切出した
ウェーハの抵抗率を示している。また、第2図(a)お
よび(b)は、インゴットの上部から切出したウェーハ
について三端子ガードリング法により抵抗率の面内分布
(100μmピッチ)を調べた結果を示す。第2図(、
)は、アニール前のウェーハの抵抗率を示し、第2図(
b)は、520℃で5時間アニールを行なった後のウェ
ーハの抵抗率を示す。
第1図(a)、(b)および第2図(a)。
(b)から明らかなように、FeドープInP単結晶の
ウェーハを低温でアニールすることにより、抵抗率の面
内均一性が著しく向上することが判る。
ウェーハを低温でアニールすることにより、抵抗率の面
内均一性が著しく向上することが判る。
第3図(a)は、上記実施例で得られたイオン注入なし
で活性化熱処理と同じ条件でキャップアニールしたウェ
ーハについてファン・デル・パラ法により抵抗率の面内
分布(5mmピッチ)を調べた結果を示す。第3図(a
)において、実線、鎖線および破線は、それぞれ第1図
(a)、(b)と同様に、インゴットの上部、中部およ
び下部から切出した各ウェーハの抵抗率を示す。第3図
(a)から明らかなように、上記実施例で得られたウェ
ーハは、キャップアニール後であっても抵抗率の面内均
一性が低下していないことが判る。
で活性化熱処理と同じ条件でキャップアニールしたウェ
ーハについてファン・デル・パラ法により抵抗率の面内
分布(5mmピッチ)を調べた結果を示す。第3図(a
)において、実線、鎖線および破線は、それぞれ第1図
(a)、(b)と同様に、インゴットの上部、中部およ
び下部から切出した各ウェーハの抵抗率を示す。第3図
(a)から明らかなように、上記実施例で得られたウェ
ーハは、キャップアニール後であっても抵抗率の面内均
一性が低下していないことが判る。
さらに、第3図(b)、CQ)および(d)に、それぞ
れ570℃、620℃および700℃でイオン注入なし
で活性化熱処理と同じ条件でキャップアニールを行なっ
た場合の各ウェーハについて抵抗率の面内分布を調べた
結果を示す。なお、活性化熱処理温度以外の条件は、上
記実施例と同様である。第3図(b)、(c)および(
d)において、実線、鎖線および破線は、それぞれイン
ゴットの上部、中部および下部から切出した各ウェーハ
の抵抗率を示す。第3図(a)、、(b)。
れ570℃、620℃および700℃でイオン注入なし
で活性化熱処理と同じ条件でキャップアニールを行なっ
た場合の各ウェーハについて抵抗率の面内分布を調べた
結果を示す。なお、活性化熱処理温度以外の条件は、上
記実施例と同様である。第3図(b)、(c)および(
d)において、実線、鎖線および破線は、それぞれイン
ゴットの上部、中部および下部から切出した各ウェーハ
の抵抗率を示す。第3図(a)、、(b)。
(c)、(d)から明らかなように、活性化熱処理を6
90℃以下で行なった場合には、抵抗率の面内均一性は
維持できるが、700℃で行なった場合には、抵抗率の
面内均一性が著しく低下してしまうことが判る。
90℃以下で行なった場合には、抵抗率の面内均一性は
維持できるが、700℃で行なった場合には、抵抗率の
面内均一性が著しく低下してしまうことが判る。
従来FeドープInPでは、FETを作成する場合ウェ
ーハにSiをイオン注入した後、5iNX膜やPSG膜
によるキャップを付け、その後700℃で15分間の熱
処理を行なって活性化させていた。そこで、上記実施例
のように520℃で最初のアニールを行ない、抵抗率の
面内均一化を図ったウェーハをイオン注入せずに種々の
温度でキャップアニールを実施した。その結果、熱処理
温度が700℃以上になると、抵抗率の面内均一性は大
幅に劣化することが判った。これは、IF eドープI
nP単結晶中でFeの原子が移動して、析出物などを形
成するためと考えられる。これより、従来の700℃で
の活性化熱処理により抵抗率の面内均一性が低下する原
因はFeの挙動にあると推測される。
ーハにSiをイオン注入した後、5iNX膜やPSG膜
によるキャップを付け、その後700℃で15分間の熱
処理を行なって活性化させていた。そこで、上記実施例
のように520℃で最初のアニールを行ない、抵抗率の
面内均一化を図ったウェーハをイオン注入せずに種々の
温度でキャップアニールを実施した。その結果、熱処理
温度が700℃以上になると、抵抗率の面内均一性は大
幅に劣化することが判った。これは、IF eドープI
nP単結晶中でFeの原子が移動して、析出物などを形
成するためと考えられる。これより、従来の700℃で
の活性化熱処理により抵抗率の面内均一性が低下する原
因はFeの挙動にあると推測される。
第4図は、Sjをイオン注入した後、ウェーハを種々の
温度で活性化熱処理した場合のFe濃度と活性化率との
関係を示すものである。第4図から明らかなように、6
70℃(実施例)および620°Cで活性化熱処理を行
なった場合は、従来のように700°Cで活性化熱処理
を行なった場合よりも活性化率が高く、また570℃で
活性化熱処理を行なった場合でも活性化率は40%を超
え、充分満足できるものであることが判る。
温度で活性化熱処理した場合のFe濃度と活性化率との
関係を示すものである。第4図から明らかなように、6
70℃(実施例)および620°Cで活性化熱処理を行
なった場合は、従来のように700°Cで活性化熱処理
を行なった場合よりも活性化率が高く、また570℃で
活性化熱処理を行なった場合でも活性化率は40%を超
え、充分満足できるものであることが判る。
なお、第4図から判るように、Slをイオン注入した場
合では、活性化熱処理温度を低くすると活性化率が多少
低くなるが、SやSeをイオン注入するとその問題は生
じない。すなわち、活性化率は、ドーピングするイオン
種によって異なり、例えばSeはSjより低い温度でも
活性化率は高くなる。
合では、活性化熱処理温度を低くすると活性化率が多少
低くなるが、SやSeをイオン注入するとその問題は生
じない。すなわち、活性化率は、ドーピングするイオン
種によって異なり、例えばSeはSjより低い温度でも
活性化率は高くなる。
第5図は、インボッ1〜から切出したウェーハを最初に
アニールする際に種々の温度で行なった場合の各ウェー
ハについてフォ1〜ルミネセンス(PL)強度を測定し
た結果を示す。第5図から明らかなように、従来の如く
高温(700℃)でアニールを行なうと、長波長に数多
くのピークが現われたが、400℃以上690℃以下の
温度でアニールを行なうと、良好な結果が得られる。ま
た、これらアニールしたウェーハを鏡面研磨した後、イ
オン注入し、活性化熱処理を種々の温度で行なったとこ
ろ、690℃を超える場合には、第5図に示す場合と同
様に、良好な結果が得られなかった。
アニールする際に種々の温度で行なった場合の各ウェー
ハについてフォ1〜ルミネセンス(PL)強度を測定し
た結果を示す。第5図から明らかなように、従来の如く
高温(700℃)でアニールを行なうと、長波長に数多
くのピークが現われたが、400℃以上690℃以下の
温度でアニールを行なうと、良好な結果が得られる。ま
た、これらアニールしたウェーハを鏡面研磨した後、イ
オン注入し、活性化熱処理を種々の温度で行なったとこ
ろ、690℃を超える場合には、第5図に示す場合と同
様に、良好な結果が得られなかった。
[発明の効果]
以上のように、本発明の化合物半導体装置の製造方法に
よれば、FeドープInP単結晶のウェーハを400℃
以」−690℃以下の温度で熱処理した後、鏡面研磨し
たウェーハにイオン注入し、その後690℃以下の温度
で活性化熱処理を行なうこととしたので、電気的特性の
面内均一性に優れた化合物半導体装置を得ることができ
る。
よれば、FeドープInP単結晶のウェーハを400℃
以」−690℃以下の温度で熱処理した後、鏡面研磨し
たウェーハにイオン注入し、その後690℃以下の温度
で活性化熱処理を行なうこととしたので、電気的特性の
面内均一性に優れた化合物半導体装置を得ることができ
る。
第1図(a)%よび(b)はそれぞれ本発明の一実施例
の途中しこおけるウェーハの抵抗率面内分布(Van
der Pauw法)を示すグラフで、第1図(a
)はアニール前の分布を示し、第1図(b)はアニール
後の分布を示す。 第2図(a)および(b)はそれぞれ本発明の一実施例
の途中におけるウェーハの抵抗率面内分布(三端子ガー
ドリング法)を示すグラフで、第2図(、)はアニール
前の分布を示し、第2図(b)はアニール後の分布を示
す。 第3図(a)、(b)、(c)および(d)はそれぞれ
670”C,570℃、620℃および700℃でイオ
ン注入せずに活性化熱処理と同じ条件でキャップアニー
ルを行なって得られたウェーハの抵抗率面内分布を示す
グラフ、 第4図はウェーハを種々の温度で活性化熱処理した場合
のFellll度と活性化率との関係を示すグラフ、 第5図はインボッI−から切出したウェーハを最初にア
ニールする際に種々の温度で行なった場合の各ウェーハ
についてのフ第1〜ルミネセンス(PL)強度測定結果
を示すグラフである。 第 図 (a) 呼す(か;)Φ釘す柑(層外) (b) 才にかうの罪鵠杆(風展) 第 図 中心からのゴ1唯(mつ) −25−20−15−IQ −50510寸心φうの
爵1碓(77L77L) 第 図 (b) ′f紀φら0′2丁1帷(筑乳〕 第 図 (C) ℃ヒに二がゝうの了巨IM(九Jル)
の途中しこおけるウェーハの抵抗率面内分布(Van
der Pauw法)を示すグラフで、第1図(a
)はアニール前の分布を示し、第1図(b)はアニール
後の分布を示す。 第2図(a)および(b)はそれぞれ本発明の一実施例
の途中におけるウェーハの抵抗率面内分布(三端子ガー
ドリング法)を示すグラフで、第2図(、)はアニール
前の分布を示し、第2図(b)はアニール後の分布を示
す。 第3図(a)、(b)、(c)および(d)はそれぞれ
670”C,570℃、620℃および700℃でイオ
ン注入せずに活性化熱処理と同じ条件でキャップアニー
ルを行なって得られたウェーハの抵抗率面内分布を示す
グラフ、 第4図はウェーハを種々の温度で活性化熱処理した場合
のFellll度と活性化率との関係を示すグラフ、 第5図はインボッI−から切出したウェーハを最初にア
ニールする際に種々の温度で行なった場合の各ウェーハ
についてのフ第1〜ルミネセンス(PL)強度測定結果
を示すグラフである。 第 図 (a) 呼す(か;)Φ釘す柑(層外) (b) 才にかうの罪鵠杆(風展) 第 図 中心からのゴ1唯(mつ) −25−20−15−IQ −50510寸心φうの
爵1碓(77L77L) 第 図 (b) ′f紀φら0′2丁1帷(筑乳〕 第 図 (C) ℃ヒに二がゝうの了巨IM(九Jル)
Claims (1)
- (1)FeドープInPからなる化合物半導体単結晶の
ウェーハを400℃以上690℃以下の温度で熱処理し
た後、これを鏡面研磨し、その鏡面研磨したウェーハに
イオン注入を行ない、その後690℃以下の温度で活性
化熱処理を行なうようにしたことを特徴とする化合物半
導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63265340A JPH0671002B2 (ja) | 1988-10-21 | 1988-10-21 | 化合物半導体装置の製造方法 |
US07/421,680 US4929564A (en) | 1988-10-21 | 1989-10-16 | Method for producing compound semiconductor single crystals and method for producing compound semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63265340A JPH0671002B2 (ja) | 1988-10-21 | 1988-10-21 | 化合物半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02112236A true JPH02112236A (ja) | 1990-04-24 |
JPH0671002B2 JPH0671002B2 (ja) | 1994-09-07 |
Family
ID=17415823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63265340A Expired - Lifetime JPH0671002B2 (ja) | 1988-10-21 | 1988-10-21 | 化合物半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0671002B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60195100A (ja) * | 1984-03-15 | 1985-10-03 | Mitsubishi Electric Corp | リン化インジユム結晶の処理方法 |
JPS6184829A (ja) * | 1984-10-02 | 1986-04-30 | Nec Corp | InPイオン注入導電層の形成方法 |
JPS61150340A (ja) * | 1984-12-25 | 1986-07-09 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
-
1988
- 1988-10-21 JP JP63265340A patent/JPH0671002B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60195100A (ja) * | 1984-03-15 | 1985-10-03 | Mitsubishi Electric Corp | リン化インジユム結晶の処理方法 |
JPS6184829A (ja) * | 1984-10-02 | 1986-04-30 | Nec Corp | InPイオン注入導電層の形成方法 |
JPS61150340A (ja) * | 1984-12-25 | 1986-07-09 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0671002B2 (ja) | 1994-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100247464B1 (ko) | 실리콘 웨이퍼의 조절된 침전 프로파일 제공방법 | |
KR20010090002A (ko) | 실리콘으로 제조된 반도체웨이퍼 및 반도체웨이퍼의제조방법 | |
DE112014002781T5 (de) | Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots | |
US5219632A (en) | Compound semiconductor single crystals and the method for making the crystals, and semiconductor devices employing the crystals | |
GB2080780A (en) | Heat treatment of silicon slices | |
US4929564A (en) | Method for producing compound semiconductor single crystals and method for producing compound semiconductor devices | |
US5047370A (en) | Method for producing compound semiconductor single crystal substrates | |
JPH0523494B2 (ja) | ||
JPH02112236A (ja) | 化合物半導体装置の製造方法 | |
JP2004026584A (ja) | GaAs単結晶製造方法及びGaAs単結晶 | |
JPH0474320B2 (ja) | ||
JPH09194300A (ja) | GaAs基板の製造方法 | |
JP2505222B2 (ja) | 半絶縁体GaAs基板の製造方法 | |
JP2932787B2 (ja) | 化合物半導体ウェハの製造方法 | |
JP2906120B2 (ja) | GaAs基板の製造方法 | |
JPH05121319A (ja) | 半導体装置の製造法 | |
JP2639470B2 (ja) | GaAs単結晶のウエハの製造方法 | |
JPH0380199A (ja) | p型GaAs単結晶基板およびその製造方法並びにそれを用いた半導体装置 | |
Buhrig et al. | Growth and properties of semi-insulating VGF-GaAs | |
JPH0476355B2 (ja) | ||
JPS6358800B2 (ja) | ||
JPH02180783A (ja) | InP単結晶の熱処理方法 | |
JP2545477B2 (ja) | 化合物半導体単結晶およびその製造方法並びにそれを用いた半導体装置 | |
JPH0411518B2 (ja) | ||
JPH03252398A (ja) | 半絶縁性GaAs基板の製造方法 |