JP2932787B2 - 化合物半導体ウェハの製造方法 - Google Patents

化合物半導体ウェハの製造方法

Info

Publication number
JP2932787B2
JP2932787B2 JP3256667A JP25666791A JP2932787B2 JP 2932787 B2 JP2932787 B2 JP 2932787B2 JP 3256667 A JP3256667 A JP 3256667A JP 25666791 A JP25666791 A JP 25666791A JP 2932787 B2 JP2932787 B2 JP 2932787B2
Authority
JP
Japan
Prior art keywords
wafer
impurities
semi
crystal
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3256667A
Other languages
English (en)
Other versions
JPH05102053A (ja
Inventor
洋平 乙木
彰二 隈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP3256667A priority Critical patent/JP2932787B2/ja
Publication of JPH05102053A publication Critical patent/JPH05102053A/ja
Application granted granted Critical
Publication of JP2932787B2 publication Critical patent/JP2932787B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は化合物半導体結晶ウェハ
製造方法に係り、特に半絶縁性を有するIII −V族化
合物半導体ウェハの製造方法に関する。
【0002】
【従来の技術】III −V族化合物半導体の代表的な材料
であるInP、GaAsは直接遷移型バンド構造をもつ
ため、レーザダイオード、発光ダイオードの有力な材料
であり、また大きな電子移動度をもつため、超高周波デ
バイス等の優れた素材となっている。
【0003】このうちInP単結晶を素材とするデバイ
スの能動層は、イオンをウェハ中に打ち込んだり、ウェ
ハ上にエピタキシャル層を成長したりすることによって
形成される。その際、基板リーク電流を防止してデバイ
ス間を絶縁するために、結晶は半絶縁性でなければなら
ない。基板として特に107 Ωcm程度以上の高い抵抗
率をもつのものがよく用いられる。InP単結晶は不純
物を何もドープしない場合、S等の残留ドナー不純物の
ため、半絶縁性ではなくn型の導電性になることが知ら
れている。そこで、結晶育成時に通常Feをドープして
半絶縁性としている。これはFeがInP中で深い準位
をもつアクセプタとなるから、これで浅い準位のドナー
不純物(S等)を補償するためである。InP単結晶
は、通常LEC法(液体封止引上げ法)により成長させ
ている。
【0004】一方、GaAs単結晶を素材とするデバイ
スの能動層も、イオン打込みやエピタキシャル成長によ
って形成され、基板として特に108 Ωcm程度以上の
高い抵抗率をもつものがよく用いられる。GaAs単結
晶で半絶縁性を得るには(1)無添加でLEC法により
成長する、(2)結晶育成時Crを添加する、の2つの
方法がある。(1)の方法では、育成中に混入する炭素
(浅いアクセプタ不純物)を深いドナー準位のEL2に
より補償して通常107 Ωcm台の比較的高い抵抗率が
得られるが、LEC法ゆえに転位密度が3〜10×10
4 /cm2 と高い。転位はデバイス特性のウェハ面内の
均一性を阻害するため望ましくない。(2)の方法では
108 Ωcm以上の高い抵抗率を得ることができる。C
rがGaAs中で深い準位をもつアクセプタとなるか
ら、これで育成中混入する或いは添加したドナー不純物
(Si等)を補償するからである。Crを添加する方法
は、無添加の場合には半絶縁性が得られないため適用で
きなかったボート法が適用でき、ボート法はLEC法に
比して転位密度が小さいという特長をもつ。従って、抵
抗率が108 Ωcm以上で、欠陥の少ないCrドープ半
絶縁性GaAs単結晶を得るにはボートが優れている。
【0005】
【発明が解決しようとする課題】ところで、InP単結
晶においては、LEC法で添加されるFeの偏析係数は
0.01以下と非常に小さい。このため結晶のシード部
からテイル部にかけてFe濃度が大きく変化してしま
い、所望の濃度や特性をもつウェハは結晶全長のうち僅
かしか採れない。また、FeドープInPは多結晶化し
やすく、単結晶を得ることが難しい。
【0006】一方、GaAs単結晶においても、ボート
法で添加されるCrの偏析係数が6.4×10-4と非常
に小さいため、結晶内でCrの濃度が大きく変化してし
まい、所望の濃度のウェハが採れる部分が少ない。ま
た、同じボート法でもCrを添加すると無添加の場合に
較べて単結晶になりにくく、転位密度が高くなってしま
うという問題があった。
【0007】本発明の目的は、結晶段階で半絶縁性とす
るのではなく、ウェハ段階で半絶縁性とすることによっ
て、前記した従来技術の欠点を解消し、単結晶化率が高
く、転位密度の少ない半絶縁性の化合物半導体ウェハの
製造方法を提供することにある。
【0008】
【課題を解決するための手段】本発明の化合物半導体ウ
ェハの製造方法は、浅い不純物準位を補償してウェハを
半絶縁性とするために行う、深いアクセプタ準位を形成
する不純物のドープを、結晶育成時に行うのではなく、
ウェハレベルでの熱拡散法により行うようにしたもので
ある。この場合において、拡散法としては、不純物を溶
解した溶液中にウェハを浸漬して不純物をドープする浸
漬方法がある。この浸漬方法では、InP及びGaAs
にあっては溶液中のFe濃度は1ppm以上、好ましく
は10ppm以上がよい。また、その他に不純物を溶解
した溶液をウェハ上に塗布ないし垂らし、自然乾燥ある
いは加熱乾燥して不純物をドープする塗布方法、不純物
を溶かした溶液を加熱して気化させ、そのガス雰囲気中
にウェハを置いて不純物を ドープするガス熱拡散方法が
ある。なお、拡散法ではないが、高純度の不純物の薄膜
をウェハに密着させるという方法も可能性としてはあ
る。
【0009】ここで、浅い準位を形成する不純物にはド
ナー不純物、アクセプタ不純物があり、深い準位を形成
する不純物にはアクセプタ不純物、ドナー不純物があ
る。この場合において、化合物半導体としてはInPや
GaAs等のIII −V族化合物半導体がある。特に化合
物半導体がInPのときは不純物は浅いドナー準位を補
償するよう深いアクセプタ準位を形成するFeとし、ま
た、GaAsのときは不純物は浅いドナー準位を補償す
るよう深いアクセプタ準位を形成するCrとすることが
好ましい。
【0010】
【作用】本発明では、ウェハ段階で、転位や多結晶化を
伴わない拡散法により不純物を添加して半絶縁性を得る
ようにしたので、単結晶育成段階で不純物をドープして
半絶縁性を得る方法に比して、結晶特性の制御性、生産
性が大幅に向上する。特に、不純物のFeやCrは、こ
れらをウェハ表面に付着させ、熱拡散することで結晶中
にドープさせることができるため、所望濃度のFeを含
む半絶縁性のInPウェハや、所望濃度のCrを含む半
絶縁性のGaAsウェハを容易に製造することができ
る。
【0011】従ってInPにあっては、たとえ添加され
るFeの偏析係数が非常に小さく、それが結晶育成時影
響を与える場合であっても、Feは結晶から切り出した
ウェハ状態で拡散により添加するので、そのような偏析
は関係なくなり、所望の濃度や特性をもつウェハを結晶
全長から採ることができる。このように、結晶インゴッ
ト育成時にFeをドープしないので、結晶中のFe濃度
変化を考慮する必要がなく、InPの多結晶化を防ぐこ
とができるので単結晶化率が高い。また、InPはSを
添加することにより転位を低減することができるが、S
ドープ結晶にS濃度より高い濃度のFeをウェハ段階で
拡散させることにより、転位密度のより小さな半絶縁性
ウェハを得ることができる。
【0012】一方、GaAs単結晶においても、ウェハ
段階でCrを拡散するので、結晶育成段階でドープする
場合のように偏析係数の影響は全くなく、育成した結晶
の任意の部分から切り出したウェハに、半絶縁性とする
ための所望濃度の不純物を含ませることができる。
【0013】
【実施例】実施例1 無添加で2φ径のInP結晶をLEC法により成長し
た。チャージ量は2kg、単結晶の重量は1.5kgで
ある。この結晶のシード側及びテイル側からウェハを切
り出し、表面を鏡面研磨した。ウェハの厚さは350μ
mである。ウェハのキャリア濃度をホール測定法で測定
したところ、シード側は5×1015cm-3、テイル側は
9×1015cm-3で、両者ともn型であった。このウェ
ハをFeを溶かした硝酸系溶液に5分間浸漬した後、水
洗し、スピンナにて乾燥した。Feの濃度は、0.1p
pm、1ppm、10ppmの3種類とした。これらウ
ェハを、リン圧を加えるための赤リンとともに石英アン
プルに真空封入し、550℃で3時間熱処理した。この
ウェハ及び、Fe拡散処理を施していないウェハに、図
3に示すように50μm×300μmのAuGe/Ni
/Auオーミック電極1を10μm間隔で形成し、電極
間1,1の抵抗を測定した。Fe拡散処理を施していな
いウェハの抵抗はシード側で0.98Ω、テイル側で
0.56Ωであった。一方、Fe拡散処理を施したウェ
ハは、図1に示すように溶液濃度1ppm以上で大幅に
抵抗が高くなった。すなわち、1ppmで106 Ω、1
0ppmで107 Ω台の値が得られ、濃度ととも上がる
傾向を示している。このウェハの表面を硫酸系エッチン
グで10μm除去し、同じ測定を行ったところ、電極間
の抵抗は2Ω以下と低くなった。これによりウェハ表面
付近が半絶縁性となっていることが分った。
【0014】実施例2 無添加でGaAs結晶をGF法(温度傾斜凝固法)によ
り成長した。この結晶からサイズ40×40mm角のウ
ェハを切り出し、表面を鏡面研磨した。キャリア濃度は
1.2×1016cm-3、n型であった。成長中結晶を保
持する石英ボードからSiが混入し、n型導電性になっ
たと考えられる。このウェハをCrを溶かした希硝酸溶
液に5分間浸漬し、水洗し、スピンナで乾燥した。溶液
中のCrの濃度は0.1ppm、1ppm、10ppm
の3種類とした。このウェハをアルシン1%(Arベー
ス)雰囲気下で800℃×30分熱処理した。このウェ
ハ及びCr拡散処理を施していないウェハに、図3と同
じオーミック電極1を形成し、電極1,1間の抵抗を測
定した。Cr拡散処理を施していないウェハの抵抗は
0.75Ωであった。一方、処理を施したウェハは図2
に示すように大幅に抵抗が高くなった。すなわち、1p
pmで107 Ω、10ppmで108 Ω台が得られた。
このウェハの表面を硫酸系エッチングで20μm除去
し、同様の測定を行ったところ電極間の抵抗は2Ω以下
と低くなった。ウェハ表面付近が半絶縁性となったこと
が分った。
【0015】
【発明の効果】本発明によれば、次の効果が得られる。
【0016】(1)本発明によれば、ウェハ段階で形成
される不純物拡散層を有しているので、結晶段階でドー
プされた不純物を有する従来のウェハと異なり、半絶縁
性の単結晶化率が高く、転位密度を少なくすることがで
きる。
【0017】(2)本発明によれば、ウェハ段階で半絶
縁性を得るための不純物を拡散法によりドープするよう
にしたので、結晶段階で不純物をドープしていたことに
より結晶の極く一部からしか半絶縁性ウェハの採れなか
った従来方法と異なり、半絶縁性ウェハを所望の特性
で、結晶全長の広い範囲に亘って得ることができる。ま
た、切り出したウェハに不純物の拡散処理を施すだけで
高い半絶縁性が得られるので、一度に大量の処理が可能
であり、コストの低減が図れる。
【0018】(3)また、良質の半絶縁性InPやGa
As単結晶を得ることができる。
【図面の簡単な説明】
【図1】本実施例による溶液中のFe濃度と電極間の抵
抗との関係を示す特性図。
【図2】本実施例による溶液中のCr濃度と電極間の抵
抗との関係を示す特性図。
【図3】本発明の実施例による抵抗測定に用いたウェハ
上の電極形状を示す平面図。
【符号の説明】
1 AuGe/Ni/Au電極
フロントページの続き (56)参考文献 特開 昭56−91420(JP,A) 特開 昭57−43415(JP,A) 大森正道編「超高速化合物半導体デバ イス」(培風館),昭和61年11月30日, pp.141−162 (58)調査した分野(Int.Cl.6,DB名) H01L 21/22

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 浅い準位の不純物を補償して半絶縁性とす
    るために、深い準位を形成する不純物を拡散法によりド
    ープする 化合物半導体ウェハの製造方法において、前記
    拡散法が前記深い準位を形成する不純物を溶解した溶液
    中にウェハを浸漬して該不純物をドープする方法である
    化合物半導体ウェハの製造方法。
  2. 【請求項2】 浅い準位の不純物を補償して半絶縁性とす
    るために、深い準位を形成する不純物を拡散法によりド
    ープする 化合物半導体ウェハの製造方法において、前記
    拡散法が前記深い準位を形成する不純物を溶解した溶液
    をウェハ上に塗布し、乾燥して不純物をドープする方法
    である化合物半導体ウェハの製造方法。
  3. 【請求項3】 浅い準位の不純物を補償して半絶縁性とす
    るために、深い準位を形成する不純物を拡散法によりド
    ープする 化合物半導体ウェハの製造方法において、前記
    拡散法が前記深い準位を形成する不純物のガス雰囲気中
    にウェハを置いて不純物をドープする方法である化合物
    半導体ウェハの製造方法。
JP3256667A 1991-10-03 1991-10-03 化合物半導体ウェハの製造方法 Expired - Lifetime JP2932787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3256667A JP2932787B2 (ja) 1991-10-03 1991-10-03 化合物半導体ウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3256667A JP2932787B2 (ja) 1991-10-03 1991-10-03 化合物半導体ウェハの製造方法

Publications (2)

Publication Number Publication Date
JPH05102053A JPH05102053A (ja) 1993-04-23
JP2932787B2 true JP2932787B2 (ja) 1999-08-09

Family

ID=17295800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3256667A Expired - Lifetime JP2932787B2 (ja) 1991-10-03 1991-10-03 化合物半導体ウェハの製造方法

Country Status (1)

Country Link
JP (1) JP2932787B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846122A (en) * 1995-04-25 1998-12-08 Lucent Technologies Inc. Method and apparatus for polishing metal-soluble materials such as diamond
IT1276914B1 (it) * 1995-10-12 1997-11-03 Consiglio Nazionale Ricerche Procedimento per la produzione di fette di fosfuro di indio drogato ferro con caratteristiche semi-isolanti
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
大森正道編「超高速化合物半導体デバイス」(培風館),昭和61年11月30日,pp.141−162

Also Published As

Publication number Publication date
JPH05102053A (ja) 1993-04-23

Similar Documents

Publication Publication Date Title
US5030580A (en) Method for producing a silicon carbide semiconductor device
US3960618A (en) Epitaxial growth process for compound semiconductor crystals in liquid phase
US3715245A (en) Selective liquid phase epitaxial growth process
CA1157962A (en) Method of growing a doped iii-v alloy layer by molecular beam epitaxy
US6056817A (en) Process for producing semi-insulating InP single crystal and semi-insulating InP single crystal substrate
US3994755A (en) Liquid phase epitaxial process for growing semi-insulating GaAs layers
US4948751A (en) Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor
JP2000103699A (ja) GaAs単結晶基板およびそれを用いたエピタキシャルウェハ
JP2932787B2 (ja) 化合物半導体ウェハの製造方法
Norris et al. Substrate temperature limits for epitaxy of InP by MBE
Fronius et al. Elimination of GaAs oval defects and high-throughput fabrication of selectively doped AlxGa1− xAs/GaAs heterostructures by MBE
US4028147A (en) Liquid phase epitaxial process for growing semi-insulating GaAs layers
JPH0750692B2 (ja) ▲iii▼―▲v▼族化合物半導体の熱処理方法
Ito et al. Growth of p-type InP single crystals by the temperature gradient method
US4578126A (en) Liquid phase epitaxial growth process
US4032950A (en) Liquid phase epitaxial process for growing semi-insulating gaas layers
JPS62216999A (ja) 化合物半導体単結晶およびその製造方法
JPH0543679B2 (ja)
JPH0249422A (ja) 炭化珪素半導体装置の製造方法
US5215938A (en) Process to obtain semi-insulating single crystalline epitaxial layers of arsenides and phosphides of metals of the group III of the periodic table useful to make electronic devices
JPH0670973B2 (ja) 化合物半導体のエピタキシヤルウエハ
JP2890700B2 (ja) 砒化ガリウム基板
JP3793934B2 (ja) 半絶縁性InP単結晶の製造方法
JPH06305900A (ja) 化合物半導体の熱処理方法
JPH0476355B2 (ja)