TW205110B - - Google Patents

Download PDF

Info

Publication number
TW205110B
TW205110B TW080109066A TW80109066A TW205110B TW 205110 B TW205110 B TW 205110B TW 080109066 A TW080109066 A TW 080109066A TW 80109066 A TW80109066 A TW 80109066A TW 205110 B TW205110 B TW 205110B
Authority
TW
Taiwan
Prior art keywords
crystal
temperature
silicon
item
wafers
Prior art date
Application number
TW080109066A
Other languages
English (en)
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Application granted granted Critical
Publication of TW205110B publication Critical patent/TW205110B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Surgical Instruments (AREA)
  • Safety Valves (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

五、發明説明(I) Λ 6 Π 6 經濟部中央櫺準局员工消伢合作社印製 發明詳逑 本發明大致上傜關於製造半導髏材料基質之程序,尤 其是所諝之矽"片"或矽晶片,用以製造電子元件。更明 確而言,本發明偽闊於在適於控制Ν'吸收"位置或内部捕 捉位置之濃度及分佈之條件下處理矽晶片之程序。 習知上,單晶矽(即大部份製造半導體電子元件程序 中所採用之起始原料)通常都是以所諝之左卡拉斯基程序 (Czochral ski Process)製備,其中把單種晶體S人熔融 矽中,然後以慢速提取方式令其成長。由於熔融矽是置於 石英坩堝中,故會受到各種雜質所污染,尤以氧為最甚。 在矽熔融疆的溫度下,氯進入晶體格局直到其濃度到達可 以在該熔融驩之溫度下利用氯在矽之溶解度測出為止,或 其濃度到逵可利用氣在固化矽之實際離析偽數测出為止。 此濃度大於積蘐霄路之製造程序常用溫度下氣在固體矽之 溶解度,因此,當晶體從熔融體長出並冷郤下來時,於其 中之氧之溶解度迅速降低,造成産出之矽晶片中含有超飽 和濃度之氣。由於是呈超飽和澴度,後鑲之晶Η熱處理循 環會造成氧之沉潑。 氧之沉澱會同時造成正面影響和負面影轡。正面影饗 與氣沉澱物之能力有關(同時也和它的"缺陷〃相藺), 卽其在後缅電子元件製造過程中能捕捉後續會與晶Η接觸 之金屬雜質的能力並削弱後者之性能。負面影蜜則是來自 氣沉澱物本身,因為事黄上如果處在晶Η的活化區,它們 ____ 本紙張足度遑用中《 S家標準(CNS)肀4規格(210X297公ft) · (請先閲讀背而之注意事項孙填寫本頁) Λ 6 II 6 經濟部中央榇準总β工消#合作杜印製 五、發明説明(:Η 將會形成汚染劑。相反的,在積唐霣路的製造上,郤需要 非常高的純度。 近年來,已有各種方案提出來進行矽晶片的處理,使 得矽晶片的活化區(其佔据矽晶片的表面數微米之深)比 較能避免上述"缺陷〃的發生,而其中矽晶片的剩餘厚度 部份具有密度夠高的此種缺陷〃以便能有效的捕捉不想 要的金屬雜質。 此種技術稱為捕捉技術或、、内部"吸收技術,而靠近 晶片表面避免w缺陷〃發生的區域則稱為'' 溶蝕區"。 本發明之目的偽提供一種控制矽晶Η中之捕捉中心之 邊度之方法,更明確而言,是確定矽晶片中之、'缺陷"密 度分佈形態.以便獲得良好的''溶蝕區〃及良好的内部捕 捉效應。 以更明確的方式來説,本發明的第一點偽闕於矽晶片 中氣沉澱置之控制方法。第二黠傜闋於氣沉殿物之密度分 佈形態之控制,使得分佈形態中之尖峰可作用為捕捉區, 且與元件之活化區明顯不同。故第三點係闘於具有受控沉 澱分谛髟態之矽晶Η之製造,矽晶Η中相對於元件之活化 區具有有效之溶蝕區,同時在剩餘體積中具有高度有效之 捕捉區。 依据本發明可以達致以上目的,即以一種處理矽晶片 俾適合積體電路電子元件之製造的程序達成之,其中包括 下列基本操作步驟 本紙51尺度边用中8»家欉準卬阳)肀4規格(2](1父297公*) (請先間讀背而之注意事項再填寫本頁) 裝- 訂- 線. 五、發明説明(:^) (a) 把晶片投入初步熱處理,溫度介於950 t:和1150t:之 間,最好是在约1150亡的溫度,為時约15分鐘; (b) 經過標準化學刻蝕處理之後,把一對相互緊密熱结合 在一起的晶片投入一個快速退火處理,其中溫度介於 12001C和12751C之間.為時數十秒; (c) 把晶Η投入進一步熱處理,溫度介於900Χ:和lOOOt: 之間;且最後, (d) 從爐中取出晶Η,並對快速退火處理中相互緊密熱結 合在一起的晶片的表面進行表面處理。 對於兩片矽晶Η的结合,利用兩痼表面之間的機械熱 接觸就足夠了,其它结合的更緊密的方法也可以用,例如 利用兩痼表面之間的原子鍵(晶片鍵)之接合方式,但是 沒有必要這樣做。 從下面的說明可以更清楚的瞭解到本發明之處理方式 首先是在快速退火操作中製造高溫核晶中心,稱為 ''前身 物〃,這些前身物接著會得出傳統之*缺陷〃。 經濟部中央標準局员工消费合作社印31 (請先閲讀背而之注意事項#填寫本頁) 雖然在先前的出販刊物中存有這些前身物之製備方式 的報告,但是其中作業方式和架搆部與本發明大異其趣。 第一點是本發明製備前身物的時間比例要比先前的方式快 非常多。第二點是對於高溫處理而言.本發明僅需用到約 1200Τ之較低範籌的溫度。第三點是發現不須再經過大約 650力的低溫處理即可方便的獲得、、缺陷〃密度分佈形態 的産物。 本紙張尺度遑用中Β Η家標準(CNS)TM規格(210x297公*) 05110__π6_ 五、發明説明(f) (請先閲讀背而之注意事項再塡寫本頁) 最後,憑藉著在高溫快速退火處理將二矽晶片接合的 條件,在各晶片中,發現有完全不規則之分佈形態,侬据 觀察,其中一倒有非常高的"缺陷"密度,另一倒則有非 常低的''缺陷"密度,觀察發現,矽晶片冷卻模式在密度 分佈形態上扮演著甚為重要的角色。 本發明進一步的詳情舆優黠在閲畢接下來的説明内容 並配合參考所附之圖式後將會很清楚,惟該些圖示僅作參 考用.並不限制本發明之範籌.其中: 圖1顯示沉濺物之密度分佈形態為單矽晶片之深度之 函數,該矽晶片為曾分別兩次加熱至1 2 0 0 t約2 0秒和3 5秒 之砂晶π ; 圖2 a和圖2 b以比較方式顯示處理單砂晶片的倩形 和本發明處理一對結合之矽晶Η之情形; 圖3顯示沉蹬物之密度分佈形態為呈結合形式之二矽 晶Η之一之深度之凾數,該结合之矽晶片為以本發明之方 式處理者。 經濟部中央標準局貝工消费合作杜印製 在詳細說明本發明之各個步驟前,有必要先說明本發 明一開始挖矽晶片在高S下(尤其是介於1200Τ:和13㈣f 之間)投入快速退火處理,觀察顯示如此可獲得大為改良 之氣沉澱物。更明確的説,觀察顯示此種強化作用是因溫 度而定,並不會很均勻地呈現在晶片内部。基於後者的原 故,觀察顯示生成物有兩値潺度尖峰,靠近矽晶片的兩艏 主要表面,中央區域刖有一個最小平原部份。 本紙疋度遑用中BH家《準(CNS>T4規格(210x297公*) Λ 6 It 6 ^05110_ 五、發明説明 t) 這一點從圈1可以很淸楚地看出,其中的兩個尖峰是 靠近於矽晶片的兩痼主要表面。同時也可以看出不同的處 理時間(2 0秒與3 0秒)也會引發不同的分佈形態。 在物理性質方面,可以確定的是此種高溫下的快速退 火處理牽涉到所諝的、、缺陷〃的形成.其可作為後續核晶 的前身物並促進氣沉澱物的生成。 進一步觀察本發明,可得知業已經過快速退火處理之 晶片即使再投入溫度约9 0 0它至1 0 0 0它之熱處理,對後讓 核晶作用亦無益處.反而會造成部份前述前身物的溶解。 當然.事實證明此種前身物在低於其生成溫度時會有 一定程度的不安定性,5故此種在9 0 0 至i 0 G 〇_'C之熱處理 會促進既有沉澱核晶之成長,亦能安定快速退火處理所産 生的''缺陷"ύ 最後,在本發明的基礎上,發現到高溫産生的前身物 的不安定性和冷卽燦件有極密切的關傜,可以假設冷卻時 晶片的内部之溫度斜率會造成高溫時、'缺陷〃溶解之不均 經濟部+央標準局只工消赀合作社印製 海!1!驗時也 有 兩一實低卻 明 和中上降冷 發 同其合為的 本 不 * 配大 Η 和 的宰設性晶 。質 值射假射此護性 峰發該發因防本 尖同時的 ,熱基 之不同射 了作痼 度的 .發除身 一 密面的熱消本中 明表糙作份面其 說二粗面部表 , 以該是表大在 S 可自痼過也用考 先珩 一透峰利的 首其另當尖如要 設使而了之例重 假-的證面 ,常 項傺滑驗表缓非 這閟光亦於減此 。的是 ,對為以 性一Η 面業相大 勻表表作 ,就 本紙張尺度遑用中a 81家標準(CNS) Τ4規格(210X297公龙) (請先W請背而之注意事項孙塥寫扣S) 裝· " 線_ Λ 6 Β 6 ^05110 五、發明説明(知) 願,當中包括矽晶片不是個別投入處理,而是在物理形態 上結合起來呈緊密接觸的形式,如此可獲致相互熱防護@ 功效。如此,則如画2 a之箭頭所示之"缺陷"雙峰式分 佈形態(即其中僅有單一晶片有作熱暴露之情況)能夠·维 持如圖2 b之箭頭II所示之雙峰式分佈形態.但是此種由 兩片結合晶片所成之分佈形態,一旦分開,將具有一種尖 峰靠近其中一個表面而靠近另一値表面之處則為一平原區 的、'缺陷〃密度分佈形態。這正是我們所想獲得的结果, 不必绖過長時間和繁雜的步驟邸能製造出良好的溶蝕區. 適合於後缰積體電路之製造: 在圖3 ,可以更清楚地看到氧沉澱物之密度分佈形態 為深度之函數之情形,其中矽晶片是呈二组結合之形式, 且是在兩種溫度下,即1 2 0 0 1C和1 2 5 0 1C。 綜合上述觀察情形,依据本發明之程序基本上包含下 列處理操作。 在第二操作中.於經過標準化學刻蝕處理後,把晶Η 以兩片兩Η相互緊密结合之方式投入快速退火處理,在其 中它鬥接受數十秒時閭之煞流,溫度是介於大约1200力和 1 2 7 5 T:之間。由於w缺陷〃密度之生成須視時間與溫度而 定(如圖1與圖3之所示),故這些參數必須取決於所欲 之"缺陷〃密度。 操作至此,接下來是S —艏溫度介於950f和11501C 之間的熱處理,最後分成兩痼階段(例如第一屆階段是在 本紙Λ尺度遑用中a Η家樣準(CNS)肀4規格(210X297公龙) (請先閲讀背而之注意事項#塡寫本1) 装- 經濟部中央櫺準局员工消费合作社印51 五、發明説明(γ) 9 0 0 第二階段是在1 0 0 0 1C,各別為時4小時和16小時之 時段)。此操作之目的是為了安定先前産出之沉澱物,並 令其繼缜成長,同時消除其中不安定的部份。態縱使 不箄是受晶片上之大氣氣匾所決定,亦會受晶片上之大氣 氣鱧所影饗(尤其是氮)。 因此.保護矽晶片的其中一面所獲得之不對稱分佈形 態,亦是因為受保護之一面不受氮之影繼之故。 再者,必須強調的是並不一定要以把兩片矽晶Η結合 在一起的方式才能達成保護的目的,利用其它保護元件亦 能達成同樣功效,例如採用石英片。 同時可以預見的是,不對稱的分佈形態绒使不算是會 被雙重大氣氣饉所促進,亦會有良好的影響,尤其是其中 一面以氬氣處理,另一面以氮氣處理。 以上已掲示本發明之較佳實施例,但必須澄清的是其 中可有許多變更方式和改良,而不脱離本發明之範圍C. (請先閱讀背而之注念事項孙填寫4貝) 裝-
經濟部中央櫺準局员工消伢合作社印M -1 η - 本紙张尺度逍用中®困家標準(CNS) Τ4規格(210x25^公*)

Claims (1)

  1. 205110 ^ C7 :___D7______________ 六、申請專利範園 {請先間請背面之注意事項再滇篇本頁) 1. 一種處理矽晶片之程序,得以獲致受控之沉澱物密度 分佈形態,其持戡在於包括下列操作: (a) 把晶片投入初步熱處理,其中溫度介於950°C«I 11 5 0 t:之間,最好是在約11 5 0 C的溫度,為時約 15分鐘; (b) 經過標準化學刻蝕處理之後,把一對對相互緊密 熱結合在一起的晶片投入一値快速退火處理,其 中溫度介於1 2 0 0 t:和1 2 7 5 T:之間,為時數十秒; (c) 把晶片投入進一步熱處理,其中溫度介於900t 和1 0 0 ο υ之間;且最後, (d) 從轤中取出晶片,並對快速退火處理中相互緊密 熱結合在一起的晶Η的表面進行表面處理。 2. 如申請專利範圍第1項所逑之矽晶片處理程序,其中 該初步熱處理是在約1100Τ的溫度進行,其作用在於 進一步減少''缺陷〃密度並建立均勻的起始條件。 3. 如申請專利範圍第1項所逑之矽晶Η處理程序,其中 該快速退火處理包括把把一對對结合在一起的晶片投 入一膣熱流,為時10秒到40秒的時段,以産生沉澱锪 前身物。 4. 如申請專利範圍第1項所述之矽晶片處理程序,其中 該進一步熱處理是以單階段或雙階段進行。 5. 如申請專利範圍第4項所逑之矽晶片處理程序,其中 該進一步熱處理是以雙階段進行,其中第一階段是在 本纸張尺度通用中國困家揉準(CNS)甲4規格(210x297公釐) Α7 Β7 C7 D7 六、中锖專利範面 9 0 0 t:,第二階段是在lOOOt:,各別為時4小時和16小 時之時段。 6. 如申諳專利範圍第1項所述之矽晶Η處理程序,其中 該相互緊密熱结合在一起的晶Η是以簡單之表面之間 之機械熱接觸達成。 7. 如申請專利範圍第1項所述之矽晶片處理程序,其中 該相互緊密熱結合在一起的晶片是以緊密結合技術達 成,且其中是以表面之間之原子鍵结合(晶片鍵)。 8 . —種處理矽晶片之程序,得以獲致受控之沉澱物密度 分佈形態,其特馓在於包括下列操作: (a )把晶Η投入初步Μ處理,其中溫度介於9 5 0 t和 11 5 (TC之間,為時约1 5分鐘; (b) 绖過標準化學刻蝕處理之後,把其中一面受保護 之晶片於惰性氣醴下投入一個快速退火處理,其 中溫度介於1 2 0 0 t和1 2 7 5 Ό之間,為時數十秒; (c) 把晶Η投入進一步熱處理,其中溫度介於9001C 和1 ο ο ο υ之間;且最後, 挝浒部屮央櫺準工消费合作社印51 (猜先閱請背面之注意事項再填商本頁) (d )從壚中取出晶Η ,並對快速退火®理中相互緊密 熱結合在一起的晶片的表面進行表面處理。 9.如申諳專利範圍第8項所逑之矽晶片處理程序,其中 該惰性氣體為氮氣。 1 0.如申請專利範圍第8或9項所述之矽晶片處理程序, 其中該保護方式是以另一片矽晶片達成。 -2 - 衣纸ft尺度適用中ag家堞準(CNS)T4規格(210x297公嫠) 六、中請專利範ffl A7 B7 C7 D7 , ,其 序 序在 程 程以 理 理是 處處法 片 片方 晶 晶的 矽 矽鎏 之。之影 逑成述氣 所達所氮 項片項受 9 英 9 不 。 或石或面成 8 以 8 一 達 第是第之而 困式圍片氣 範方範晶氬 利護利護施 專保專保佈 請該讅該上 申中申中面 如其如其表 • · 12 ................................f ..................it(……:................訂……!....................線 (請先閑讀背面之注意事項再填寫本ΪΓ) 本纸》尺度適用中困困家標準(CNS)甲4規格(210x297公釐)
TW080109066A 1990-11-15 1991-11-19 TW205110B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT48481A IT1242014B (it) 1990-11-15 1990-11-15 Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.

Publications (1)

Publication Number Publication Date
TW205110B true TW205110B (zh) 1993-05-01

Family

ID=11266818

Family Applications (1)

Application Number Title Priority Date Filing Date
TW080109066A TW205110B (zh) 1990-11-15 1991-11-19

Country Status (17)

Country Link
US (1) US5403406A (zh)
EP (1) EP0557415B1 (zh)
JP (2) JP3412636B2 (zh)
KR (1) KR100247464B1 (zh)
AT (1) ATE176084T1 (zh)
AU (1) AU9033591A (zh)
CZ (1) CZ84993A3 (zh)
DE (1) DE69130802T2 (zh)
FI (1) FI932024A (zh)
IL (1) IL99979A (zh)
IT (1) IT1242014B (zh)
MY (1) MY110258A (zh)
SG (1) SG64901A1 (zh)
SK (1) SK47093A3 (zh)
TW (1) TW205110B (zh)
WO (1) WO1992009101A1 (zh)
ZA (1) ZA918831B (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574782A (ja) * 1991-09-10 1993-03-26 Mitsubishi Materials Corp シリコン基板の製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
JP4405083B2 (ja) 1998-09-02 2010-01-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハの製造方法
JP2002524845A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
JP4405082B2 (ja) 1998-09-02 2010-01-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 内部ゲッタリング性の改良された熱アニーリングされたウエハ
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP4875800B2 (ja) 1998-10-14 2012-02-15 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンウエハの製造方法
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
DE10024710A1 (de) 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
CN1441961A (zh) * 2000-06-30 2003-09-10 Memc电子材料有限公司 形成具有洁净区的硅片的方法和装置
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Sumco シリコン半導体基板の熱処理方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US20020179006A1 (en) * 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
WO2018125565A1 (en) * 2016-12-28 2018-07-05 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS56158431A (en) * 1980-05-13 1981-12-07 Meidensha Electric Mfg Co Ltd Forming of oxidized film of semiconductor element for electric power
JPS5787119A (en) * 1980-11-19 1982-05-31 Toshiba Corp Manufacture of semiconductor device
US4430995A (en) * 1981-05-29 1984-02-14 Hilton Joseph R Power assisted air-purifying respirators
JPS57197827A (en) * 1981-05-29 1982-12-04 Hitachi Ltd Semiconductor substrate
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0697664B2 (ja) * 1984-05-11 1994-11-30 住友電気工業株式会社 化合物半導体のアニ−ル法
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US5228927A (en) * 1988-03-25 1993-07-20 Shin-Etsu Handotai Company Limited Method for heat-treating gallium arsenide monocrystals
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration

Also Published As

Publication number Publication date
US5403406A (en) 1995-04-04
DE69130802T2 (de) 1999-08-19
EP0557415A1 (en) 1993-09-01
KR100247464B1 (ko) 2000-03-15
FI932024A (fi) 1993-06-29
MY110258A (en) 1998-03-31
JP2003243402A (ja) 2003-08-29
JP3412636B2 (ja) 2003-06-03
IT9048481A0 (it) 1990-11-15
CZ84993A3 (en) 1993-11-17
IT9048481A1 (it) 1992-05-15
FI932024A0 (fi) 1993-05-05
WO1992009101A1 (en) 1992-05-29
IL99979A0 (en) 1992-08-18
ATE176084T1 (de) 1999-02-15
EP0557415B1 (en) 1999-01-20
IT1242014B (it) 1994-02-02
JPH06504878A (ja) 1994-06-02
ZA918831B (en) 1992-08-26
SG64901A1 (en) 1999-05-25
IL99979A (en) 1995-07-31
DE69130802D1 (de) 1999-03-04
AU9033591A (en) 1992-06-11
SK47093A3 (en) 1993-08-11

Similar Documents

Publication Publication Date Title
TW205110B (zh)
JP4448547B2 (ja) 非酸素析出性のチョクラルスキーシリコンウエハの製造方法
TW436861B (en) Silicon on insulator structure from low defect density single crystal silicon
TW565896B (en) Silicon semiconductor substrate and process for producing the same
TW200303943A (en) Process for the heat treatment of a silicon wafer, and silicon wafer produced using this process
TW533248B (en) Sputtering target and method for the manufacture thereof
TWI395821B (zh) 鈦合金鑄造方法
JPS58209126A (ja) 半導体ウエハからの不純物除去方法
TW571006B (en) Process for suppressing the nucleation and/or growth of interstitial type defects by controlling the cooling rate through nucleation
JPH05311390A (ja) 高い飽和磁化を有するFe16N2鉄窒化物の製造方法
JP2009020920A (ja) 磁気記録媒体用多結晶シリコン基板および磁気記録媒体
TW583352B (en) Method for the production of low defect density silicon
US3219495A (en) Method of effecting gamma phase precipitation to produce a monocrystalline growth in permanent magnets
JP4472930B2 (ja) ニッケル−チタン合金スパッタターゲットとその製造法
JPS5885534A (ja) 半導体シリコン基板の製造法
JP2001077120A (ja) エピタキシャルシリコンウェーハの製造方法
JPH02250922A (ja) 希土類元素―遷移元素―b系磁石の製造方法
JP2002086260A (ja) 微小重力環境下での超磁歪材料の製造方法
TW439152B (en) Non-oxygen precipitating Czochralski silicon wafers
JPS6097619A (ja) 半導体製造方法
JPH0714755A (ja) シリコン半導体基板及びその製造方法
JP2002180217A (ja) 合金とその製造方法及び時計外装部品とその製造方法
Kim et al. The Effect of Internal Stress on the Soft Magnetic Properties of Permalloy Thin Films
JPS6123646B2 (en) Preparation of tape wound core
JP2630628B2 (ja) 金属クロム成形体の製造法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent