JP2007258567A - 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置 - Google Patents

半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置 Download PDF

Info

Publication number
JP2007258567A
JP2007258567A JP2006083333A JP2006083333A JP2007258567A JP 2007258567 A JP2007258567 A JP 2007258567A JP 2006083333 A JP2006083333 A JP 2006083333A JP 2006083333 A JP2006083333 A JP 2006083333A JP 2007258567 A JP2007258567 A JP 2007258567A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
irradiation
excitation light
defect
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006083333A
Other languages
English (en)
Other versions
JP4836626B2 (ja
Inventor
Katsuto Tanahashi
克人 棚橋
Hiroshi Kaneda
寛 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006083333A priority Critical patent/JP4836626B2/ja
Priority to KR1020060051992A priority patent/KR100740161B1/ko
Publication of JP2007258567A publication Critical patent/JP2007258567A/ja
Application granted granted Critical
Publication of JP4836626B2 publication Critical patent/JP4836626B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8806Specially adapted optical and illumination features

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】良好な効率で半導体基板の欠陥を検出する半導体基板の検査装置を提供する。
【解決手段】半導体基板に励起光を照射する照射部と、前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出部と、前記検出部で検出された発光データを処理して前記半導体基板の欠陥を検出するデータ処理部と、を有し、前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射して前記発光を検出することにより、前記欠陥を検出するよう構成されていることを特徴とする半導体基板の検査装置。
【選択図】図5

Description

本発明は、フォトルミネッセンスを用いて半導体基板の欠陥を検出する半導体基板の検査方法、およびフォトルミネッセンスを用いて半導体基板の欠陥を検出する検査装置に関する。
シリコンウェハなどの半導体基板に半導体集積回路を形成する場合、半導体基板に存在する結晶欠陥は、半導体集積回路の正常動作を妨げる原因となる。また、半導体集積回路の微細化にともない、以前は問題とならなかった半導体基板の微小な結晶欠陥が回路の正常動作を妨げる要因として顕在化してきている。
例えば、配線ルールが0.35μmとなった時点で、それ以前のデザインルールでは問題にならなかった約0.1μmサイズのボイド欠陥が顕在化した。ボイド欠陥とは、シリコン結晶成長中に形成された原子空孔の凝集体である。ボイド欠陥の形態は一辺が約0.1μmの正八面体構造である(例えば非特許文献1参照)。
上記のボイド欠陥は、シリコン結晶内で、結晶の成長条件に依存する特異な分布を持つことが知られている(例えば非特許文献2参照)。
図1は、シリコンインゴットにおける典型的な欠陥分布を模式的に示したものである。図1を参照するに、シリコンインゴットは、大別して上から4つの領域(領域A、領域B、領域C、および領域D)に分類される。上記の4つの領域のうち、領域Cは実質的に無欠陥領域であるが、領域A、B、Dは欠陥が発生する領域となっている。欠陥の種類と分布はシリコン結晶の成長速度Vと固液界面における温度勾配Gの比V/Gによって決まることが知られている(例えば非特許文献3参照)。
例えば、ボイド欠陥は、V/Gの値が大きいときに発生し、図1の領域Aにおもに発生する。また、V/Gの値を小さくしていくと、例えば領域Bにみられるような別種の欠陥が発生する。この領域Bに属するシリコンでは、ウェハへの加工後、酸化熱処理を施すと積層欠陥が発生する。この領域Bにみられる欠陥は、酸化誘起積層欠陥(Oxidation induced stacking faults、略してOSFと呼ばれる場合がある)と呼ばれている。また、領域Bは、シリコンウェハにリング状に分布することからOSFリング領域と呼ばれている。
さらにV/Gの値を小さくしていくと、領域Cにみられるような無欠陥領域を形成することができるが、V/Gの値がさらに小さくなると、領域Dにみられるように新たな欠陥が発生する。領域Dに発生する欠陥は、格子間シリコン原子が凝集した転位ループである。
上記のシリコンインゴット全体に対して無欠陥領域である領域Cの割合は限られている。また、インゴット内での領域Cの場所の特定には多大な工数が掛かり、さらに無欠陥領域を形成するためには引き上げ速度を低く抑えることが必要である。したがって、無欠陥領域である領域Cのみを製品(ウェハ)に用いることは実質的に困難である。
このため、例えば、欠陥(ボイド欠陥)はあるものの、引き上げ速度を大きくして形成することが可能である領域Aが有効に活用されることが好ましい。例えば、配線ルールが0.35μm以降の微細なデバイスに領域Aから形成されたシリコンウェハを用いるため、ウェハをアニールしてボイド欠陥を消滅させて用いる方法が提案されていた。このようなウェハをアニールドウェハと呼ぶ場合がある。
このように、シリコンインゴットを有効に活用するためには、上記の領域の特定が必要となる。この場合、領域BのOSFリング領域が、領域Aと領域Cの大きな境界となるため、OSFリング領域を特定することが特に重要となる。
上記のOSFリング領域(領域B)には、結晶成長の段階で微小な酸素析出物が形成されている。そのため、OSFリング領域に係るシリコンを酸化すると、格子間原子が酸素析出物を核として凝集し、エキストリンシックな積層欠陥が形成される。そのような積層欠陥は格子歪を伴うため、OSFリング領域はX線トポグラフにより識別可能である。したがって、シリコンウェハを熱処理(酸化処理)した後でX線トポグラフ測定を行い、OSFリング領域を特定する方法がとられる場合があった。
また、OSFリング領域は、熱処理(酸化処理)前の段階においても酸素析出物密度が高いため、熱処理後の酸素析出物密度は領域A、領域Cと比べて著しく高くなる。したがって熱処理(酸化処理)後に酸素析出物密度を評価してOSFリング領域を特定してもよい。
Itsumiら、J.Appl.Phys.78(1995)5984. Hyun−Sooら、Jpn.J.Appl.Phys.40(2001)L1286 V.V.Voronkovら、J.Crystal Growth 59(1982)625.
しかし、従来のOSFリング領域を特定する方法では、いずれの場合も熱処理(酸化処理)が必要となるため、当該方法を実施するためには多大な時間がかかることが問題となっていた。
例えば、従来の酸素析出物評価のためには、シリコンを600℃から800℃の温度での数時間処理した後に、さらに1000℃から1100℃の温度で数十時間処理する必要があった。この場合、領域Bの評価だけで数日を要することになる。さらに、従来の領域Bの検出方法では熱処理が必要となるため、製品ウェハを検査することは困難であった。このため、欠陥領域の検査に係る工程管理を行うことが困難となっていた。したがって、結晶成長の不具合による欠陥領域の変化が半導体デバイスの特性劣化や半導体デバイスの製造の歩留まり低下という問題を引き起こしてきた。
そこで、本発明では、上記の問題を解決した、新規で有用な半導体基板の検査方法、および半導体基板の検査装置を提供することを統括的課題としている。
本発明の具体的な課題は、良好な効率で半導体基板の欠陥を検出する半導体基板の検査方法、および良好な効率で半導体基板の欠陥を検出する半導体基板の検査装置を提供することである。
本発明の第1の観点では、上記の課題を、半導体基板に励起光を照射する照射工程と、前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出工程と、前記検出工程で検出された発光データを処理して前記半導体基板の欠陥を検出するデータ処理工程と、を有し、前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射して前記発光を検出することにより、前記欠陥を検出することを特徴とする半導体基板の検査方法により、解決する。
上記の検査方法では、前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射しているため、当該発光の検出による欠陥の検出が容易となっている。このため、熱処理や酸化処理などの特定の処理を行うことなく、半導体基板の欠陥の検出が可能になる効果を奏する。また、欠陥領域の検査に係る工程管理を行うことが可能となり、半導体デバイスの製造の歩留まりを良好とすることができる。
本発明の第2の観点では、上記の課題を、半導体基板に励起光を照射する照射部と、前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出部と、前記検出部で検出された発光データを処理して前記半導体基板の欠陥を検出するデータ処理部と、を有し、前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射して前記発光を検出することにより、前記欠陥を検出するよう構成されていることを特徴とする半導体基板の検査装置により、解決する。
上記の検査装置によれば、前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射しているため、当該発光の検出による欠陥の検出が容易となる。このため、熱処理や酸化処理などの特定の処理を行うことなく、半導体基板の欠陥の検出が可能になる効果を奏する。また、欠陥領域の検査に係る工程管理を行うことが可能となり、半導体デバイスの製造の歩留まりを良好とすることができる。
本発明の第3の観点では、上記の課題を、半導体基板に励起光を照射する照射工程と、前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出工程と、前記検出工程で検出された発光データを処理するデータ処理工程と、を有し、前記照射工程において、前記発光の強度の時間変化率が実質的に一定となるまでの時間以上前記励起光を照射することを特徴とする半導体基板の評価方法により、解決する。
上記の半導体基板の評価方法では、前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射しているため、半導体基板の評価の精度が良好となる。
本発明の第4の観点では、上記の課題を、半導体基板に励起光を照射する照射部と、前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出部と、前記検出工程で検出された発光データを処理するデータ処理部と、を有し、前記照射部は、前記発光の強度の時間変化率が実質的に一定となるまでの時間以上前記励起光を照射することを特徴とする半導体基板の評価装置により、解決する。
上記の半導体基板の評価装置では、前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射しているため、半導体基板の評価の精度が良好となる。
本発明によれば、良好な効率で半導体基板の欠陥を検出する半導体基板の検査方法、および良好な効率で半導体基板の欠陥を検出する半導体基板の検査装置を提供することが可能となる。
本発明に係る半導体基板の検査方法(検査装置)では、フォトルミネッセンス法を用いて、半導体基板の欠陥を検出する。フォトルミネッセンス法とは、測定対象となる、例えばシリコンウェハよりなる半導体基板に、シリコンのバンドギャップよりもエネルギーの高い波長をもつレーザ光を照射し、それにより発生する発光を測定する方法である。半導体のバンドギャップよりも大きい光子エネルギーの光を励起源に用いて、当該半導体に励起光を照射し吸収させると、非平衡の電子・正孔が生じる。それらはいくつかの準安定状態を経由し、さらに再結合することによって初めの熱平衡状態にもどる。この過程で発光性再結合により放出された光がフォトルミネッセンスによる発光であり、当該発光の検出によって試料の分析・検査などを行う方法がフォトルミネッセンス法と呼ばれている。
図2はシリコンウェハ(シリコン単結晶)の典型的なフォトルミネッセンススペクトルである。本図に示す発光は、バンド端発光と呼ばれ、伝導帯の自由電子と価電子帯の自由正孔の再結合過程における発光である。
例えば、シリコン結晶中に欠陥が存在すると、光照射によって生じた電子あるいは正孔は欠陥にトラップされるためバンド端発光の強度が低下する。したがって、バンド端発光強度の低下は結晶中に欠陥が存在することを示している。
このため、半導体基板(シリコンウェハ)のフォトルミネッセンスに係る発光強度の2次元分布(面内分布)を測定することにより、半導体基板(シリコンウェハ)の結晶欠陥を検出することが可能となる。例えば、シリコンウェハが、欠陥領域(図1に示した領域A、または領域Bなど)を含むものであるか、または無欠陥領域(図1に示した領域C)に係るものであるかを特定することが可能となる。また、シリコンウェハがOSFリング領域を含むものである場合、OSFリング領域の場所を特定することも可能となる。
しかし、このようなフォトルミネッセンス法による発光強度の違いにより結晶欠陥を検出することは、従来は困難となっていた。これは、欠陥が存在しない部分での発光強度と、欠陥がある部分での発光強度の差が僅かであったためである。
このため、半導体基板を熱処理することにより、欠陥の検出を容易にする方法がとられる場合があったが、熱処理に時間を有する問題を有していた。
そこで、本発明の発明者は、半導体基板を熱処理(酸化処理)せずに、フォトルミネッセンス法によって欠陥を検出する方法について鋭意研究を重ねた。その結果、以下に説明するように、フォトルミネッセンスに係る発光強度は、時間経過により変化していくことを本発明の発明者は見出した。
図3は、半導体基板(シリコン基板)に励起光(レーザ光)を照射した場合の、フォトルミネッセンスに係る発光強度の時間経過による変化を調べた図である。
図3を参照するに、発光強度は時間経過に従って増大していくことがわかる。また、発光強度が増大する速度は、励起光の照射開始直後に最大となり、その後徐々に小さくなっている。
図4は、図3の場合において、発光強度の時間変化率を調べた結果を示す図である。図4を参照するに、発光強度の時間変化率は、励起光の照射開始直後に最大となり、その後急速に小さくなっている。当該時間変化率は、励起光の照射開始から略3秒程度で実質的に一定となって、その後は殆ど変化していないことがわかった。
従来、半導体基板のフォトルミネッセンス法による評価については、評価の効率(時間)が最優先されていたため、励起光(レーザ光)照射開始後数百ミリ秒経過後の発光強度を測定するのが一般的であった。
一方、本発明に係るフォトルミネッセンス法に係る欠陥検出では、フォトルミネッセンスに係る発光の強度の時間変化率が実質的に一定となるまで半導体基板に励起光を照射して当該発光を検出することが特徴である。このため、半導体基板の欠陥を検出することが容易となっている。この場合、欠陥が存在しない部分での発光強度と、欠陥がある部分での発光強度の差が従来に比べて大きくなり、欠陥の検出が容易となる効果を奏する。これらの欠陥の検出結果については後述する。
次に、上記のフォトルミネッセンス法による半導体基板の検査装置および半導体基板の検査方法の具体的な一例について説明する。
図5は、本発明の実施例1による半導体基板の検査装置100を模式的に示した図である。図5を参照するに、検査装置100は、半導体基板102を保持する保持台101、当該半導体基板102に励起光(レーザ光)を照射する照射部104、当該半導体基板102の発光を検出する検出部105、および装置制御部(コンピュータ)200を有している。
前記照射部104は、例えばArレーザ(波長364nm)よりなり、励起光を前記半導体基板102に照射する構造を有している。前記照射部104から照射された励起光は、反射板103により反射された後、前記半導体基板102に照射される。
前記半導体基板102は、例えばシリコン基板よりなり、前記照射手段104からの励起光の照射によってフォトルミネッセンスによる発光を生じる。前記半導体基板102のフォトルミネッセンスに係る発光は、前記検出部105によって検出される。
また、前記保持台101は、図示を省略する保持台稼働手段によって、互いに直交するX方向、Y方向に稼働され、前記半導体基板102の面内の発光の分布を測定することが可能に構成されている。
前記装置制御部200は、検査装置100の動作を制御する機能を有している。このため、当該装置制御部200は、前記照射部104を制御する照射部制御手段201、前記検出部202を制御する検出部制御手段202、当該検出部で検出された発光データを処理して欠陥を検出するデータ処理手段203、データを記憶する記憶手段204、およびユーザインターフェースとなる入出力手段205を有している。
上記の検査装置100では、前記半導体基板102の発光の強度の時間変化率が実質的に一定となるまで前記半導体基板102に励起光を照射して前記半導体基板102の発光を検出することにより、該半導体基板102の欠陥を検出するよう構成されていることが特徴である。
この場合、前記照射手段104の励起光(レーザ光)の照射時間は、例えば以下のようにして制御される。まず、当該照射時間は、予め前記入出力手段205から入力され、記憶手段104に記憶される。前記照射部制御手段201は、前記記憶手段204に記憶された値に基づいて、前記半導体基板102の発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射する(以下文中、方法A)。
また、前記照射手段104の励起光(レーザ光)の照射時間は、例えば以下のようにして制御されてもよい。まず、前記照射部制御手段201によって前記照射部104が制御され、前記半導体基板102に励起光が照射される。ここで、前記検出部制御手段202によって制御された検出部105によって、前記半導体基板102の発光の強度が検出される。さらに、前記データ処理手段203によって、該検出部105によって検出された発光の強度のデータが処理され、発光の強度の時間変化率が算出される。前記照射部制御手段201は、前記データ処理手段203によって、発光強度の時間変化率が一定となったと判断される時間まで励起光を前記半導体基板102に照射する(以下文中、方法B)。この場合、予め励起光の照射時間を入力する必要が無く、また様々に測定条件が変化した場合に応じて照射時間を制御することが可能となる効果を奏する。
次に、上記の検査装置100を用いた半導体基板の検査方法について、図6のフローチャートに基づき、説明する。
まず、ステップ1(図中S1と表記、以下同様)に示す工程において、前記照射部制御手段201によって前記照射手段104が制御され、例えば、波長364nmのArレーザ光よりなる励起光が、前記半導体基板102に照射される。この場合、先に説明した方法Aまたは方法Bによって、前記半導体基板102のフォトルミネッセンスに係る発光の強度の時間変化率が実質的に一定となるまで前記半導体基板102に励起光が照射される。
ステップ2に示す工程においては、励起光の照射による前記半導体基板102のの発光が、前記検出部制御手段202によって制御された検出部105によって検出される。
ステップ3に示す工程においては、前記検出部105によって検出された発光データが前記データ処理手段203によって処理され、半導体基板102の欠陥が検出される。
また、この場合先に説明したように、前記データ処理手段203によって、発光強度の時間変化率が一定となる時刻を算出するようにしてもよい。
上記の半導体基板の検査方法(検査装置)では、半導体基板に熱処理や酸化処理などの検査のための実質的な処理を施すこと無く、該半導体基板の欠陥を検出することが可能となっていることが特長である。
従来は、半導体基板を、欠陥検出を容易とするために熱処理(酸化処理)する場合があった。例えば、OSFリング領域(図1の領域B)を特定するために、シリコンを酸化してOSFリング領域に積層欠陥を形成する方法がとられる場合があった。また、OSFリング領域の酸素析出物密度をさらに高くするために酸化処理が行われる場合があった。
一方で本実施例の場合には、半導体基板に実質的な検査のための処理(熱処理、酸化処理など)を施す必要が無いため、欠陥の検出を効率よく行うことが可能となっている。また、製品(半導体装置)となる半導体基板の欠陥の検出が可能となるため、本実施例による検査方法(検査装置)を用いれば、欠陥領域の検査に係る半導体装置製造工程の工程管理を行うことが可能となる。したがって、半導体装置の製造の歩留まりを良好にすることが可能となる効果を奏する。
次に、上記の検査方法(検査装置)を用いた欠陥の検出結果について図7〜図9に基づき、説明する。なお、以下の検出結果は、前記半導体基板102に、直径が200mmのp型(B添加)のシリコンウェハ(抵抗率10Ω・cm)を用いている。また、当該シリコンウェハには、不純物として、C(炭素)、N(窒素)を添加してもよい。また、前記照射部104として、Arレーザ(波長364nm)を用いている。また、レーザの照射時間は3秒としている。
図7は、本実施例による基板検査方法によって検出されたフォトルミネッセンスに係る発光強度を、明暗(白黒)で可視化した模式図である。図中、黒く見える部分が発光強度が小さい部分であり、欠陥を示していると考えられる。
図7を参照するに、本図に示すシリコンウェハには、ドーナツ状に発光強度が小さくなっている分が認められ、これがシリコンウェハの結晶欠陥(OSFリング領域の欠陥)を示していると考えられる。
また、図8は、シリコン基板のフォトルミネッセンスに係る発光強度を、ウェハ中心からの距離を横軸にとったプロファイルで表示したものである。
図8を参照するに、当該発光強度は、ウェハ中心から60〜80mm程度の領域で落ち込んでいるのが認められる。これは、当該領域に結晶欠陥が存在するためであり、OSFリング領域の欠陥と考えられる。
また、図9は、前記シリコン基板のフォトルミネッセンスに係る発光強度を、鳥瞰図で示したものである。図9を参照するに、図8の場合で説明したように、ウェハ中心から60〜80mm程度の領域でリング上に発光強度が低下した領域が低下している。すなわち、本図においてより明確にOSFリング領域の欠陥が確認された。
また、図10は、上記の図7〜図9の検査に用いたシリコンウェハと同じロットで、実質的に同じ位置から切り出されて製造されたシリコンウェハに対して、別の方法で欠陥検査を行った結果を示した図である。本図に示す場合、シリコンウェハを780℃で3時間、さらに1000℃で16時間の加熱処理(酸化処理)を行い、赤外線の散乱を調べている。
図10を参照するに、本図に示す場合でも、図8または図9に示した場合と同様に、ウェハ中心から60〜80mmの領域に欠陥(OSFリング領域の欠陥)が確認された。この結果、本実施例に係る検査方法、検査装置で、欠陥が検出可能であることが確認された。
また、図11Aと、図11Bは、本実施例による基板検査方法において、レーザの照射時間を変更した場合について発光強度の違いを比較した鳥瞰図である。図11Aでは照射時間を3秒、図11Bでは照射時間を100msとしている。
図11A、図11Bを参照するに、図11Aに示された照射時間が3秒の場合、矢印で示した領域(ウェハ中心から60〜80mm程度の領域)に、発光強度の落ち込みがみられるのに対して、図11Bに示された照射時間が100msの場合には、このような落ち込みがみられない。
これは、レーザの照射時間が短い場合には、発光強度の時間変化率が十分に収束しておらず、発光強度が強い場合(欠陥が無い場合)と、発光強度が弱い場合(欠陥が有る場合)の差が小さいためと考えられる。
一方、レーザの照射時間を、発光強度の時間変化率が実質的に一定となるまで長くすると、欠陥がある場合と無い場合における発光強度の差が大きくなり、欠陥の検出が容易となると考えられる。
また、本発明では、例えば励起光として、波長が400nm以下のいわゆる紫外線(例えば波長364nmのArレーザ)を用いているため、シリコンの表面側の部分、すなわち実際にデバイスが形成される部分により近い部分の欠陥を選択的に検出することが可能となっている。
一方で、欠陥が存在する深さを問題とせず、欠陥の検出能力を鑑みれば、より長波長(例えば波長が500nm以上のレーザ光など)を用いることも可能である。
また、本発明では、半導体基板として、p型のシリコンウェハを例にとって説明したが、本発明はこれに限定されるものではない。例えばn型のシリコンウェハや、またはシリコン以外の半導体基板(化合物半導体、例えばGaAsなど)に対しても適用することが可能であることは明らかである。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
(付記1)
半導体基板に励起光を照射する照射工程と、
前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出工程と、
前記検出工程で検出された発光データを処理して前記半導体基板の欠陥を検出するデータ処理工程と、を有し、
前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射して前記発光を検出することにより、前記欠陥を検出することを特徴とする半導体基板の検査方法。
(付記2)
前記半導体基板はシリコン基板であることを特徴とする付記1記載の半導体基板の検査方法。
(付記3)
前記半導体基板は、実質的な熱処理がされていないことを特徴とする付記2記載の半導体基板の検査方法。
(付記4)
前記半導体基板は、実質的な酸化処理がされていないことを特徴とする付記2または3記載の半導体基板の検査方法。
(付記5)
前記欠陥は、OSFリング領域の欠陥であることを特徴とする付記2乃至4のうち、いずれか1項記載の半導体基板の検査方法。
(付記6)
前記照射工程では、波長が400nm以下のレーザ光が前記半導体基板に照射されることを特徴とする付記2乃至5のうち、いずれか1項記載の半導体基板の検査方法。
(付記7)
半導体基板に励起光を照射する照射部と、
前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出部と、
前記検出部で検出された発光データを処理して前記半導体基板の欠陥を検出するデータ処理部と、を有し、
前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射して前記発光を検出することにより、前記欠陥を検出するよう構成されていることを特徴とする半導体基板の検査装置。
(付記8)
前記半導体基板はシリコン基板であることを特徴とする付記7記載の半導体基板の検査装置。
(付記9)
前記半導体基板は、実質的な熱処理がされていないことを特徴とする付記8記載の半導体基板の検査装置。
(付記10)
前記半導体基板は、実質的な酸化処理がされていないことを特徴とする付記8または9記載の半導体基板の検査装置。
(付記11)
前記欠陥は、OSFリング領域の欠陥であることを特徴とする付記8乃至10のうち、いずれか1項記載の半導体基板の検査装置。
(付記12)
前記照射部は、波長が400nm以下のレーザ光を前記半導体基板に照射するよう構成されていることを特徴とする付記8乃至11のうち、いずれか1項記載の半導体基板の検査装置。
(付記13)
半導体基板に励起光を照射する照射工程と、
前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出工程と、
前記検出工程で検出された発光データを処理するデータ処理工程と、を有し、
前記照射工程において、前記発光の強度の時間変化率が実質的に一定となるまでの時間以上前記励起光を照射することを特徴とする半導体基板の評価方法。
(付記14)
半導体基板に励起光を照射する照射部と、
前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出部と、
前記検出工程で検出された発光データを処理するデータ処理部と、を有し、
前記照射部は、前記発光の強度の時間変化率が実質的に一定となるまでの時間以上前記励起光を照射することを特徴とする半導体基板の評価装置。
本発明によれば、良好な効率で半導体基板の欠陥を検出する半導体基板の検査方法、および良好な効率で半導体基板の欠陥を検出する半導体基板の検査装置を提供することが可能となる。
シリコンインゴットにおける典型的な欠陥分布を示す図である。 シリコンウェハの典型的なフォトルミネッセンススペクトルを示す図である。 シリコンウェハのフォトルミネッセンスに係る発光強度の時間経過による変化を調べた図である。 図3の場合の発光強度の時間変化率を示す図である。 本発明の実施例1による半導体基板の検査装置を示す図である。 半導体基板の検査方法を示すフローチャートである。 フォトルミネッセンスに係る発光強度を明暗で可視化した模式図である。 図7の発光強度を、ウェハ中心からの距離を横軸にとったプロファイルで表示したものである。 図7の発光強度を鳥瞰図で示したものである。 熱処理したシリコンウェハで欠陥を確認した結果である。 レーザの照射時間による発光強度の違いを比較した図(その1)である。 レーザの照射時間による発光強度の違いを比較した図(その2)である。
符号の説明
100 検査装置
101 保持台
102 半導体基板
103 反射板
104 照射部
105 検出部
200 装置制御部
201 照射部制御手段
202 検出部制御手段
203 データ処理手段
204 記憶手段
205 入出力手段

Claims (10)

  1. 半導体基板に励起光を照射する照射工程と、
    前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出工程と、
    前記検出工程で検出された発光データを処理して前記半導体基板の欠陥を検出するデータ処理工程と、を有し、
    前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射して前記発光を検出することにより、前記欠陥を検出することを特徴とする半導体基板の検査方法。
  2. 前記半導体基板はシリコン基板であることを特徴とする請求項1記載の半導体基板の検査方法。
  3. 前記欠陥は、OSFリング領域の欠陥であることを特徴とする請求項2記載の半導体基板の検査方法。
  4. 前記照射工程では、波長が400nm以下のレーザ光が前記半導体基板に照射されることを特徴とする請求項2または3記載の半導体基板の検査方法。
  5. 半導体基板に励起光を照射する照射部と、
    前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出部と、
    前記検出部で検出された発光データを処理して前記半導体基板の欠陥を検出するデータ処理部と、を有し、
    前記発光の強度の時間変化率が実質的に一定となるまで前記励起光を照射して前記発光を検出することにより、前記欠陥を検出するよう構成されていることを特徴とする半導体基板の検査装置。
  6. 前記半導体基板はシリコン基板であることを特徴とする請求項5記載の半導体基板の検査装置。
  7. 前記欠陥は、OSFリング領域の欠陥であることを特徴とする請求項6記載の半導体基板の検査装置。
  8. 前記照射部は、波長が400nm以下のレーザ光を前記半導体基板に照射するよう構成されていることを特徴とする請求項6または7記載の半導体基板の検査装置。
  9. 半導体基板に励起光を照射する照射工程と、
    前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出工程と、
    前記検出工程で検出された発光データを処理するデータ処理工程と、を有し、
    前記照射工程において、前記発光の強度の時間変化率が実質的に一定となるまでの時間以上前記励起光を照射することを特徴とする半導体基板の評価方法。
  10. 半導体基板に励起光を照射する照射部と、
    前記励起光の照射によるフォトルミネッセンスによる発光を検出する検出部と、
    前記検出工程で検出された発光データを処理するデータ処理部と、を有し、
    前記照射部は、前記発光の強度の時間変化率が実質的に一定となるまでの時間以上前記励起光を照射することを特徴とする半導体基板の評価装置。
JP2006083333A 2006-03-24 2006-03-24 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置 Expired - Fee Related JP4836626B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006083333A JP4836626B2 (ja) 2006-03-24 2006-03-24 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置
KR1020060051992A KR100740161B1 (ko) 2006-03-24 2006-06-09 반도체 기판의 검사 방법, 반도체 기판의 검사 장치,반도체 기판의 평가 방법, 및 반도체 기판의 평가 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006083333A JP4836626B2 (ja) 2006-03-24 2006-03-24 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置

Publications (2)

Publication Number Publication Date
JP2007258567A true JP2007258567A (ja) 2007-10-04
JP4836626B2 JP4836626B2 (ja) 2011-12-14

Family

ID=38498849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006083333A Expired - Fee Related JP4836626B2 (ja) 2006-03-24 2006-03-24 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置

Country Status (2)

Country Link
JP (1) JP4836626B2 (ja)
KR (1) KR100740161B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011015412A1 (en) 2009-08-04 2011-02-10 Asml Netherlands B.V. Object inspection systems and methods
WO2012076216A1 (en) 2010-12-06 2012-06-14 Asml Netherlands B.V. Methods and apparatus for inspection of articles, euv lithography reticles, lithography apparatus and method of manufacturing devices
WO2013117448A1 (en) 2012-02-07 2013-08-15 Asml Holding N.V. Methods and apparatuses for detecting contaminant particles

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012022561A1 (en) * 2010-08-16 2012-02-23 Asml Netherlands B.V. Inspection method for imprint lithography and apparatus therefor
EP2779220B1 (en) * 2013-03-12 2017-10-25 GLobalWafers Japan Co., Ltd. Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
KR102625387B1 (ko) * 2018-12-26 2024-01-16 한국세라믹기술원 자외선 포토루미네선스를 이용한 다이아몬드 단결정의 분석방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071797A (ja) * 2002-08-06 2004-03-04 Mitsubishi Electric Corp 半導体結晶基板の評価方法
JP2004233279A (ja) * 2003-01-31 2004-08-19 Fujitsu Ltd 半導体ウエハの評価方法および半導体装置の製造方法
JP2005019445A (ja) * 2003-06-23 2005-01-20 Fujitsu Ltd シリコンウエハの評価方法および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11166901A (ja) 1997-12-03 1999-06-22 Nikon Corp 検査装置及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071797A (ja) * 2002-08-06 2004-03-04 Mitsubishi Electric Corp 半導体結晶基板の評価方法
JP2004233279A (ja) * 2003-01-31 2004-08-19 Fujitsu Ltd 半導体ウエハの評価方法および半導体装置の製造方法
JP2005019445A (ja) * 2003-06-23 2005-01-20 Fujitsu Ltd シリコンウエハの評価方法および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011015412A1 (en) 2009-08-04 2011-02-10 Asml Netherlands B.V. Object inspection systems and methods
US9122178B2 (en) 2009-08-04 2015-09-01 Asml Netherlands B.V. Object inspection systems and methods
WO2012076216A1 (en) 2010-12-06 2012-06-14 Asml Netherlands B.V. Methods and apparatus for inspection of articles, euv lithography reticles, lithography apparatus and method of manufacturing devices
US9488922B2 (en) 2010-12-06 2016-11-08 Asml Netherlands B.V. Methods and apparatus for inspection of articles, EUV lithography reticles, lithography apparatus and method of manufacturing devices
WO2013117448A1 (en) 2012-02-07 2013-08-15 Asml Holding N.V. Methods and apparatuses for detecting contaminant particles

Also Published As

Publication number Publication date
JP4836626B2 (ja) 2011-12-14
KR100740161B1 (ko) 2007-07-18

Similar Documents

Publication Publication Date Title
JP4248249B2 (ja) 半導体のマイクロ欠陥の検出と分類
JP4836626B2 (ja) 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置
JP5519305B2 (ja) 炭化珪素単結晶の欠陥検出方法
JP6075307B2 (ja) シリコン単結晶中の炭素濃度評価方法及び半導体デバイスの製造方法
JP3917154B2 (ja) 半導体試料の欠陥評価方法及び装置
JP2008210947A (ja) 半導体基板の評価方法
JP6048381B2 (ja) シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法
JP6296001B2 (ja) シリコンエピタキシャルウェーハの製造方法及び評価方法
JP2008198913A (ja) 半導体基板の検査方法及び半導体基板の検査装置
JP6388058B2 (ja) シリコンウェーハの製造方法
TW201435984A (zh) 飽和電壓估計方法及矽磊晶晶圓製造方法
JP2006208314A (ja) シリコン単結晶ウエーハの結晶欠陥の評価方法
JP4784192B2 (ja) シリコンウエーハの評価方法
JP5590002B2 (ja) 金属汚染評価方法及びエピタキシャルウェーハの製造方法
JP4247007B2 (ja) 半導体ウエハの評価方法および半導体装置の製造方法
JP2006045007A (ja) シリコン単結晶の品質評価方法
JP2010048795A (ja) シリコン単結晶ウエーハの結晶欠陥の検出方法
JP2009054771A (ja) 半導体結晶の欠陥評価方法及び評価装置
JP2010153464A (ja) 半導体装置およびその製造方法
JP4284886B2 (ja) シリコンウェーハの酸素析出物密度の評価方法
JP3688383B2 (ja) 結晶欠陥検出方法
JP5505769B2 (ja) 半導体ウェーハの表層評価方法
JP6593235B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP2019054132A (ja) 半導体ウェーハの評価方法
JP2005019445A (ja) シリコンウエハの評価方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4836626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees