KR20050049561A - 저결함 밀도의 실리콘 웨이퍼 및 잉곳 - Google Patents

저결함 밀도의 실리콘 웨이퍼 및 잉곳 Download PDF

Info

Publication number
KR20050049561A
KR20050049561A KR1020057008092A KR20057008092A KR20050049561A KR 20050049561 A KR20050049561 A KR 20050049561A KR 1020057008092 A KR1020057008092 A KR 1020057008092A KR 20057008092 A KR20057008092 A KR 20057008092A KR 20050049561 A KR20050049561 A KR 20050049561A
Authority
KR
South Korea
Prior art keywords
ingot
self
radius
wafer
region
Prior art date
Application number
KR1020057008092A
Other languages
English (en)
Inventor
로버트 폴스터
조셉 씨. 홀저
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21918645&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20050049561(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20050049561A publication Critical patent/KR20050049561A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 잉곳 또는 웨이퍼 형태에서, 응집된 고유 점결함이 실질적으로 없는 축대칭영역을 포함하는 단결정 실리콘과, 그 제조공정에 관한 것이다. 공정은 응집된 결함의 형성을 억제하기 위하여, 성장속도 (v), 순간 축방향 온도구배 (G0) 및 냉각속도와 같은 성장조건을 실리콘 인터스티셜이 이동가능한 온도범위내에서 제어하는 것을 포함한다. 잉곳 형태에서, 축대칭영역은 잉곳의 원주 에지로부터 중심축 방향으로 반경방향으로 측정할 때에 잉곳의 반경 길이의 적어도 약 30% 인 폭을 갖는다. 이 축대칭영역은 중심축을 따라 측정할 때에 잉곳의 일정 직경부분의 적어도 약 20% 인 길이를 갖는다.

Description

저결함 밀도의 실리콘 웨이퍼 및 잉곳 {LOW DEFECT DENSITY SILICON WAFER AND INGOT}
본 발명은 일반적으로 전자 부품에 사용되는 반도체급 단결정 실리콘의 제조에 관한 것이다. 좀더 자세하게, 본 발명은 응집된 고유 점결함이 없는 단결정 실리콘 잉곳과 웨이퍼, 및 그 제조방법에 관한 것이다.
WO 9726393 A (1997년 7월 24일 공개)
DE 4414947A (1995년 8월 31일 공개)
Ammon et al: "The dependence of bulk defects on the axial temperature gradient of silicon crystals during Czochralski growth" Journal of Crystal Growth., vol. 151, no. 3/4, 1 June 1995, AMSTERDAM NL, pages 273-277
US 5474020A (1995년 12월 12일 공개)
GB 2182262A (1987년 5월 13일 공개)
대부분의 반도체 전자부품의 제조공정에서 개시재료인 단결정 실리콘은, 통상, 소위 쵸크랄스키("Cz") 법으로 제조하고 있다. 이 방법은 다결정 실리콘을 도가니(crucible)에 충전하여 용융시킨 후, 그 용융된 실리콘에 씨드 결정(seed crystal)을 닿게 하고, 저속 인상에 의해 단결정을 성장시킨다. 목(neck)의 형성을 완료한 후, 원하거나 목표로 하는 직경에 도달할 때까지 인상속도 및/또는 용융체 온도를 감소시킴으로써, 결정 직경을 확대할 수 있다. 그 후, 감소하는 용융체 높이를 보상하면서 인상속도와 용융체 온도를 제어함으로써, 거의 일정한 직경을 가진 결정의 원주형 주몸체를 성장시킨다. 그러나, 도가니의 용융된 실리콘이 비워지기 전의 성장공정의 말기 근처에서, 엔드-콘(end-cone)을 형성하기 위하여 결정의 직경을 점차 줄여야 한다. 통상, 이러한 엔드-콘은 결정 인상속도와 도가니에 가하는 열을 증가시킴으로써 형성한다. 직경이 충분히 작아질 때, 결정은 용융체로부터 분리된다.
최근, 고형화 후 결정이 냉각될 때 결정 성장 챔버 내에서 단결정 실리콘 내에 많은 결함이 형성되는 것으로 알려져 있다. 이러한 결함은, 부분적으로는, 베이컨시 및 셀프-인터스티셜(self-interstitials)로 알려져 있는 고유 점결함의 과잉존재(즉, 용해 한계를 넘는 농도)로 인해 발생된다. 통상, 용융체로부터 성장시킨 실리콘 결정은 하나 또는 다른 유형의 고유 점결함, 즉 결정격자 베이컨시("V")나 셀프-인터스티셜("I")의 과잉상태에서 성장된다. 고형화시에 고정되는, 이러한 실리콘 내의 점결함의 유형과 초기 농도는 v/G0 비에 의해 조절되며, 여기서 v는 성장속도, G0 는 고형화시의 결정 내의 축방향 온도구배이다. 도 1 을 참조하면, v/G0 비의 값을 증가시키면, 감소하는 셀프-인터스티셜 지배형 성장에서 증가하는 베이컨시 지배형 성장으로의 전이가 v/G0 의 임계값 근처에서 발생하며, 이는 현재 입수가능한 정보에 기초하면 약 2.1 X 10-5 cm2/sK 인 것으로 나타난다. 임계값에서, 이들 고유 점결함의 농도는 평형상태에 있다.
v/G0 값이 임계값을 초과함에 따라, 베이컨시의 농도가 증가한다. 유사하게, v/G0 비가 임계값 아래로 떨어짐에 따라, 셀프-인터스티셜의 농도가 증가한다. 시스템에서 이들 농도가 임계 과포화 수준에 도달하고, 또 점결함의 이동도가 충분히 높으면, 반응 또는 응집(agglomeration)이 유발된다. 실리콘 내의 응집된 고유 점결함(agglomerated intrinsic point defects)은 복합 및 고집적회로의 제조시 재료의 수율에 심각한 영향을 줄 수 있다.
베이컨시 유형의 결함은 D-결함, FPD (Flow Pattern Defect), GOI (Gate Oxide Integrity) 결함, COP (Crystal Originated Particle) 결함, 결정 기원 LPD (Light Point Defects) 뿐만 아니라, 스캐닝 적외선 현미경 사용법 및 레이저 스캐닝 단층 X선 촬영법과 같은 적외선 광산란 기술에 의해 관측되는 소정 부류의 벌크 결함 등의 관측가능한 결정결함의 원인(origin)인 것으로 알려져 있다. 또한, 링 산화 유도 적층결함(OISF; oxidation induced stacking faults)의 핵(nuclei) 역할을 하는 결함이 과잉 베이컨시에 존재한다. 이러한 특수 결함은 과잉 베이컨시에 의해 촉매작용받은 고온에서 핵생성된 산소 응집체인 것으로 추측된다.
셀프-인터스티셜에 관련된 결함은 덜 연구되어 있다. 일반적으로 이들은 저밀도의 셀프-인터스티셜형 전위(dislocation) 루프 또는 네트워크인 것으로 생각된다. 이러한 결함들이 주요 웨이퍼 동작성능 척도인, 게이트 산화물 집적의 불량 원인은 아니지만, 통상 전류 누설 문제와 연관된, 다른 유형의 장치불량을 유발하는 것으로 널리 인식되어 있다.
통상, 쵸크랄스키 실리콘에서 이러한 응집된 베이컨시와 응집된 셀프-인터스티셜 결함의 밀도는 약 1×103 /cm3 내지 약 1×107 /cm3 의 범위이다. 이들 값들은 비교적 낮지만, 응집된 고유 점결함은 장치 제조자에게는 급격히 주용한 문제로 대두되고 있으며, 실제로, 장치제조 공정에서 수율 제한 요인으로 생각되고 있다.
지금까지, 일반적으로, 응집된 고유 점결함의 문제를 취급하는데는 3가지 주요 접근방법이 있다. 첫번째 접근방법은 잉곳 내의 응집된 고유 점결함의 밀도 (number density)를 감소시키기 위해 결정 인상 기술에 집중하는 방법을 포함한다. 이 방법은 베이컨시 지배형 재료의 형성을 유발하는 결정 인상조건을 갖는 방법과, 셀프-인터스티셜 지배형 재료의 형성을 유발하는 결정 인상조건을 갖는 방법으로 더 세분할 수 있다. 예컨대, 응집된 결함의 밀도는, i) 결정 격자 베이컨시이 지배적인 고유 점결함인 결정을 성장시키기 위해 v/G0 를 제어함으로써, 그리고 ii) 결정 인상 공정 동안에 실리콘 잉곳의 냉각속도를 약 1100℃ 내지 약 1050℃ 범위에서 변경하여(일반적으로, 낮춰서) 응집된 결함의 핵생성 속도에 영향을 줌으로써, 낮출 수 있는 것으로 제안되어지고 있다. 이 방법은 응집된 결함의 밀도를 낮출 수 있지만, 그들의 형성을 억제하지는 못한다. 장치 제조자들에 의해 제기된 요구조건이 더욱더 엄격해지고 있기 때문에, 이들 결함의 존재는 더욱더 문제가 될 것이다.
다른 사람들은 결정 몸체의 성장 동안에 인상속도를 약 0.4mm/min 미만의 값까지 줄일 것을 제안하고 있다. 그러나, 이와 같은 느린 인상속도가 각 결정 인상기에서 생산량 감소를 야기하기 때문에, 이 제안 역시 만족스럽지 않다. 더욱 중요한 것은, 이같은 인상속도가 고농도의 셀프-인터스티셜을 갖는 단결정 실리콘의 형성을 야기한다는 점이다. 따라서, 이러한 고농도는, 응집된 셀프-인터스티셜 결함의 형성을 야기함으로써, 이 결함과 연관된 모든 문제를 야기한다.
응집된 고유 점결함을 다루는 두번째 접근방법은 응집된 고유 점결함의 형성에 이어 응집된 고유 점결함의 용해(dissolution) 또는 소멸(annihilation)에 집중하는 방법을 포함한다. 일반적으로, 이는 웨이퍼 형태인 실리콘의 고온 열처리를 이용하여 달성한다. 예컨대, 후세가와 등은 유럽특허 제 503,816 A1 호에서, 실리콘 잉곳을 0.8mm/min을 초과하는 성장속도로 성장시킨 후, 결정성장 공정중에 형성된 결함을 소멸시키기 위하여 잉곳으로부터 슬라이스된 웨이퍼를 1150℃ 내지 1280℃ 범위에서 열처리할 것을 제안하고 있다. 이러한 열처리는 웨이퍼 표면 근처의 얇은 영역에서 결함밀도를 감소시키는 것으로 나타났다. 요구되는 특정 처리조건은 웨이퍼 내의 응집된 고유 점결함의 농도와 위치에 따라 달라질 것이다. 축방향으로 그 결함 농도가 균일하지 않은 결정으로부터 절단한 서로 다른 웨이퍼들은 서로 다른 사후 성장 처리조건을 요구할 수 있다. 또한, 이러한 웨이퍼 열처리는 비교적 비용이 많이 들고, 실리콘 웨이퍼에 금속 불순물이 유입할 가능성이 있으며, 모든 유형의 결정 관련 결함에 효과적인 것도 아니다.
응집된 고유 점결함을 취급하는 세번째 접근방법은, 단결정 실리콘 웨이퍼의 표면에 얇은 실리콘 결정층을 에피택셜 증착하는 방법이 있다. 이 공정은 응집된 고유 점결함이 실질적으로 없는 표면을 갖는 단결정 실리콘 웨이퍼를 제공한다. 그러나, 에피택셜 증착은 웨이퍼의 비용을 상당히 증대시킨다.
이러한 개발 상황과 관련하여, 응집된 고유 점결함을 만드는 응집반응을 억제함으로써, 응집된 고유 점결함의 형성을 방지하는 작용을 하는 단결정 실리콘 제조법이 지속적으로 요청되고 있다. 이같은 결함을 형성하는 속도를 단순히 제한하거나 또는 결함이 형성된 후에 그 결함의 일부를 소멸시키기를 시도하는 것보다는, 응집반응을 억제하도록 작용하는 방법이 응집된 고유 점결함이 실질적으로 없는 실리콘 기판을 산출하게 될 것이다. 또, 이와 같은 방법은 에피택셜 공정과 같이 고비용의 공정이 아니며, 웨이퍼 당 얻는 집적회로의 갯수에 있어 에피급의 수율 잠재성을 갖는 단결정 실리콘 웨이퍼를 제공하여야 한다.
발명의 요약
따라서, 본 발명의 목적들로는, 단결정 실리콘을, 결정격자 베이컨시 또는 실리콘 셀프-인터스티셜의 응집에 의해 유발되는 결함이 실질적으로 없는 상당한 반경방향 폭의 축대칭영역을 갖는 잉곳 또는 웨이퍼의 형태로 제공하는 것이 있으며; 그리고 고형화 온도로부터 잉곳이 냉각됨에 따라, 잉곳의 일정 직경부분의 축대칭영역에서 고유 점결함의 응집을 억제하기 위하여, 베이컨시와 셀프-인터스티셜의 농도를 제어하여, 단결정 실리콘 잉곳을 제조하는 공정을 제공하는 것이 있다.
따라서, 간단히 말하면, 본 발명은 중심축과 그 축에 일반적으로 수직한 전면과 후면, 그리고 원주 에지, 및 그 중심축으로부터 원주 에지로 연장하는 반경을 갖는 단결정 웨이퍼에 관한 것이다. 웨이퍼는 응집된 고유 점결함이 실질적으로 없는 축대칭영역을 포함한다. 이 축대칭영역은 웨이퍼의 원주 에지로부터 내측으로 반경방향을 따라 연장하며, 그 원주 에지로부터 중심축으로 반경을 따라 측정할 때, 웨이퍼 반경 길이의 적어도 약 40% 인 폭을 갖는다.
또한, 본 발명은 중심축, 씨드-콘, 엔드-콘 (end-cone), 및 씨드-콘과 엔드-콘 사이에서, 중심축으로부터 원주 에지로 연장하는 반경과 원주 에지를 갖는 일정 직경부분을 갖는 단결정 실리콘 잉곳에 관한 것이다. 이 단결정 실리콘 잉곳은, 잉곳 성장이 완료되고 잉곳이 고형화 온도로부터 냉각된 후에, 일정 직경부분이 응집된 고유 점결함이 실질적으로 없는 축 대칭 영역을 포함하는 것을 특징으로 한다. 이 축대칭영역은 원주 에지로부터 내측 반경방향으로 연장하며, 원주 에지로부터 반경방향으로 중심축 쪽으로 측정할 때, 적어도 일정 직경부분의 반경길이의 약 40%인 폭을 갖는다. 또, 이 축대칭영역은, 그 중심축을 따라 측정할 때, 적어도 잉곳의 일정 직경부분의 길이의 약 20%인 길이를 갖는다.
또한, 본 발명은 단결정 실리콘 잉곳을 성장시키는 방법에 관한 것으로, 이때, 잉곳은 중심축, 씨드-콘, 엔드-콘 및 씨드-콘과 엔드-콘 사이에서, 중심축으로부터 원주 에지로 연장하는 반경과 원주 에지를 갖는 일정 직경부분을 포함하며, 쵸크랄스키 법에 따라 실리콘 용융체로부터 성장된 후 고형화 온도로부터 냉각된다. 이 공정은, 고형화 온도로부터 냉각시 응집된 고유 점결함이 실질적으로 없는 축대칭영역의 형성을 유발시키기 위하여, 일정 직경부분의 성장 동안에 성장속도(v)와 순간 축방향 온도구배(G0)를 제어하는 것을 포함한다. 이 축대칭영역은 원주 에지로부터 내측 반경방향으로 연장하며, 원주 에지로부터 반경방향으로 중심축 방향쪽으로 측정할 때, 적어도 일정 직경부분의 반경 길이의 약 40% 인 폭과, 중심축을 따라 측정할 때 적어도 일정 직경부분의 길이의 약 20% 인 길이를 갖는다.
본 발명의 다른 목적과 특징들을 명확히 설명하기로 한다.
실시예
여기에 사용된, 다음의 구 또는 용어는 다음에 주어진 의미를 갖는다: "응집된 고유 점결함(agglomerated intrinsic point defects)"은 i) 베이컨시(vacancy)가 응집하여 D결함, FPD, GOI 결함, COP 결함, 결정에 의한 LPD 및 기타 베이컨시와 관련된 결함을 발생하는 반응, 또는 ii) 셀프-인터스티셜이 응집하여 전위 루프와 전위 네트워크, 및 기타 셀프-인터스티셜과 관련된 결함을 발생시키는 반응에 의해, 유발된 결함을 의미하며; "응집된 셀프-인터스티셜 결함(agglomerated interstitial defects)"은 실리콘 셀프-인터스티셜 결함 원자가 응집하는 반응에 의해 유발된 응집된 고유 점결함을 의미하고; "응집된 베이컨시 결함(agglomerated vacancy defects)"은 결정격자 베이컨시가 응집하는 반응에 의해 유발된 응집된 베이컨시 점결함을 의미하며; "반경"은 웨이퍼 또는 잉곳의 중심축에서 원주 에지까지를 측정한 거리를 의미하고; "응집된 고유 점결함이 실질적으로 없다"는 응집된 결함의 농도가 이들 결함의 검출한계, 현재는 약 104 결함/cm3 미만인 것을 의미하며; "V/I 경계"는 재료가 베이컨시 지배형에서 셀프-인터스티셜 지배형으로 변화하는 잉곳 또는 웨이퍼의 반경상의 위치를 의미하고; "베이컨시 지배형" 및 "셀프-인터스티셜 지배형"은 고유 점결함이 각각 베이컨시 또는 셀프-인터스티셜이 지배적인 재료를 의미한다.
본 발명에 따르면, 단결정 실리콘 잉곳을 성장시키는 동안에 실리콘 셀프-인터스티셜의 원자가 반응하여 응집된 셀프-인터스티셜를 발생시키는 반응을 억제시킬 수 있음이 발견되었다. 어떤 특정 이론에 구애되지 않고, 본 발명의 공정에서 결정 잉곳의 성장과 냉각 동안에, 응집반응이 자발적으로 일어나 응집된 셀프-인터스티셜 결함을 생성시키는 임계값을 시스템의 자유에너지의 변화가 초과하지 않도록, 셀프-인터스티셜의 농도를 제어할 수 있는 것으로 생각된다.
일반적으로, 응집된 셀프-인터스티셜 결함이 단결정 실리콘의 실리콘 셀프-인터스티셜로부터 형성되는 반응을 유도할 수 있는 시스템 자유 에너지의 변화는, 하기 식 1에 의존한다.
여기서,
△GI는 자유에너지의 변화,
k는 볼츠만 상수,
T는 절대온도,
[I]는 단결정 실리콘 시공간의 한 점에서의 셀프-인터스티셜의 농도, 및
[I]eq는 [I]가 생기는 시공간의 상기점과 동일한 지점과 온도(T)에서의 셀프-인터스티셜의 평형 농도이다.
이 식에 따르면, 주어진 셀프-인터스티셜의 농도 [I]에 대해, 온도(T)의 감소는, 일반적으로 온도에 따른 [I]eq의 급격한 감소로 인해, △GI의 감소를 가져온다.
도 2는 실리콘 셀프-인터스티셜의 농도의 억제를 위한 소정 수단을 채용하지 않고 고형화 온도로부터 냉각시킨 잉곳에 있어서의 실리콘 셀프-인터스티셜의 농도와 △GI 의 변화를 개략적으로 나타낸 것이다. 잉곳이 냉각됨에 따라, [I]의 과포화도의 증가로 인해, 식 (1)에 따라 △GI가 증가하며, 응집된 셀프-인터스티셜 결함의 형성에 대한 에너지 장벽에 접근하게 된다. 냉각이 계속됨에 따라, 결국 이 에너지 장벽을 넘어서게 되고, 이 때 반응이 일어난다. 이 반응은 응집된 셀프-인터스티셜 결함을 형성시킴과 동시에, 과포화된 시스템이 완화됨에 따라, △GI 를 감소시키게 된다.
잉곳을 고형화 온도로부터 냉각시킬 때, 응집반응이 일어나는 값 미만으로 실리콘 셀프-인터스티셜 시스템의 자유 에너지를 유지함으로써, 셀프-인터스티셜의 응집은 피할 수 있다. 즉, 임계 과포화되지 않도록 시스템을 제어할 수 있다. 이는 임계 과포화가 이루어지지 않도록 셀프-인터스티셜의 초기 농도를 충분히 낮게 설정함으로써, 달성할 수 있다. 그러나, 실제로는, 전체 결정 반경에 걸쳐서 그러한 농도를 달성하기는 어려우며, 따라서, 일반적으로는 결정 고형화 이후의 초기 실리콘 셀프-인터스티셜 농도를 억제함으로써 임계 과포화를 피할 수 있다.
도 3 및 도 4 는 도 2 의 잉곳을 고형화 온도로부터 냉각시킴에 따라, △GI의 증가시 [I]의 억제로 발생할 수 있는 2가지 결과를 개략적으로 도시한 것이다. 도 3에서, [I]의 억제가 △GI가 증가하는 속도를 감소시키는 결과를 가져오지만, 이 경우, 반응이 일어나는 임계값 미만으로 △GI 를 모든 곳에서 유지하기에는 불충분하다; 그 결과, 억제는 반응이 일어나는 온도를 낮추는 작용만 한다. 도 4에서는, [I]의 억제가 증가하여 모든 곳에서 반응이 일어나는 임계값 미만으로 △GI 를 유지하기에 충분하다; 따라서, 억제는 결함 형성을 막는다.
놀랍게도, 셀프-인터스티셜의 비교적 큰 이동도로 인해, 결정표면에 위치된 저부(sinks) 또는 베이컨시 지배형 영역으로 셀프-인터스티셜을 반경방향으로 확산시켜 비교적 장거리에 걸쳐 억제가 실현된다는 것을 발견하였다. 셀프-인터스티셜의 초기농도의 반경방향 확산을 위해 충분한 시간이 주어지면, 반경방향 확산은 셀프-인터스티셜의 농도를 억제하는데 효과적으로 이용될 수 있다. 일반적으로, 확산시간은 셀프-인터스티셜의 초기농도의 반경방향 변동도에 의존하므로, 반경방향의 변동이 적을수록 더 짧은 확산시간을 요한다.
통상, 쵸크랄스키법에 따라 성장시키는 단결정 실리콘에 있어, 축방향 온도구배(G0)는 반경이 증가함에 따라 증가한다. 이는 v/G0의 값이 일반적으로 잉곳의 반경에 걸쳐 동일하지 않음을 의미한다. 이러한 변화의 결과, 고유 점결함의 유형과 농도는 일정하지 않다. 도 5 및 6에서 반경(4) 상의 소정 점에서 V/I 경계(2)로 표시된 v/G0 의 임계값에 도달하면, 재료는 베이컨시 지배형 영역에서 셀프-인터스티셜 지배형 영역으로 변화하게 될 것이다. 또한, 잉곳은 (반경이 커질수록 베이컨시의 초기농도가 감소하는) 대체로 원통형인 베이컨시 지배형 영역(8)을 둘러싼 (반경이 커질수록 실리콘 셀프-인터스티셜 원자의 초기농도도 증가하는) 셀프-인터스티셜 지배형 재료의 축대칭영역(6)을 포함하게 될 것이다.
도 7a 및 7b는 본 발명의 일 실시예에 따라, 잉곳이 고형화 온도로부터 냉각됨에 따라서, △GI 의 증가시에 [I]의 억제의 효과를 개략적으로 나타낸 것이다. 잉곳을 쵸크랄스키법에 따라 인상하는 경우, 잉곳의 에지로부터 반경을 따라 V/I 경계가 일어나는 위치까지 연장하는 셀프-인터스티셜 지배형 재료의 축대칭영역과, 잉곳의 중심에서 반경을 따라 V/I 경계가 발생하는 위치까지 연장하는 베이컨시 지배형 재료의 대체로 원통형인 영역을 포함한다. 잉곳이 고형화 온도로부터 냉각됨에 따라, 셀프-인터스티셜과 베이컨시와의 재결합 및 V/I 경계 외측의 셀프-인터스티셜 농도의 상당한 억제로 인해, 셀프-인터스티셜 원자의 반경방향 확산이 V/I 경계의 내측 반경방향으로의 이동을 가져온다. 또한, 이러한 [I] 의 억제는 실리콘 셀프-인터스티셜 반응이 일어나는 임계값 미만으로 △GI을 어느 곳에서나 유지하기에 충분하다.
도 8 및 도 9 를 참조하면, 본 발명의 공정에서는, 단결정 실리콘 잉곳(10) 을 쵸크랄스키법에 따라 성장시킨다. 이 실리콘 잉곳은 중심축(12), 씨드-콘(14), 엔드-콘(16) 및 씨드-콘과 엔드-콘 사이의 일정 직경부분(18)을 포함한다. 일정 직경부분(18)은 중심축으로부터 원주 에지(20)로 연장하는 반경(4)과, 원주 에지(20)를 갖는다. 공정은 잉곳이 고형화 온도로부터 냉각될 때에 응집된 고유 점결함이 실질적으로 없는 축대칭영역(6)이 형성되도록 하기 위하여, 잉곳의 일정 직경부분의 성장 동안에 결정의 성장속도(v)와 순간 온도구배(G0)를 제어하는 것을 포함한다.
바람직하게는, 성장 조건은 V/I 경계(2)를 잉곳의 일정 직경부분(18)의 체적에 대한 축대칭영역(6)의 체적을 최대화하는 위치에 있도록 제어된다. 따라서, 일반적으로, 축대칭영역은, 잉곳의 일정 직경부분의 직경(4)과 길이(26)와 각각 같은 (원주 에지로부터 반경방향으로 잉곳 중심축까지 측정한) 폭(22)과 (잉곳의 중심축을 따라 측정한) 길이(24)를 갖는 것이 바람직하다. 그러나, 실제로는, 작업조건과 결정 인상기 하드웨어 상의 제약으로 인해 축대칭영역은 잉곳의 일정 직경부분의 더 적은 비율만 점유하게 될 수도 있다. 따라서, 일반적으로는, 축대칭영역은 그 폭이 잉곳의 일정 직경부분의 반경의 적어도 약 30% 를 갖는 것이 바람직하며, 좀더 바람직하기로는 적어도 약 40%, 더욱 바람직하게는 적어도 약 60%, 가장 바람직하게는 적어도 약 80%를 갖는다. 또한, 축대칭영역은 잉곳의 일정 직경부분의 길이의, 적어도 약 20%, 좀더 바람직하기로는 적어도 약 40%, 더욱 바람직하기로는 적어도 약 60%, 가장 바람직하기로는 적어도 약 80% 의 길이에 걸쳐서 연장한다.
도 9를 참조하면, 축대칭영역(6)의 폭(22)은 중심축(12)의 길이를 따라 조금 변화할 수도 있다. 따라서, 주어진 축대칭영역의 길이에 있어서, 폭은 잉곳(10)의 원주 에지(20)로부터 반경방향으로 중심축에서 가장 멀리 있는 지점까지의 거리를 측정하여 결정된다. 즉, 폭(22)은 축대칭영역(6)의 주어진 길이(24) 내에서 최소길이가 되도록 측정된다.
도 10 및 도 11 을 참조하면, 잉곳(10)의 일정 직경부분(18)의 축대칭영역(6)은 일정 직경부분의 반경(4) 미만인 폭(22)을 갖는 경우에, 그 영역은 일반적으로 고리 형상이다. 중심축(12)에 있는 베이컨시 지배형 재료(8)의 대체로 원통형인 영역은, 대체로 고리형인 영역의 반경방향으로 내측에 위치한다. 도 12 를 참조하면, 축대칭영역(6)의 폭(22)은 일정 직경부분(18)의 반경(4)과 같으며, 그 영역은 그 베이컨시 지배형 영역을 포함하지 않는다; 좀더 자세히 말하면, 축대칭영역 자체는 일반적으로 원통형이고 응집된 고유 점결함이 실질적으로 없는 셀프-인터스티셜 지배형 재료를 포함한다.
일반적으로, 결정 성장 조건을 셀프-인터스티셜 지배형 영역의 폭을 최대화하도록 제어하는 것이 바람직하지만, 주어진 결정 인상기 핫 존(hot zone) 설계에 의해 제한될 수도 있다. V/I 경계가 중심 결정축에 더 가까이 이동함에 따라, 냉각조건과 G0(r)[여기서, G0(r) 은 G0 의 반경에 따른 변화임]이 변화하지 않으면, 요구되는 반경방향 확산의 최소량이 증가한다. 이런 상황에서, 응집된 셀프-인터스티셜의 형성을 반경방향 확산에 의해 억제하는데 요구되는, 베이컨시 지배형 영역의 최소반경이 존재할 수 있다.
도 7c 및 도 7d는 베이컨시 지배형 영역의 최소반경보다 큰 예를 개략적으로 나타낸 것이다. 이 예에서, 냉각조건과 G0(r)는 도 7a 및 도 7b의 결정에서 채용한 것과 동일한데, 도 7a와 도 7b에서는 도시된 V/I 경계의 위치에 있어서 응집된 셀프-인터스티셜 결함을 피하기에 충분한 외측방향 확산이 있었다. 도 7c 및 7d에서는, V/I 경계의 위치는 (도 7a 및 도 7b 에 비해) 중심축에 더 가까이 이동되므로, V/I 경계의 바깥에 있는 영역에서 셀프-인터스티셜의 농도가 증가한다. 그 결과, 셀프-인터스티셜 농도를 충분히 억제하기 위해서는, 더 많은 반경방향 확산이 요구된다. 충분한 외측방향 확산이 이루어지지 않으면, 시스템의 △GI가 증가하여 임계점을 초과하여 응집된 셀프-인터스티셜 결함을 발생시키는 반응이 일어나게 되어, 결정의 V/I 경계와 에지 사이의 고리 영역에 이들 결함을 발생시키게 될 것이다. 이러한 반응이 발생하는 V/I 경계의 반경은 주어진 핫 존에 있어서 최소반경이다. 더 많은 셀프-인터스티셜의 반경방향 확산이 허용되면, 이 최소 반경은 감소한다.
도 7e, 7f, 7g 및 7h는 도 7a, 도 7b, 도 7c 및 도 7d에 예시한 결정과 동일한 초기 베이컨시와 셀프-인터스티셜 농도로 성장시킨 결정에 있어서, 셀프-인터스티셜의 농도 프로파일과 시스템 △GI의 상승에 대한 반경 상의 외측방향 확산의 효과를 나타낸 것이다. 셀프-인터스티셜의 증가된 반경방향의 확산이 셀프-인터스티셜의 농도를 더욱 억제함으로써, 시스템 △GI의 상승을 도 7a, 도 7b, 도 7c 및 도 7d 에 비해 더욱 더 억제한다. 이 경우, 시스템의 △GI은 V/I 경계의 더 작은 반경에 대해서도 초과되지 않는다.
도 7i 및 도 7j는 결정반경 상의 어디에서나 응집된 셀프-인터스티셜의 억제를 달성하기에 충분한 반경방향 확산을 보장함으로써, 최소반경이 0까지 줄어들기에 충분한 반경방향 확산을 허용한 예를 나타낸 것이다.
본 발명의 공정의 바람직한 예에서는, 실리콘 셀프-인터스티셜의 초기 농도가 잉곳의 셀프-인터스티셜이 지배하는 축대칭영역에서 제어된다. 다시 도 1을 참조하면, 일반적으로, 비 v/G0의 값이 V/I 경계가 발생하는 그 비의 임계값에 비교적 가깝게 되도록, 결정성장속도(v)와 순간 축방향 온도구배(G0)를 제어함으로써, 실리콘 셀프-인터스티셜 원자의 초기농도가 제어된다. 또한, 잉곳 반경의 함수로서의 G0 의 변화(따라서, v/G0)가 역시 제어되도록, 순간 축방향 온도구배(G0)가 설정될 수 있다.
성장속도(v)와 순간 축방향 온도구배(G0)는 일반적으로 비 v/G0가 v/G0의 임계값의 약 0.5 내지 약 2.5배의 범위(즉, 현재 v/G0 의 임계값에 대해 입수할 수 있는 정보에 기초하면 약 1×10-5 cm2/sK 내지 약 5×10-5 cm2/sK)가 되도록 제어된다. 바람직하기로는, 비 v/G0는 v/G0의 임계값의 약 0.6 내지 약 1.5배의 범위(즉, 현재 v/G0의 임계값에 대해 입수할 수 있는 정보에 기초하면 약 1.3×10-5 cm2/sK 내지 약 3×10-5 cm2/sK)일 것이다. 좀더 바람직하기로는, 비 v/G0는 v/G0의 임계값의 약 0.75 내지 약 1배의 범위(즉, 현재 v/G0 의 임계값에 대해 입수할 수 있는 정보에 기초하면 약 1.6×10-5 cm2/sK 내지 약 2.1×10-5 cm2/sK)일 것이다. 이들 비는 성장속도(v)와 순간 축방향 온도구배(G0)의 독립적인 제어에 의해 달성된다.
일반적으로, 순간 축방향 온도구배(G0)의 제어는 결정 인상기의 "핫 존", 즉 히터, 절연체, 및 열차단막 등을 구성하는 그라파이트(또는, 기타 재료)의 설계를 통하여 주로 달성된다. 설계 세부사양은 결정 인상기의 제조사와 모델에 따라 변할 수도 있지만, 통상, G0는 반사기, 방사 차단막, 퍼지관, 광파이프 및 히터를 포함한, 용융체/고체 계면에서의 열전달의 축방향 변화를 최소화하기 위해 현재 당업계에 공지된 어떤 수단이든지 사용하여 제어할 수 있다. 통상, G0의 반경방향 변화는 용융체/고체 계면으로부터 약 하나의 결정 직경 길이 내에 이같은 장치를 위치시킴으로써 최소화될 수 있다. G0 는 용융체 및 결정에 대한 장치의 위치를 조정함으로써 제어될 수 있다. 이는 핫 존내에서 장치의 위치를 조정하거나, 또는 핫 존내에서 용융체 표면의 위치를 조정함으로써 달성된다. 이들 방법 중 어느 하나 또는 양자가 용융체가 비워지는 배치 쵸크랄스키 공정 동안에 사용될 수 있다.
일반적으로, 본 발명의 일부 실시예에서는, 순간 축방향 온도구배(G0)가 잉곳의 직경함수에 따라 비교적 일정한 것이 바람직하다. 그러나, 핫 존 설계의 개선으로 G0 의 변화를 최소화시키는 것이 가능하기 때문에, 일정 성장속도로 유지하는데 관련된 기계적인 문제가 매우 중요한 인자가 된다. 이는 성장공정이 성장속도(v)에 직접 영향을 미치는 인상속도의 변화에 더욱 민감하기 때문이다. 공정 제어의 관점에서, 이는 G0가 잉곳의 반경에 걸쳐서 서로 다른 값을 갖는 것이 바람직함을 의미한다. 그러나, G0 값에서의 상당한 차이는 웨이퍼 에지 근처에서 고농도의 셀프-인터스티셜을 발생시킴으로써, 응집된 고유 점결함의 형성을 회피하는데 있어 어려움을 증대시킨다.
이상의 관점에서, G0 의 제어는 G0 의 반경방향 변화를 최소화하는 것과, 바람직한 공정제어조건을 유지하는 것 사이의 균형을 포함한다. 따라서, 일반적으로, 약 1직경의 결정길이 뒤의 인상속도는 약 0.2mm/min 내지 약 0.8mm/min의 범위가 될 것이다. 바람직하기로는, 인상속도는 약 0.25mm/min 내지 약 0.6mm/min의 범위이며, 가장 바람직하기로는, 약 0.3mm/min 내지 약 0.5mm/min의 범위이다. 상기 범위는 일반적으로 200mm 직경의 결정에 대한 것이다. 그러나, 인상속도는 결정직경과 결정 인상기 설계 양자에 의존한다. 일반적으로, 인상속도는 결정직경이 증가함에 따라서 감소할 것이다.
실제 상업적 목적을 위해서는, 고형화 온도(약 1410℃) 로부터 실리콘 셀프-인터스티셜이 이동하지 않는 온도까지 잉곳이 냉각하기 때문에, 냉각속도를 제어함으로써, 셀프-인터스티셜의 확산량을 제어할 수 있다. 실리콘 셀프-인터스티셜은 실리콘 고형화 온도, 즉 약 1410℃ 근처의 온도에서 매우 이동성이 있는 것으로 나타난다. 그러나, 이러한 이동도는 단결정 실리콘 잉곳의 온도가 감소함에 따라 감소한다. 지금까지 얻은 실험적 증거는 셀프-인터스티셜의 확산속도가 약 700℃ 미만의 온도뿐만 아니라 800℃, 900℃ 또는 1000℃ 정도로 높은 온도에서조차도 상업적으로 실용적인 시간 동안에 거의 이동하지 않을 정도로, 느리다는 것을 시사한다.
셀프-인터스티셜이 이동한다고 할 수 있는 온도 범위내에서, 핫 존의 온도에 따라, 통상, 냉각속도는 약 0.2℃/min 내지 2℃/min의 범위일 것이다. 바람직하게는, 냉각속도는 0.2℃/min 내지 1.5℃/min의 범위이고, 좀더 바람직하게는, 약 0.2℃/min 내지 약 1℃/min의 범위일 것이다. 냉각속도의 제어는 절연체, 히터, 및 방사 차단막의 이용을 포함하여, 현재 당업계에 공지된, 열전달을 최소화할 수 있는 어떤 수단이든지 이용하여 달성할 수 있다.
위에서 지적한 바와 같이, 베이컨시 지배형 영역의 최소반경은 응집된 셀프-인터스티셜 결함의 억제가 달성될 수 있도록 하기 위하여 존재한다. 이 최소반경의 값은 v/G0(r) 과 냉각 속도에 의존한다. 결정 인상기 및 핫 존 설계가 변함에 따라, v/G0(r), 인상속도 및 냉각속도에 대해 위에서 설명한 범위도 변할 것이다. 이와 유사하게, 이들 조건들도 성장하는 결정의 길이에 따라서 변할 것이다. 또, 위에서 설명한 바와 같이, 응집된 셀프-인터스티셜 결함이 없는 셀프-인터스티셜 지배형 영역의 폭은 최대화되는 것이 바람직하다. 따라서, 이 영역의 폭을, 주어진 결정 인상기에서 성장하는 결정의 길이를 따라 베이컨시 지배형 영역의 최소 반경과 결정반경의 차이를 초과하지는 않으면서 가능한한 그에 근접한 값으로 유지하는 것이 바람직하다.
주어진 결정 인상기 핫 존 설계에 대해 요구되는 최적의 결정 인상속도와 축대칭영역의 최적 폭은 경험적으로 결정될 수 있다. 일반적으로, 이러한 경험적 접근방법은 처음에는 특정 결정 인상기에서 성장시킨 잉곳에 대한 축방향 온도 프로파일 뿐만 아니라, 동일 인상기에서 성장시킨 잉곳에 대한 순간 축방향 온도구배의 반경방향 변화에 관한 가용 데이터를 입수하는 과정을 포함한다. 전체적으로, 이 데이터는, 하나 이상의 단결정 실리콘 잉곳을 인상한 후, 응집된 셀프-인터스티셜 결함의 존재를 분석하는데 이용한다. 이런 방식으로, 최적의 인상 속도 프로파일이 결정된다.
도 13 은 결함분포 패턴을 드러내는 일련의 산소 침전 열처리 후에, 직경 200mm인 잉곳의 축방향 절단면을 소수 캐리어 수명으로 스캔하여 생성한 이미지이다. 이는 주어진 결정 인상기 핫 존 설계에 있어서 최적에 가까운 인상속도 프로파일을 채용한 예를 나타낸다. 이 예에서는, 축대칭영역이 최대폭을 갖는 최적 v/G0(r)로부터 셀프-인터스티셜 지배형 영역의 최대폭이 초과되는 v/G0(r)로의 전이가 발생하여, 응집된 셀프-인터스티셜 결함(28)을 발생시키게 된다.
잉곳의 반경에 걸친 G0 의 증가에 기인한 v/G0의 반경방향 변화에 더하여, 쵸크랄스키 공정에 기인한 v의 변화결과에 따라, 또는 G0의 자연적인 변화결과에 따라, v/G0도 축방향으로 변할 것이다. 표준적인 쵸크랄스키 공정에서는, 잉곳을 일정 직경으로 유지하기 위하여, 인상속도가 성장 싸이클을 통해 조정됨에 따라 v가 변경된다. 이러한 인상속도의 조정, 또는 변화는 v/G0 를 잉곳의 일정 직경부분의 길이에 걸쳐서 변화시킨다. 따라서, 본 발명의 공정에 따르면, 잉곳의 축대칭영역의 폭을 최대화하기 위하여, 인상속도는 제어된다. 그러나, 그 결과, 잉곳의 반경의 변화가 발생할 수도 있다. 따라서, 최종 제조된 잉곳이 일정 직경을 갖도록 보장하기 위하여는, 원하는 직경보다 더 큰 직경으로 성장시키는 것이 바람직하다. 그후, 잉곳을 당해분야의 가공표준으로 처리하여 그 표면으로부터 과잉 재료를 제거함으로써, 일정 직경을 갖는 잉곳을 얻을 수 있게 된다.
본 발명의 공정에 따라 제조된, V/I 경계를 갖는 잉곳은, 경험적으로, 저산소량, 즉 약 13PPMA(part per million atomic, ASTM 표준 F-121-83) 미만의 재료가 바람직한 것으로 나타난다. 좀더 바람직하기로는, 단결정 실리콘은 약 12PPMA 산소 미만, 좀더 바람직하기로는, 약 11PPMA 산소 미만, 가장 바람직하기로는, 약 10PPMA 산소 미만을 포함한다. 이는, 높은 산소량, 즉 14PPMA 내지 18PPMA 의 웨이퍼의 매체에서, V/I 계면 내측에는, 증대된 산소 덩어리의 밴드(bands of enhanced oxygen clustering)와 산소 유도 적층결함(oxygen-induced stacking faults)의 형성이 더욱 현저해지기 때문이다. 이들 각각은 주어진 집적회로 제조공정에서의 문제의 잠재적인 원인이다.
증대된 산소 덩어리의 효과는, 2가지 방법을 각각 또는 결합함으로써 더욱 줄일 수 있다. 통상, 산소 프리시피테이션 핵생성 중심은 약 350℃ 내지 약 750℃ 범위의 온도에서 어닐링되는 실리콘에서 형성된다.
따라서, 일부 응용에서는, 그 결정은 "짧은" 결정, 즉 씨드 단부가 실리콘 용융점(1410℃)으로부터 약 750℃까지 냉각될 때까지 쵸크랄스키 공정에 따라 성장시킨 후 잉곳을 급속냉각시킨 결정인 것이 바람직할 수 있다. 이러한 방법으로, 핵생성 형성에 중요한 온도범위에 소비하는 시간이 최소로 유지되며, 산소 침전 핵생성 중심은 결정 인상기에서 형성하기에 불충분한 시간을 갖게 된다.
다른 방법으로, 좀더 바람직하게는, 단결정의 성장 동안에 형성된 산소 침전 핵생성 중심을 단결정 실리콘을 어닐링시켜 용해시킨다. 안정화 열처리 (stabilizing heat-treatment)를 받지 않은 경우, 적어도 약 875℃까지, 바람직하게는 계속해서 적어도 1000℃까지 온도를 증가시면서, 실리콘을 급속 가열하여 산소 침전 핵생성 중심을 실리콘으로부터 어닐링시켜 방출할 수 있다. 실리콘이 1000℃에 도달하는 때까지, 이러한 결함의 거의 모두(예들들어, >99%)를 어닐링시켜 방출하였다. 웨이퍼를 온도증가의 속도가 적어도 약 분당 10℃, 좀더 바람직하게는, 적어도 약 분당 50℃로, 이들 온도들까지 급속가열시키는 것이 중요하다. 그렇지 않으면, 일부 또는 전부의 산소 프리시피테이션 핵생성 중심은 열처리에 의해 안정화될 수 있다. 평형은 비교적 단기간, 즉, 1분 정도의 단위에 도달하는 것으로 나타난다. 따라서, 단결정 실리콘에서 산소 침전 핵생성중심은 적어도 약 875℃의 온도에서 적어도 약 30초, 바람직하게는 적어도 약 10분의 기간동안 어닐링시켜 용해시킬 수도 있다. 이 용해는 종래의 로(furnace) 또는 급속 열어닐링 (RTA)시스템에서 수행될 수 있다. 또, 이 용해는 결정 잉곳 또는 웨이퍼에 대해 수행될 수 있으나, 바람직하게는 웨이퍼에 대해 수행될 수 있다.
셀프-인터스티셜 응집반응이 일어나는 온도가 이론적으로 넓은 온도범위에 걸쳐 다양하지만, 실제로는 이 범위는 종래의 쵸크랄스키법으로 성장시킨 실리콘에서는 비교적 좁게 나타난다. 이는 쵸크랄스키법에 따라 성장시킨 실리콘에서 전형적으로 얻어지는 초기 셀프-인터스티셜 농도가 비교적 좁은 범위이기 때문이다. 따라서, 일반적으로, 셀프-인터스티셜 응집반응은 발생한다면, 약 1100℃ 내지 약 800℃ 범위의 온도에서 통상적으로 발생한다.
다음에 주어진 예들이 보여주는 바와 같이, 본 발명은 쵸크랄스크법에 따라 고형화 온도로부터 잉곳을 냉각함에 따라, 고유 점결함의 응집을 잉곳의 일정 직경부분의 축대칭영역내에서 억제시킨 실리콘 단결정을 제조하는 방법을 제공하며, 이 잉곳의 일정 직경부분이 슬라이스되어 웨이퍼가 된다.
다음 예들은 원하는 결과를 달성하는데 사용될 수 있는 일련의 조건들을 나타낸다. 주어진 결정 인상기에 대한 최적 인상속도 프로파일을 결정하기 위한 다른 접근방법들이 있다. 예를 들어, 여러가지 인상속도로 성장시키는 것 이외에, 결정의 길이를 따라서 증가하거나 감소하는 인상속도로 성장시킬 수 있으며, 이 방법에서, 응집된 셀프-인터스티셜 결함은 단결정 성장 동안에 여러번 출현 및 소멸할 수 있다. 따라서, 다수의 서로다른 결정위치들에 대한 최적 인상속도를 결정할 수 있다. 따라서, 하기 예들을 제한하려는 의미로 해석해서는 안된다.
예 1
기존 핫 존 설계를 가진 결정 인상기에 대한 최적화 공정
첫번째 200mm 단결정 실리콘 잉곳을, 결정의 길이를 따라, 인상속도를 0.75mm/min으로부터 0.35mm/min까지 선형적으로 변화시키는 조건 하에서, 성장시켰다. 도 14는 결정길이의 함수로서 인상속도를 나타낸 것이다. 인상기에서 성장하고 있는 200mm 잉곳의 미리설정된 축방향 온도 프로파일과 순간 축방향 온도구배 (G0), 즉, 용융체/고체 계면에서의 축방향 온도구배의 미리설정된 반경방향 변화를 고려하여, 잉곳이 잉곳의 일단부의 중심으로부터 에지까지 베이컨시 지배형 재료가 되고 잉곳의 타단부의 중심으로부터 에지까지 셀프-인터스티셜 지배형 재료가 되는 것을 보장하도록, 인상속도가 선택하였다. 성장시킨 잉곳을 길이방향으로 절단하여 응집된 셀프-인터스티셜 결함의 형성이 시작되는 지점을 찾기 위하여 분석하였다.
도 15는 일련의 산소 침전 열처리 후에 잉곳의 소울더(shoulder)로부터, 약 635mm 내지 약 760mm 범위의 부분(section)에 걸쳐서 잉곳의 축방향 절단면의 소수 캐리어 수명의 스캔에 의해 생성한 이미지이다. 약 680mm 의 결정위치에서, 응집된 셀프-인터스티셜 결함(28)의 밴드를 볼 수 있다. 이 위치는 임계 인상속도인 v*(680mm) =0.33mm/min에 대응한다. 이 위치에서, 축대칭영역(6)(셀프-인터스티셜 지배형 재료이지만 응집된 셀프-인터스티셜 결함이 없는 영역)의 폭이 최대값이다; 베이컨시 지배형 영역(8)의 폭인 Rv*(680)은 약 35mm이고 축대칭영역의 폭인 RI*(680)는 약 65mm 이다.
그 후, 첫번째 200mm 잉곳의 축대칭영역의 최대폭을 얻었던 인상속도보다 다소 크거나 작은 일정 인상속도로 4개의 단결정 실리콘 잉곳을 차례로 성장시켰다. 도 16 은 각 1-4 로 표시된 4개의 결정 각각에 대해 결정길이의 함수로 인상속도를 나타낸 것이다. 그 후, 이들 4개의 결정을 응집된 셀프-인터스티셜 결함이 최초로 출현하거나 사라지는 축방향 위치 (및 대응하는 인상속도)를 결정하기 위하여 분석하였다. 이들 4개의 실험적으로 결정한 점들("*"로 표시)을 도 16 에 나타내었다. 이들 점들 간의 내삽과 이들 점들로부터의 외삽으로부터 도 16 에 v*(Z) 로 표시된 곡선을 얻었다. 이 곡선은, 1차 근사치로서, 축대칭영역이 최대폭인 결정 인상기에서의 길이 함수로서의 200mm 결정에 대한 인상속도를 나타낸다. 다른 인상속도에서의 추가적인 결정 성장과 그 결정들의 추가적인 분석은 v*(Z) 의 실험적인 정의를 더욱 개선할 수 있을 것이다.
예 2
G 0 (r)의 반경방향 변화의 감소
도 17 및 18은 결정/용융체 계면에서의 축방향 온도구배의 축방향 변화 G0(r) 의 감소에 의해 달성될 수 있는 품질의 향상을 나타낸 것이다. 베이컨시와 셀프-인터스티셜의 초기농도 (결정/용융체 계면으로부터 약 1cm)를, 서로 다른 2가지 G0(r)의 경우, 즉 (1) G0(r) = 2.65 + 5×10-4r2 (K/mm) 및 (2) G0(r) = 2.65 + 5×10-5r2 (K/mm)인 경우에 대해 계산한다. 각 경우에 대해, 베이컨시가 풍부한 실리콘과 셀프-인터스티셜이 풍부한 실리콘간의 경계가 3cm의 반경상에 존재하도록 인상속도를 조정하였다. 1 및 2 의 경우에 사용된 인상속도는 각각 0.4 및 0.35 mm/min 이었다. 도 18로부터, 결정의 셀프-인터스티셜이 풍부한 부분에서의 셀프-인터스티셜의 초기농도가 초기 축방향 온도구배의 반경방향 변화가 감소함에 따라 급격히 감소함을 알수 있다. 셀프-인터스티셜의 과포화로 인해 셀프-인터스티셜 결함의 응집 형성을 피하는 것이 더욱 쉽게되기 때문에, 이는 재료의 품질을 향상시키게 된다.도 17 및 18 은 결정/용융체 계면에서의 축방향 온도구배의 축방향 변화 G0(r) 의 감소에 의해 달성될 수 있는 품질의 향상을 나타낸 것이다. 빈자리과 격자간원자의 초기농도(결정/용융체 계면으로부터 약 1cm)를, 서로다른 2가지 G0(r)의 경우, 즉 (1) G0(r) = 2.65 + 5×10-4r2 (K/mm) 및 (2) G0(r) = 2.65 + 5×10-5r2 (K/mm)인 경우에 대해 계산한다. 각 경우에 대해, 빈자리가 풍부한 실리콘과 격자간원자가 풍부한 실리콘간의 경계가 3cm의 반경에 존재하도록 인상속도를 조정하였다. 1 및 2의 경우에 사용된 인상속도는 각각 0.4 및 0.35 mm/min이었다. 도 18로부터, 결정의 격자간원자가 풍부한 부분에서의 격자간원자의 초기농도가 초기 축방향 온도구배의 반경방향 변화가 감소함에 따라 급격히 감소함을 알수 있다. 이는 격자간원자의 과포화로 인해 격자간원자 결함의 덩어리 형성을 피하는 것이 더욱 쉽게 되기 때문에, 재료의 품질을 향상시키게 된다.
예 3
셀프 - 인터스티셜에 대한 외측방향 확산 시간의 증가
도 19 및 20은 셀프-인터스티셜의 외측방향 확산에 대한 시간을 증가시킴으로써 달성될 수 있는 품질의 향상을 나타낸 것이다. 셀프-인터스티셜의 농도를, 결정의 축방향 온도 프로파일(dT/dz)이 다른 2가지 경우에 대해 계산하였다. 결정/용융체 계면에서의 축방향 온도구배는 두 경우에 대해 동일하므로, (결정/용융체 계면으로부터 약 1cm 떨어진) 셀프-인터스티셜의 초기농도가 두 경우에 대해 동일하다. 이 예에서는, 전체 결정에 셀프-인터스티셜이 풍부하도록 인상속도를 조정하였다. 두 경우에 대해 인상속도는 동일하게 0.32mm/min이었다. 경우 2에서의 셀프-인터스티셜의 외측방향 확산을 위한 시간이 더 길기 때문에, 전반적으로 셀프-인터스티셜의 농도가 감소하였다. 이로서 셀프-인터스티셜의 과포화로 인한 셀프-인터스티셜 결함의 응집 형성을 피하는 것이 더욱 쉬워져 재료의 품질을 향상시킬 수 있다.
예 4
길이 700mm, 직경 150mm 의 결정을 인상속도를 변화시키면서 성장시켰다. 인상속도를 소울더에서는 1.2mm/min로 시작하여 소울더로부터 430mm 떨어진 지점에서는 0.4mm/min가 되도록 거의 선형적으로 변화시킨 후, 다시 소울더로부터 700mm 떨어진 지점에서는 0.65mm/min가 되도록 거의 선형적으로 변화시켰다. 이 특정 결정인상기에서 이들 조건들 하에서, 결정의 소울더로부터 약 320mm로부터 525mm까지의 결정길이에 걸쳐서 셀프-인터스티셜이 풍부한 조건하에서 전체 반경이 성장된다. 약 525mm 의 축방향위치와 약 0.47mm/min의 인상속도에서, 결정은 전체 직경에 걸쳐서 응집된 고유 점결함이 없다. 달리 말하면, 축대칭영역, 즉 실질적으로 응집된 결함이 없는 영역의 폭이 잉곳의 반경과 동일한, 하나의 작은 결정 단면이 존재한다.
이상으로부터, 본 발명의 여러가지 목적들이 달성됨을 알 수 있다.
상기 조합과 공정에서 본 발명의 범주로부터 일탈함이 없이 여러가지 변경이 이루어질 수 있으며, 상기 설명에 포함된 모든 것은 제한하는 의미가 아니라 예시적인 것으로 이해해야 한다.
따라서, 본 발명에 따르면, 단결정 실리콘을, 결정격자 베이컨시 또는 실리콘 셀프-인터스티셜의 응집에 의해 유발되는 결함이 실질적으로 없는 상당한 반경방향 폭의 축대칭영역을 갖는 잉곳 또는 웨이퍼의 형태로 제공할 수 있고, 고형화 온도로부터 잉곳이 냉각됨에 따라, 베이컨시와 셀프-인터스티셜의 농도를 제어하여, 잉곳의 일정 직경부분의 축대칭영역에서 고유 점결함의 응집을 억제한 단결정 실리콘 잉곳을 제조할 수 있다.
도 1은 셀프-인터스티셜의 초기농도 [I]와 베이컨시의 초기농도 [V]가 v/G0 비의 값이 증가함에 따라 어떻게 변화하는지의 예를 도시한 그래프로서, 여기서, v 는 성장속도이고 G0 는 순간 축방향 온도구배이다.
도 2는 응집된 셀프-인터스티셜의 형성에 필요한 자유에너지의 변화(△G1)가, 주어진 셀프-인터스티셜의 농도 [I]에 대해 온도(T)가 감소함에 따라서 어떻게 증가하는지 그 한 예를 보여준 그래프이다.
도 3은 반경방향 확산을 통해 셀프-인터스티셜의 농도 [I]가 억제되어, 응집된 셀프-인터스티셜의 형성에 필요한 자유에너지의 변화(△G1)가 (온도(T)가 감소함에 따라) 어떻게 감소하는지 그 한 예를 도시한 그래프이다. 실선은 반경방향 확산이 없는 경우이고 점선은 확산효과를 포함한 경우이다.
도 4는 반경방향 확산을 통해 셀프-인터스티셜의 농도 [I]가 억제되어, 응집된 셀프-인터스티셜의 형성에 필요한 자유에너지의 변화(△G1)가 (온도(T)가 감소함에 따라) 어떻게 충분히 감소하여 응집반응이 억제되는지 그 한 예를 도시한 그래프이다. 실선은 반경방향 확산이 없는 경우이고 점선은 확산효과를 포함한 경우이다.
도 5는 G0값의 증가하여 v/G0 비의 값이 감소함에 따라, 셀프-인터스티셜의 초기농도 [I]와 베이컨시의 초기농도 [V]가 잉곳 또는 웨이퍼의 반경을 따라 어떻게 변화할 수 있는지 그 한 예를 도시한 그래프이다. 이 때, V/I 경계에서, 베이컨시 지배형 재료로부터 셀프-인터스티셜 지배형 재료로의 전이가 발생한다는 점에 주목하기 바람.
도 6은 베이컨시(V)와 셀프-인터스티셜(I) 지배형 재료의 영역들과 그들 사이에 존재하는 계면(V/I)을 도시한, 단결정 실리콘 잉곳 또는 웨이퍼의 평면도이다.
도 7a는 베이컨시의 초기농도와 셀프-인터스티셜의 초기농도가, 셀프-인터스티셜의 반경방향 확산에 기인하여 반경 상의 위치에 따라 어떻게 변하는지 그 한 예를 도시한 그래프이다. 또한, (베이컨시와 셀프-인터스티셜의 재결합의 결과로서) 어떻게 그러한 확산이 V/I 계면의 위치를 잉곳의 중심부 근처까지 이동시키는지, 그리고 셀프-인터스티셜의 농도 [I]를 억제하는지를 보여준다.
도 7b는 반경방향 위치의 함수로서의 △GI의 그래프로서, (도 7a 에 도시된 바와 같은) 셀프-인터스티셜 농도 [I]의 억제가, △GI을 어떻게 실리콘 셀프-인터스티셜 반응이 일어나는 임계값 미만의 값으로 어느 곳에서나 유지하는지 그 한 예를 보여준다.
도 7c는 어떻게 베이컨시 또는 셀프-인터스티셜의 초기농도가 셀프-인터스티셜의 반경방향 확산때문에 반경상의 위치에 따라 어떻게 변화하는지 또다른 예를 도시한 그래프이다. 이러한 확산이, 도 7a 에 비해, (베이컨시와 셀프-인터스티셜의 재결합의 결과로서) V/I 경계의 위치를 잉곳 중심에 더욱 가까워지도록 하여, V/I 경계 외부의 영역에서 셀프-인터스티셜의 농도를 증대시킨다는 점에 주목하기 바람.
도 7d는 반경상의 위치의 함수로서의 △GI 의 그래프로서, (도 7c 에 도시된 바와 같은) 셀프-인터스티셜 농도 [I] 의 억제가 △GI 을 어떻게 실리콘 셀프-인터스티셜반응이 일어나는 임계값 미만인 값으로 어느 곳에서나 유지하기에 충분하지 않은지를 보여주는 한 예다.
도 7e는 베이컨시 또는 셀프-인터스티셜의 초기농도가 셀프-인터스티셜의 반경방향 확산에 기인하여, 어떻게 반경방향 위치에 따라 변화하는지의 또다른 예를 도시한 그래프이다. 도 7a 에 비해, 증가된 확산이 셀프-인터스티셜 농도를 더욱더 억제시킨다.
도 7f는 반경방향 위치의 함수로서의 △GI 의 그래프로서, (도 7e에 도시된 바와 같은) 셀프-인터스티셜 농도 [I]의 더 큰 억제가, 도 7b와 비교할 때, 어떻게 △GI 를 더욱 억제하는지의 예를 보여준다.
도 7g 는 베이컨시 또는 셀프-인터스티셜의 초기농도가 셀프-인터스티셜의 반경방향 확산때문에, 어떻게 반경상의 위치에 따라 변화하는지 또다른 예를 도시한 그래프이다. 도 7c 에 비해, 확산이 증가함으로써 셀프-인터스티셜 농도가 더욱더 억제된다.
도 7h는 반경방향 위치의 함수로서의 △GI 의 그래프로서, (도 7g 에 도시된 바와 같은) 셀프-인터스티셜 농도 [I] 의 더 큰 억제가, 도 7d와 비교할 때 어떻게 △GI 를 더욱 억제하는지의 예를 보여준다.
도 7i는, 베이컨시 또는 셀프-인터스티셜의 초기농도가 셀프-인터스티셜의 반경방향 확산 때문에 반경방향 위치에 따라 어떻게 변화하는지의 또다른 예를 도시한 그래프이다. 이 예에서는, 충분한 양의 셀프-인터스티셜이 베이컨시와 재결합하므로, 베이컨시 지배형 영역이 실질적으로 존재하지 않는다.
도 7j는 반경방향 위치의 함수로서의 △GI 의 그래프로서, 어떻게 (도 7i에 도시된 바와 같은) 셀프-인터스티셜의 반경방향 확산이 결정 반경을 따라 모든 곳에서 응집된 셀프-인터스티셜 결함의 억제를 유지하기에 충분한지의 예를 보여준다.
도 8은 잉곳의 일정직경 부분의 축대칭영역을 자세히 도시한, 단결정 실리콘 잉곳의 종단면도이다.
도 9는 축대칭 부분의 폭의 축방향 변화를 상세히 도시한, 단결정 실리콘 잉곳의 일정 직경부분의 세그먼트의 종단면도이다.
도 10은 잉곳 반경 미만의 폭의 축대칭영역을 갖는 단결정 실리콘 잉곳의 일정 직경부분 단편의 종단면도로서, 이 축대칭영역이 일반적인 베이컨시 지배형 재료의 원통형 영역을 더 포함하고 있음을 보여준다.
도 11은 도 10에 도시된 축대칭영역의 횡단면도이다.
도 12는 잉곳의 반경과 동일한 폭의 축대칭영역을 갖는 단결정 실리콘 잉곳의 일정 직경부분 단편의 횡단면도로서, 이 축대칭영역이 응집된 고유 점결함이 실질적으로 없는, 셀프-인터스티셜 지배형 재료의 대체로 원통형인 영역을 자세히 보여준다.
도 13은 일련의 산소 침전(oxygen precipitation) 열처리후 잉곳의 축방향 절단면을 소수 캐리어 수명(minority carrier lifetime)으로 스캔하여 생성한 이미지로서, 베이컨시 지배형 재료의 대체로 원통형인 영역, 셀프-인터스티셜 지배형 재료의 대체로 고리 형상인 축대칭영역, 그들 사이에 존재하는 V/I 경계, 및 응집된 셀프-인터스티셜의 영역을 자세히 보여준다.
도 14는 결정 길이의 함수인 인상속도(즉, 씨드 인상)의 그래프로서, 어떻게 인상속도가 결정 길이의 일부에 걸쳐서 선형적으로 감소하는지를 나타낸다.
도 15는 예 1 에서 설명한 바와 같은, 일련의 산소 프리시피테이션(oxygen precipitation) 열처리후 잉곳의 축방향 절단면을 소수 캐리어 수명으로 스캔하여 생성한 이미지이다.
도 16은 예 1 에서 설명한 바와 같은, v*(Z)로 표시된 곡선을 구하는데 사용되는 1-4로 각각 표시된 4개의 단결정 실리콘 잉곳 각각에 있어서 결정길이의 함수로서의 인상속도의 그래프이다.
도 17은 예 2 에서 설명한 바와 같은 2개의 서로 다른 경우에 있어서, 반경방향 위치의 함수로서의 결정/용융체 계면에서의 축방향 온도구배(G0)의 그래프이다.
도 18은 예 2 에서 설명한 바와 같은 2개의 서로 다른 경우에 대해, 반경방향 위치의 함수로서의 베이컨시의 초기농도 [V]와 셀프-인터스티셜의 초기농도 [I]의 그래프이다.
도 19는 축방향 위치의 함수로서의 온도의 그래프로서, 예 3 에서 설명한 바와 같은 2개의 서로 다른 경우에 있어서, 잉곳의 축방향 온도 프로파일을 나타낸다.
도 20 은 도 19 에 도시되어 있고, 예 3에서 좀더 충분히 설명한 바와 같은, 2가지 냉각조건에 따른 셀프-인터스티셜 농도의 그래프이다.
도 21 은 예 4 에서 설명한 바와 같은, 일련의 산소 프리시피테이션 (oxygen precipitation) 열처리후 전체 잉곳의 축방향 절단면을 소수 캐리어 수명으로 스캔하여 생성한 이미지이다.

Claims (14)

  1. 중심축, 상기 축에 대체로 수직한 전면과 후면, 원주 에지, 상기 중심축으로부터 웨이퍼의 원주 에지로 연장하는 반경 및 150mm 이상의 공칭 직경(nominal diameter)을 갖는 단결정 실리콘 웨이퍼에 있어서,
    응집된 고유 점결함(agglomerated intrinsic point defects)이 실질적으로 없는 축대칭영역을 포함하며, 상기 축대칭영역은 상기 웨이퍼의 상기 원주 에지로부터 내측으로 반경을 따라서 연장되며 상기 축대칭영역의 폭은 상기 원주 에지로부터 상기 중심축방향으로 반경을 따라 측정하는 경우에 상기 웨이퍼의 반경 길이의 40%이상인 단결정 실리콘 웨이퍼.
  2. 제 1 항에 있어서,
    상기 축대칭영역은 대체로 고리형상이며, 상기 웨이퍼는 반경방향으로 상기 고리 영역의 내측에 위치하며 베이컨시 지배형 재료(vacancy dominated material)로 이루어진 대체로 원통인 영역을 더 포함하는 웨이퍼.
  3. 제 1 항에 있어서,
    상기 웨이퍼의 산소함량은 13PPMA 미만인 웨이퍼.
  4. 제 1 항에 있어서,
    상기 웨이퍼의 산소함량은 11PPMA 미만인 웨이퍼.
  5. 제 1 항에 있어서,
    상기 웨이퍼에는 산소 침전 핵생성 중심(oxygen precipitate nucleation centers)이 없는 웨이퍼.
  6. 제 1 항에 있어서,
    상기 축대칭영역의 폭은 상기 원주 에지로부터 상기 중심축방향으로 반경을 따라 측정하는 경우에 상기 웨이퍼의 반경과 동일한 웨이퍼.
  7. 제 1 항에 있어서,
    상기 축대칭영역은 실리콘 셀프-인터스티셜(silicon-self interstitials)을 지배적인 고유 점결함으로 갖는 웨이퍼.
  8. 중심축, 씨드-콘(seed-cone), 엔드-콘(end-cone), 및 상기 씨드-콘과 엔드-콘 사이에 있으며 원주 에지를 갖는 일정 직경부분, 상기 중심축으로부터 상기 원주 에지로 연장하는 반경 및 150mm 이상의 공칭 직경을 갖는 단결정 실리콘 잉곳에 있어서,
    잉곳을 성장시켜 고형화 온도로부터 냉각시킨 후에, 상기 일정 직경부분은 응집된 고유 점결함이 실질적으로 없는 축대칭영역을 포함하며, 상기 축대칭영역은 상기 잉곳의 원주 에지로부터 반경방향을 따라 내측으로 연장하며, 상기 축대칭영역의 폭은 상기 원주 에지로부터 상기 잉곳의 상기 중심축방향으로 반경을 따라 측정하는 경우에 상기 일정 직경부분의 반경 길이의 40%이상이며, 상기 축대칭영역의 길이는 상기 중심축을 따라 측정하는 경우에 상기 잉곳의 상기 일정 직경부분의 길이의 20%이상인 단결정 실리콘 잉곳.
  9. 제 8 항에 있어서,
    상기 축대칭영역의 길이는 상기 잉곳의 상기 일정 직경부분의 길이의 60% 이상인 단결정 실리콘 잉곳.
  10. 제 8 항에 있어서,
    상기 축대칭영역의 폭은 상기 일정 직경부분의 반경 길이의 60% 이상인 단결정 실리콘 잉곳.
  11. 제 10 항에 있어서,
    상기 축대칭영역의 폭은 상기 일정 직경부분의 반경 길이의 80% 이상인 단결정 실리콘 잉곳.
  12. 제 8 항에 있어서,
    상기 축대칭영역의 상기 폭이 상기 잉곳의 반경과 동일한 잉곳.
  13. 제 8 항에 있어서,
    상기 축대칭영역의 상기 길이가 상기 잉곳의 상기 일정 직경부분의 길이와 동일한 잉곳.
  14. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 축대칭영역은 실리콘 셀프-인터스티셜을 지배적인 고유 점결함으로 갖는 단결정 실리콘 잉곳.
KR1020057008092A 1997-04-09 1998-04-09 저결함 밀도의 실리콘 웨이퍼 및 잉곳 KR20050049561A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4184597P 1997-04-09 1997-04-09
US60/041,845 1997-04-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7009309A Division KR100508048B1 (ko) 1997-04-09 1998-04-09 저결함 밀도 실리콘 잉곳의 제조 방법

Publications (1)

Publication Number Publication Date
KR20050049561A true KR20050049561A (ko) 2005-05-25

Family

ID=21918645

Family Applications (6)

Application Number Title Priority Date Filing Date
KR10-2004-7009938A KR20040065306A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법
KR1019997009307A KR20010006227A (ko) 1997-04-09 1998-04-09 저결함밀도, 자기침입형 실리콘
KR10-1999-7009309A KR100508048B1 (ko) 1997-04-09 1998-04-09 저결함 밀도 실리콘 잉곳의 제조 방법
KR1020057023018A KR20060002028A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘
KR1019997009261A KR20010006182A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘
KR1020057008092A KR20050049561A (ko) 1997-04-09 1998-04-09 저결함 밀도의 실리콘 웨이퍼 및 잉곳

Family Applications Before (5)

Application Number Title Priority Date Filing Date
KR10-2004-7009938A KR20040065306A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법
KR1019997009307A KR20010006227A (ko) 1997-04-09 1998-04-09 저결함밀도, 자기침입형 실리콘
KR10-1999-7009309A KR100508048B1 (ko) 1997-04-09 1998-04-09 저결함 밀도 실리콘 잉곳의 제조 방법
KR1020057023018A KR20060002028A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘
KR1019997009261A KR20010006182A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘

Country Status (10)

Country Link
US (11) US6254672B1 (ko)
EP (7) EP1209259B1 (ko)
JP (9) JP3449730B2 (ko)
KR (6) KR20040065306A (ko)
CN (7) CN1280454C (ko)
DE (7) DE69801903T2 (ko)
MY (6) MY127584A (ko)
SG (3) SG165151A1 (ko)
TW (3) TW577939B (ko)
WO (3) WO1998045510A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840751B1 (ko) * 2005-07-26 2008-06-24 주식회사 실트론 고품질 실리콘 단결정 잉곳 제조 방법, 성장 장치 및그로부터 제조된 잉곳 , 웨이퍼

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1316072C (zh) * 1997-04-09 2007-05-16 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
KR20040065306A (ko) * 1997-04-09 2004-07-21 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US6514335B1 (en) * 1997-08-26 2003-02-04 Sumitomo Metal Industries, Ltd. High-quality silicon single crystal and method of producing the same
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP3955375B2 (ja) * 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
DE69901115T2 (de) 1998-06-26 2002-12-19 Memc Electronic Materials, Inc. Verfahren zur herstellung fehlerfreier siliziumkristalle von willkürlichem grossen durchmesser
WO2000013209A2 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
CN1155074C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
WO2000013226A1 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
EP1133590B1 (en) 1998-10-14 2003-12-17 MEMC Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
TW505710B (en) 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
EP1061565A1 (en) * 1998-12-28 2000-12-20 Shin-Etsu Handotai Co., Ltd Method for thermally annealing silicon wafer and silicon wafer
JP3601340B2 (ja) * 1999-02-01 2004-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板
US6458202B1 (en) * 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
EP1222324B1 (en) * 1999-09-23 2004-05-06 MEMC Electronic Materials, Inc. Czochralski process for growing single crystal silicon by controlling the cooling rate
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
US6635587B1 (en) * 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
JP2001118801A (ja) * 1999-10-18 2001-04-27 Mitsubishi Materials Silicon Corp エピタキシャルウェーハ用基板およびこれを用いた半導体装置
KR100801672B1 (ko) * 2000-06-30 2008-02-11 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼 및 그 제조방법
KR100374703B1 (ko) * 2000-09-04 2003-03-04 주식회사 실트론 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
EP1669478B1 (en) * 2000-09-19 2010-03-17 MEMC Electronic Materials, Inc. Nitrogen-doped silicon substantially free of oxidation induced stacking faults
CN1260405C (zh) * 2000-09-19 2006-06-21 Memc电子材料有限公司 基本上没有氧化诱生堆垛层错的掺氮硅
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
DE10066099B4 (de) * 2000-09-25 2008-11-20 Mitsubishi Materials Silicon Corp. Wärmebehandlungsverfahren für einen Siliciumwafer
KR20020024368A (ko) * 2000-09-25 2002-03-30 가와이 겐이찌 실리콘 웨이퍼
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6689209B2 (en) * 2000-11-03 2004-02-10 Memc Electronic Materials, Inc. Process for preparing low defect density silicon using high growth rates
KR100687664B1 (ko) * 2000-11-03 2007-02-28 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저 결함 밀도 실리콘 제조 방법
US8529695B2 (en) 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
EP1346086A2 (en) * 2000-11-30 2003-09-24 MEMC Electronic Materials, Inc. Process for controlling thermal history of vacancy-dominated, single crystal silicon
US20040055527A1 (en) * 2000-11-30 2004-03-25 Makoto Kojima Process for controlling thermal history of vacancy-dominated, single crystal silicon
US7008874B2 (en) * 2000-12-19 2006-03-07 Memc Electronics Materials, Inc. Process for reclaiming semiconductor wafers and reclaimed wafers
JP3624827B2 (ja) 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults
US6986925B2 (en) * 2001-01-02 2006-01-17 Memc Electronic Materials, Inc. Single crystal silicon having improved gate oxide integrity
EP1356139B1 (en) * 2001-01-26 2006-08-09 MEMC Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core
US6743495B2 (en) 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US6649883B2 (en) * 2001-04-12 2003-11-18 Memc Electronic Materials, Inc. Method of calibrating a semiconductor wafer drying apparatus
CN100446196C (zh) * 2001-06-22 2008-12-24 Memc电子材料有限公司 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
EP1710830A3 (en) * 2001-06-22 2007-11-28 MEMC Electronic Materials, Inc. Silicon on insulator structure having intrinsic gettering
US20030033972A1 (en) * 2001-08-15 2003-02-20 Memc Electronic Materials, Inc. Controlled crown growth process for czochralski single crystal silicon
US20030047130A1 (en) * 2001-08-29 2003-03-13 Memc Electronic Materials, Inc. Process for eliminating neck dislocations during czochralski crystal growth
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6866713B2 (en) * 2001-10-26 2005-03-15 Memc Electronic Materials, Inc. Seed crystals for pulling single crystal silicon
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
WO2004035879A1 (ja) * 2002-10-18 2004-04-29 Sumitomo Mitsubishi Silicon Corporation シリコン単結晶インゴットの点欠陥分布を測定する方法
JP4486889B2 (ja) * 2002-11-12 2010-06-23 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶インゴットを成長させる方法及び結晶引上げ装置
WO2004044277A1 (en) * 2002-11-12 2004-05-27 Memc Electronic Materials, Inc. Process for preparing single crystal silicon using crucible rotation to control temperature gradient
JP4382438B2 (ja) * 2002-11-14 2009-12-16 株式会社東芝 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
US6916324B2 (en) * 2003-02-04 2005-07-12 Zimmer Technology, Inc. Provisional orthopedic prosthesis for partially resected bone
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP4151474B2 (ja) * 2003-05-13 2008-09-17 信越半導体株式会社 単結晶の製造方法及び単結晶
US7559326B2 (en) 2003-06-18 2009-07-14 Resmed Limited Vent and/or diverter assembly for use in breathing apparatus
JP2005015313A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
KR100531552B1 (ko) 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
US7074271B2 (en) * 2004-02-23 2006-07-11 Sumitomo Mitsubishi Silicon Corporation Method of identifying defect distribution in silicon single crystal ingot
KR100709798B1 (ko) * 2004-10-19 2007-04-23 주식회사 실트론 고품질 단결정 성장 방법
KR100788018B1 (ko) 2004-11-29 2007-12-21 주식회사 실트론 실리콘 단결정 잉곳 및 그로부터 제조된 실리콘 웨이퍼
US7416603B2 (en) * 2004-10-19 2008-08-26 Siltron Inc. High quality single crystal and method of growing the same
GB0424505D0 (en) * 2004-11-05 2004-12-08 Gr Advanced Materials Ltd Emulsion ink
US7371283B2 (en) * 2004-11-23 2008-05-13 Siltron Inc. Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby
KR100714215B1 (ko) 2004-11-23 2007-05-02 주식회사 실트론 고품질 실리콘 단결정 잉곳 및 그로부터 제조된 고 품질 실리콘 웨이퍼
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Ｓｕｍｃｏ シリコンウェーハの表面欠陥評価方法
KR100831044B1 (ko) * 2005-09-21 2008-05-21 주식회사 실트론 고품질 실리콘 단결정 잉곳의 성장장치, 그 장치를 이용한성장방법
US7633307B2 (en) * 2005-12-16 2009-12-15 Freescale Semiconductor, Inc. Method for determining temperature profile in semiconductor manufacturing test
US7427325B2 (en) 2005-12-30 2008-09-23 Siltron, Inc. Method for producing high quality silicon single crystal ingot and silicon single crystal wafer made thereby
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
EP2027312B1 (en) * 2006-05-19 2015-02-18 MEMC Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth
DE102006034786B4 (de) 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
US7560355B2 (en) * 2006-10-24 2009-07-14 Vishay General Semiconductor Llc Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
JP2009292662A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶育成における肩形成方法
JP2009292663A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶の育成方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
IL204034A (en) * 2009-02-24 2015-05-31 Schott Ag Photovoltaic device with central optics
KR101275418B1 (ko) * 2010-03-16 2013-06-14 주식회사 엘지실트론 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼
CN101824649A (zh) * 2010-04-30 2010-09-08 中山大学 自动化光电晶体炉的生长前阶段控制方法
JP2012166979A (ja) * 2011-02-14 2012-09-06 Sumco Corp 多結晶シリコンの電磁鋳造方法および電磁鋳造装置
JP5733245B2 (ja) * 2012-03-16 2015-06-10 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN102978688B (zh) * 2012-11-16 2015-07-08 晶科能源有限公司 一种直拉单晶法的冷却工艺
FR3005966B1 (fr) * 2013-05-27 2016-12-30 Commissariat Energie Atomique Procede de fabrication d'un lingot de silicium par reprise sur germes en four de solidification dirigee
FR3005967B1 (fr) * 2013-05-27 2017-06-02 Commissariat Energie Atomique Procede de fabrication d'un lingot de silicium dote de joints de grains symetriques
US9634098B2 (en) 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US20150243494A1 (en) * 2014-02-25 2015-08-27 Texas Instruments Incorporated Mechanically robust silicon substrate having group iiia-n epitaxial layer thereon
KR102384041B1 (ko) 2014-07-31 2022-04-08 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
DE102015224983B4 (de) 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102015226399A1 (de) 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
CN109346433B (zh) * 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底
CN113825862A (zh) 2019-04-11 2021-12-21 环球晶圆股份有限公司 后段主体长度具有减小变形的锭的制备工艺
JP2022529451A (ja) 2019-04-18 2022-06-22 グローバルウェーハズ カンパニー リミテッド 連続チョクラルスキー法を用いる単結晶シリコンインゴットの成長方法
WO2021050176A1 (en) 2019-09-13 2021-03-18 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous czochralski method and a single crystal silicon ingot grown by this method
EP3929334A1 (de) 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben
FI3940124T3 (fi) 2020-07-14 2024-04-03 Siltronic Ag Kidekappale yksikiteisestä piistä
JP7441942B2 (ja) * 2020-07-21 2024-03-01 ワッカー ケミー アクチエンゲゼルシャフト シリコン中の微量金属の定量方法
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
CN113138195A (zh) * 2021-04-16 2021-07-20 上海新昇半导体科技有限公司 晶体缺陷的监控方法及晶棒生长方法
CN113703411B (zh) * 2021-08-31 2022-08-30 亚洲硅业(青海)股份有限公司 多晶硅生长过程监测系统、方法及多晶硅生产系统
WO2023125206A1 (zh) * 2021-12-27 2023-07-06 中环领先半导体材料有限公司 单晶体的制备方法及硅晶体
CN115233296A (zh) * 2022-07-25 2022-10-25 北京麦竹吉科技有限公司 一种加热器、拉晶炉和消除大直径单晶硅自我间隙缺陷的方法
EP4321656A1 (de) 2022-08-09 2024-02-14 Siltronic AG Verfahren zum herstellen eines monokristallinen kristalls aus silizium

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US548735A (en) * 1895-10-29 Pile carpet
US622164A (en) * 1899-03-28 Carl august pfenning
GB1456050A (en) * 1974-05-13 1976-11-17 British Aluminium Co Ltd Production of metallic articles
US3997368A (en) 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
US4350560A (en) * 1981-08-07 1982-09-21 Ferrofluidics Corporation Apparatus for and method of handling crystals from crystal-growing furnaces
US4473795A (en) * 1983-02-23 1984-09-25 International Business Machines Corporation System for resist defect measurement
JPS59190300A (ja) 1983-04-08 1984-10-29 Hitachi Ltd 半導体製造方法および装置
JPS62105998A (ja) 1985-10-31 1987-05-16 Sony Corp シリコン基板の製法
CN86104069A (zh) * 1986-06-09 1987-02-11 电子工业部第四十四研究所 硅的多重吸杂技术及多重吸杂硅片
JPS63215041A (ja) 1987-03-04 1988-09-07 Toshiba Corp 結晶欠陥評価用エツチング液
US5264189A (en) 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
US4981549A (en) 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
JPH02137524A (ja) 1988-11-18 1990-05-25 Matsushita Electric Ind Co Ltd 電子チューナ
JPH02180789A (ja) 1989-01-05 1990-07-13 Kawasaki Steel Corp Ｓｉ単結晶の製造方法
JPH0633235B2 (ja) 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JPH0633236B2 (ja) 1989-09-04 1994-05-02 新日本製鐵株式会社 シリコン単結晶の熱処理方法および装置ならびに製造装置
JPH0729878B2 (ja) 1990-06-07 1995-04-05 三菱マテリアル株式会社 シリコンウエーハ
JPH04108682A (ja) 1990-08-30 1992-04-09 Fuji Electric Co Ltd 化合物半導体単結晶製造装置および製造方法
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JPH08760B2 (ja) 1991-03-14 1996-01-10 信越半導体株式会社 シリコンウェーハの品質検査方法
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP3016897B2 (ja) * 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR950703079A (ko) * 1993-01-06 1995-08-23 다나까 미노루 반도체단결정의 결정품질을 예측하는 방법 및 그 장치(method of predicting crystal quality of semiconductor single crystal and apparatus thereof)
JPH0741383A (ja) 1993-07-29 1995-02-10 Nippon Steel Corp 半導体単結晶およびその製造方法
JPH07158458A (ja) 1993-12-10 1995-06-20 Mitsubishi Motors Corp 多気筒内燃エンジンの吸気制御装置
IT1280041B1 (it) * 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
DE4414947C2 (de) 1993-12-16 1998-12-17 Wacker Siltronic Halbleitermat Verfahren zum Ziehen eines Einkristalls aus Silicium
JP3276500B2 (ja) 1994-01-14 2002-04-22 ワッカー・エヌエスシーイー株式会社 シリコンウェーハとその製造方法
US5474020A (en) * 1994-05-06 1995-12-12 Texas Instruments Incorporated Oxygen precipitation control in czochralski-grown silicon cyrstals
JP3552278B2 (ja) * 1994-06-30 2004-08-11 三菱住友シリコン株式会社 シリコン単結晶の製造方法
KR960005669A (ko) 1994-07-21 1996-02-23 이헌조 흑백브라운관의 형광막 형성방법 및 장치
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5966282A (en) * 1994-12-20 1999-10-12 A. C. Data Systems, Inc. Power surge protection assembly
JPH08208374A (ja) 1995-01-25 1996-08-13 Nippon Steel Corp シリコン単結晶およびその製造方法
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP2826589B2 (ja) 1995-03-30 1998-11-18 住友シチックス株式会社 単結晶シリコン育成方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3006669B2 (ja) 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
JP4020987B2 (ja) * 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
US5958133A (en) * 1996-01-29 1999-09-28 General Signal Corporation Material handling system for growing high-purity crystals
JP3417515B2 (ja) 1996-03-22 2003-06-16 信越半導体株式会社 シリコン単結晶基板の結晶欠陥評価方法
DE19613282A1 (de) * 1996-04-03 1997-10-09 Leybold Ag Vorrichtung zum Ziehen von Einkristallen
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
KR100237829B1 (ko) 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
SG64470A1 (en) * 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6045610A (en) 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19711922A1 (de) 1997-03-21 1998-09-24 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zum Ziehen eines Einkristalls
CN1316072C (zh) 1997-04-09 2007-05-16 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
KR20040065306A (ko) 1997-04-09 2004-07-21 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US5942032A (en) 1997-08-01 1999-08-24 Memc Electronic Materials, Inc. Heat shield assembly and method of growing vacancy rich single crystal silicon
US5922127A (en) 1997-09-30 1999-07-13 Memc Electronic Materials, Inc. Heat shield for crystal puller
JP3919308B2 (ja) 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6245430B1 (en) * 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JP3634133B2 (ja) 1997-12-17 2005-03-30 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4147599B2 (ja) 1997-12-26 2008-09-10 株式会社Ｓｕｍｃｏ シリコン単結晶及びその製造方法
JP3955375B2 (ja) 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JP3627498B2 (ja) 1998-01-19 2005-03-09 信越半導体株式会社 シリコン単結晶の製造方法
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6093913A (en) 1998-06-05 2000-07-25 Memc Electronic Materials, Inc Electrical heater for crystal growth apparatus with upper sections producing increased heating power compared to lower sections
CN1155074C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
EP1133590B1 (en) * 1998-10-14 2003-12-17 MEMC Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
US6416836B1 (en) * 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840751B1 (ko) * 2005-07-26 2008-06-24 주식회사 실트론 고품질 실리콘 단결정 잉곳 제조 방법, 성장 장치 및그로부터 제조된 잉곳 , 웨이퍼

Also Published As

Publication number Publication date
JP2003192490A (ja) 2003-07-09
EP1118697A2 (en) 2001-07-25
EP1209258A3 (en) 2002-08-28
KR20010006229A (ko) 2001-01-26
US6605150B2 (en) 2003-08-12
JP3544676B2 (ja) 2004-07-21
CN1280455C (zh) 2006-10-18
US6409827B2 (en) 2002-06-25
EP1273684B1 (en) 2005-09-14
JP4477569B2 (ja) 2010-06-09
EP1273684A3 (en) 2003-11-26
KR100508048B1 (ko) 2005-08-17
CN1936112A (zh) 2007-03-28
CN1936112B (zh) 2011-05-11
CN1257556A (zh) 2000-06-21
DE69813041T2 (de) 2004-01-15
US20020170485A1 (en) 2002-11-21
CN1936113A (zh) 2007-03-28
EP0973963A1 (en) 2000-01-26
EP1209258A2 (en) 2002-05-29
DE69813041D1 (de) 2003-05-08
CN1280454C (zh) 2006-10-18
DE69824647D1 (de) 2004-07-22
JP4274973B2 (ja) 2009-06-10
MY127383A (en) 2006-11-30
KR20010006227A (ko) 2001-01-26
CN1261928A (zh) 2000-08-02
EP1209259B1 (en) 2009-03-25
EP1209259A2 (en) 2002-05-29
WO1998045509A1 (en) 1998-10-15
MY120036A (en) 2005-08-30
DE69807676D1 (de) 2002-10-10
EP0973964A1 (en) 2000-01-26
EP1209258B1 (en) 2004-06-16
JP2001518874A (ja) 2001-10-16
JP2006062960A (ja) 2006-03-09
WO1998045510A1 (en) 1998-10-15
JP4291559B2 (ja) 2009-07-08
US20020139294A1 (en) 2002-10-03
MY127594A (en) 2006-12-29
CN100547122C (zh) 2009-10-07
JP4313356B2 (ja) 2009-08-12
US6409826B2 (en) 2002-06-25
DE69824647T2 (de) 2005-06-09
JP3449730B2 (ja) 2003-09-22
TW494146B (en) 2002-07-11
JP3782387B2 (ja) 2006-06-07
US20010020437A1 (en) 2001-09-13
US20020007779A1 (en) 2002-01-24
DE69806137T2 (de) 2002-11-21
CN101070621B (zh) 2012-09-05
SG105510A1 (en) 2004-08-27
US20040089224A1 (en) 2004-05-13
US6632278B2 (en) 2003-10-14
JP2000513696A (ja) 2000-10-17
JP2004155655A (ja) 2004-06-03
EP1118697B1 (en) 2003-04-02
CN100595351C (zh) 2010-03-24
KR20040065306A (ko) 2004-07-21
MY127584A (en) 2006-12-29
WO1998045508A1 (en) 1998-10-15
EP0972094A1 (en) 2000-01-19
EP1273684A2 (en) 2003-01-08
CN1255169A (zh) 2000-05-31
DE69831618D1 (de) 2005-10-20
EP0973964B1 (en) 2002-09-04
MY132874A (en) 2007-10-31
EP0973963B1 (en) 2002-06-19
SG105509A1 (en) 2004-08-27
SG165151A1 (en) 2010-10-28
DE69801903D1 (de) 2001-11-08
JP4299523B2 (ja) 2009-07-22
CN1854353A (zh) 2006-11-01
US5919302A (en) 1999-07-06
JP2006056779A (ja) 2006-03-02
KR20060002028A (ko) 2006-01-06
DE69807676T2 (de) 2003-04-24
EP0972094B1 (en) 2001-10-04
CN1253610C (zh) 2006-04-26
JP2001500468A (ja) 2001-01-16
MY120441A (en) 2005-10-31
US20040070012A1 (en) 2004-04-15
CN101070621A (zh) 2007-11-14
US6638357B2 (en) 2003-10-28
DE69840690D1 (de) 2009-05-07
JP3449731B2 (ja) 2003-09-22
EP1118697A3 (en) 2001-09-05
TW577939B (en) 2004-03-01
DE69831618T2 (de) 2006-06-29
US20010025597A1 (en) 2001-10-04
US6254672B1 (en) 2001-07-03
DE69806137D1 (de) 2002-07-25
TWI257962B (en) 2006-07-11
JP2003192493A (ja) 2003-07-09
US20050205000A1 (en) 2005-09-22
KR20010006182A (ko) 2001-01-26
DE69801903T2 (de) 2002-03-28
JP2003192492A (ja) 2003-07-09
US6287380B1 (en) 2001-09-11
EP1209259A3 (en) 2003-08-20

Similar Documents

Publication Publication Date Title
KR100508048B1 (ko) 저결함 밀도 실리콘 잉곳의 제조 방법
JP5517799B2 (ja) 高成長速度を用いた低欠陥密度シリコンの製造方法
US20050238905A1 (en) Vacancy-dominated, defect-free silicon
JP4284310B2 (ja) 無欠陥シリコン結晶の製造法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application