CN86104069A - 硅的多重吸杂技术及多重吸杂硅片 - Google Patents
硅的多重吸杂技术及多重吸杂硅片 Download PDFInfo
- Publication number
- CN86104069A CN86104069A CN 86104069 CN86104069A CN86104069A CN 86104069 A CN86104069 A CN 86104069A CN 86104069 CN86104069 CN 86104069 CN 86104069 A CN86104069 A CN 86104069A CN 86104069 A CN86104069 A CN 86104069A
- Authority
- CN
- China
- Prior art keywords
- technology
- silicon
- impurity
- symmicton
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明所涉及的是硅片的多重吸杂技术及用多重吸杂技术所获得的多重吸杂硅衬底片。多重吸杂技术主要由磷扩散及多层外延组成的技术。用多重吸杂技术所获之硅片具有杂质吸杂、缺陷吸杂和多晶晶界吸杂,该硅片适于用作电荷耦合器件、光电探测器件、MOS型和TTL型大中小规模集成电路和各种硅单元器件的衬底片。多重吸杂技术简单、适用、成本低,用多重吸杂硅片所作器件结构性好、暗电流小、成品率高。
Description
本发明涉及一种将存在于晶体材料中的多重吸杂机理,通过工艺和结构上的有机组合,形成硅的多重吸杂技术,并应用多重吸杂技术获得多重吸杂的半导体硅片。多重吸杂技术适于对电阻率低于100Ω-cm的N、P型硅片材料的处理。用多重吸杂技术所获得的多重吸杂硅片适于作电荷耦合器件、MOS型TTL型大中小规模集成电路、光电探测器及其他硅单元器件等的衬底材料。
对半导体而言,很早就已发现吸除杂质的现象。其中主要有杂质吸杂、缺陷吸杂和晶粒间界吸杂等吸杂机理。但应用吸杂机理,形成半导体的有效的吸杂技术还是近些年的事。在已有的半导体硅材料的吸杂技术中,比较适用的方法有“POGO”技术和“双重吸杂技术”。参阅《哈尔滨工业大学学报》1982年6月第二期18~26页。“POGO”技术即在硅片背面扩散一层高浓度的磷作为吸杂源,这种方法制片工艺流程长、成本高,同时如果背面保护不当,制管时会使扩入的磷逸出而污染管道和晶片。“双重吸杂技术”是在“POGO”技术基础上发展起来的,即在高浓度磷扩散之后,采用歧化反应方法,在磷扩散层上生长一层具有高密度缺陷的单晶硅层,这个单晶硅层既起到掩蔽的作用,防止磷的外逸,又起到缺陷吸杂作用,因此它同时具有磷吸杂和缺陷吸杂。这种技术获得了较好的吸杂效果。这种技术存在有(1)歧化反应所生长的单晶硅层对硅片侧表面起不到掩蔽作用,磷在硅片侧表面的外逸、污染管道和晶片是不可完全避免的。以φ50mm,厚度为300μm的硅片为例,不能掩蔽部分将占到掩蔽部分的2.4%,硅片直径越小、厚度越大、不能掩蔽部分所占的比例越大,磷的外逸的几率越大,磷外逸的污染越严重;(2)在歧化反应中,由于包硅的石墨载体表面与硅片表面的不严密的接触,致使歧化反应所生长的高密度缺陷的单晶硅表面凹凸不平,这给以后的制造器件的工艺带来一定麻烦;(3)每次歧化反应之前,都要对石墨载体进行腐蚀、包硅等较复杂的处理;(4)“双重吸杂技术”所利用的是杂质吸杂和缺陷吸杂两种吸杂机理,不能充分发挥多种吸杂机理的效能;(5)由于高密度缺陷的单晶硅层是生长于磷扩散单晶硅层之上,作为缺陷吸杂的缺陷密度不能作得很高,目前缺陷密度一般只能作到105cm-2左右,因此也不能充分发挥缺陷吸杂的潜力等不足。
本发明的任务在于采用合理技术、简化工艺步骤,实现多种吸杂机理的有机结合,获得高质量的吸杂衬底片,为提高器件的参数水平和成品率打下基础。
本发明的任务是以如下方式完成的。用半导体器件制造的常规设备,在研磨、化学腐蚀后的硅片表面上先扩散一层厚度为4~8μm,杂质浓度为4×1020~9×1020cm-3磷扩散层,抛去硅片一面的磷扩散层,在硅片另一面及侧面的磷扩散层之上同炉先后生长出3~15μm厚度的单晶硅阻挡层,2~7μm厚度的多晶硅吸杂层和4~18μm厚度的高密度缺陷的单晶硅吸杂层。高浓度磷扩散层中之磷作为杂质吸杂源,高密度缺陷单晶硅层之缺陷作为缺陷吸杂源,多晶硅层之晶界作为晶界内吸杂源和晶界附近高密度位错网络之缺陷吸杂源,单晶硅阻挡层的主要作用在于阻挡磷扩散层中之磷向多晶硅层中扩散。假如不设置阻挡层,扩散层中之磷将因高温迅速扩散进入多晶硅层中,这将导致一方面扩散层中的磷浓度降低而降低磷吸杂的效果,另一方面磷大量进入多晶硅晶界内,占据需要吸除的杂质的位置而降低晶界吸杂的效果。本发明获得的硅片具有杂质吸杂。缺陷吸杂和多晶晶粒间界吸杂等多种吸杂效果。
磷吸杂机理主要是磷在硅中与某些受主型杂质原子因库仓引力而形成离子配对,起到固定这些杂质的作用,同时由于极高的磷浓度而产生大量的失配位错网络,亦起着固定杂质的作用。当硅中磷的浓度越高时,形成离子配对的几率越大,并且失配位错网络密度也越大,磷吸杂的效果越显著。因此扩散层中磷的浓度越大越好,磷浓度控制在4×1020~9×1020cm-3范围。
多晶吸杂作用包括多晶晶界内吸杂及晶界附近位错网络吸杂。其吸杂机理是,多晶是由许多取向不一致的单晶晶粒组成,各单晶晶粒之间存在着晶界,在晶界层内原子排列比在晶体中疏松,杂质在晶界层内产生的畸变比晶体内小得多,畸变能也就小,因此也就产生了晶界吸附杂质的能力,少量的杂质和金属元素往往不是均匀地散布在晶体中,而是优先地吸附在晶界层内,从而起到了吸附杂质的作用,这种吸杂称为晶界内吸杂,同时晶界附近是位错网络特别密集的区域,这个位错网络也可以吸附大量的杂质。多晶硅晶界吸杂效果是否显著,主要起决于晶界面积,晶粒越小,晶界的总面积越大,吸杂效果也越显著,本发明中多晶硅晶粒面密度为108~1010cm-2。
缺陷吸杂机理是,当缺陷在晶格中出现时,缺陷的周围便产生应力场,金属杂质原子与缺陷产生交互作用,当金属杂质原子聚集在缺陷的周围时,就降低了交互作用能,于是产生吸附杂质的动力,由于金属杂质原子在缺陷周围的聚集,就降低了晶体中其余部分杂质的浓度,实现了对杂质的吸除。缺陷密度越高,吸杂效果也越好。采用歧化反应生长的单晶,缺陷密度不能作得很高,一般在105cm-2左右,如果工艺条件控制得当,缺陷密度最高可达5×106cm-2(其中包括层错与位错)。采用在多晶硅层上汽相外延生长单晶硅层,不但表面平整光亮,而且位错密度普遍能达到5×106cm-2,最高可达107cm-2量级。要在多晶硅层上长出单晶硅层,条件比较严格,控制比较困难。从理论分析可知,要能在多晶硅层上长出单晶应具备:(1)生长多晶层的单晶衬底应处于低指数面,这与器件制造中所使用的半导体衬底正好一致,因此这点容易满足;(2)生长的多晶层中的晶粒晶向与单晶衬底取向一致的晶粒要有足够大的比例等两个必要的条件,这样才能使多晶层上生长的与衬底取向相一致的晶粒优先发育长大。通过精确控制汽相外延多晶硅层和单晶硅层的生长温度及源与保护气体的比例,使生长的多晶硅层中晶粒晶向与衬底相一致的晶粒数得到大的比例,使在多晶硅层上生长的与衬底取向相一致的晶粒优先发育长大,最后单一取向的晶粒整片地复盖于多晶硅层上,从而获得单晶。经晶向分析证明,生长于多晶硅层上的确实是高密度缺陷的单晶。
多重吸杂技术与“双重吸杂技术”相比,工艺简单、流程时间短。“双重吸杂技术”中包硅、歧化反应需时60~80分钟,多重吸杂技术同炉一次生长的三层汽相外延需时30~50分钟;能节约一定电能,三层汽相外延共需电能相当于包硅、歧化反应所需电能的60%~85%;工艺稳定、重复性好,每次生长的高密度缺陷单晶硅层,位错密度为5×106cm-2的硅片数占总生长数的85%以上。多重吸杂硅片表面掩蔽完善,防止了浓磷外逸而污染管道和硅片;表面平整光亮,给制造器件的工艺带来一定方便;充分利用和发挥了多种吸杂机理的效能。
下面用附图对本发明作进一步详细叙述。
图1为本发明的多重吸杂硅片结构剖面示意图。
图2为本发明磷扩散系统示意图。
图3,为本发明化学汽相外延系统示意图。
图1中经切、磨、抛的硅片衬底〔5〕,在图2的扩散系统中,用POCl3或PCl3或P(CH3O)3为扩散源,用H2或N2为保护气体和携带气体,进行高浓磷扩散,获得扩散深度为4~8μm、扩散浓度为4×1020~9×1020cm-3的磷扩杂层〔1〕,以POCl3为扩散源、N2为保护气体和携带气体为例,扩散条件是N2总流量0.8~2升/分、(POCl3+N2)流量0.2~0.3升/分,O2流量8~20毫升/分、POCl3源温0~30℃,扩散温度1150~1250℃、扩散时间2~4小时;扩磷后的硅片材料背面〔6〕用化学机械方法抛光,去掉10~20μm,以去除硅片背面的氧化层及磷扩散层;硅片经常规清洗烘干之后,在图3的汽相外延系统中,用SiCl4或SiHCl3或SiH4为外延源,H2或N2作保护气体和携带气体,进行同炉一次的三层气相外延,先生长厚度为3~15μm的单晶硅阻挡层〔2〕,次生长厚度为2~7μm的多晶硅吸杂层〔3〕,再生长厚度为4~18μm、失配位错缺陷密度为1×106~1×107cm-2的高密度缺陷单晶硅吸杂层〔4〕。以SiCl4为源、H2为保护气体和携带气体为例,三层生长条件分别是:阻挡层〔2〕生长条件,H2总流量5~18升/分,(SiCl4+H2)流量1~4升/分,SiCl4源温0~30℃,生长温度为1100~1250℃,生长时间4~15分钟;多晶硅吸杂层〔3〕生长条件,H2总流量3~17升/分,(SiCl4+H2)流量0.5~3升/分,SiCl4源温度0~30℃,生长温度750~1050℃,生长时间1~7分钟;高密度缺陷单晶硅吸杂层〔4〕生长条件,H2总流量9~18升/分,(SiCl4+H2)流量1.5~3.5升/分,SiCl4源温0~30℃,生长温度1100~1250℃,生长时间5~18分钟。经使用本发明的吸杂硅片作电荷耦合摄象器件和电荷耦合信号处理器件的衬底材料,暗电流尖锋极微,较未吸杂片小2~3个数量级,平均暗电流密度达5~8nA/cm2。
Claims (7)
1、一种多重吸杂硅片,它具有衬底层[5],高浓度磷吸杂层[1],其特征在于多重吸杂硅片还具有多晶吸杂层[3],高密度缺陷单晶吸杂层[4],用以增强磷吸杂层[1]及多晶吸杂层[3]的吸杂效果的单晶阻挡层[2]。
2、根据权利要求1所述的多重吸杂硅片,其特征在于多晶吸杂层〔3〕由多晶硅构成,多晶硅厚度为2~6μm。
3、根据权利要求1所述的多重吸杂硅片,其特征在于高密度缺陷单晶吸杂层〔4〕由单晶硅构成,单晶硅厚度为4~15μm,单晶硅层错面密度为1×106~1×107cm-2。
4、一种用于制备多重吸杂硅片的技术,这种技术具有获得磷吸杂源的高浓度磷扩散技术,其特征在于这种技术还具有外延生长单晶阻挡层〔2〕的技术,外延生长多晶吸杂层〔3〕的技术,外延生长高密度缺陷单晶吸杂层〔4〕的技术。
5、根据权利要求4所述的制备多重吸杂硅片的技术,其特征在于外延生长单晶阻挡层〔2〕的技术是一种单晶硅化学汽相外延技术,本技术中外延温度为1100~1250℃,外延时间为4~15分钟,保护气体总流量为5~18升/分,携带气体流量为1~3升/分。
6、根据权利要求4所述的制备多重吸杂硅片的技术,其特征在于外延生长多晶吸杂层〔3〕的技术是一种多晶硅化学汽相外延技术,本技术中,外延温度为750~1050℃,外延时间为1~7分钟,保护气体总流量为5~18升/分,携带气体流量为0.5~3升/分。
7、根据权利要求4所述的制备多重吸杂硅片的技术,其特征在于外延生长高密度缺陷单晶吸杂层〔4〕的技术是一种单晶硅化学汽相外延技术,本技术中,外延温度为1150~1260℃,外延时间为5~18分钟,保护气体总流量为7~18升/分,携带气体流量为0.5~3升/分。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 86104069 CN86104069A (zh) | 1986-06-09 | 1986-06-09 | 硅的多重吸杂技术及多重吸杂硅片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 86104069 CN86104069A (zh) | 1986-06-09 | 1986-06-09 | 硅的多重吸杂技术及多重吸杂硅片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN86104069A true CN86104069A (zh) | 1987-02-11 |
Family
ID=4802312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 86104069 Pending CN86104069A (zh) | 1986-06-09 | 1986-06-09 | 硅的多重吸杂技术及多重吸杂硅片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN86104069A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100452305C (zh) * | 2006-06-09 | 2009-01-14 | 河北工业大学 | 硅单晶片器件制备区域表面完美性的控制方法 |
CN102637778A (zh) * | 2012-05-10 | 2012-08-15 | 英利能源(中国)有限公司 | 一种pn结的扩散方法 |
CN101070621B (zh) * | 1997-04-09 | 2012-09-05 | Memc电子材料有限公司 | 低缺陷密度、理想氧沉淀的硅 |
CN103367125A (zh) * | 2013-07-18 | 2013-10-23 | 英利能源(中国)有限公司 | 一种通过改变多晶硅片磷源成分提高扩散质量的方法 |
CN104285285A (zh) * | 2012-08-22 | 2015-01-14 | 富士电机株式会社 | 半导体装置的制造方法 |
CN114038941A (zh) * | 2021-11-05 | 2022-02-11 | 浙江晶科能源有限公司 | 太阳能电池制备方法 |
CN114496733A (zh) * | 2022-04-15 | 2022-05-13 | 济南晶正电子科技有限公司 | 一种高电阻率复合衬底、制备方法及电子元器件 |
-
1986
- 1986-06-09 CN CN 86104069 patent/CN86104069A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101070621B (zh) * | 1997-04-09 | 2012-09-05 | Memc电子材料有限公司 | 低缺陷密度、理想氧沉淀的硅 |
CN100452305C (zh) * | 2006-06-09 | 2009-01-14 | 河北工业大学 | 硅单晶片器件制备区域表面完美性的控制方法 |
CN102637778A (zh) * | 2012-05-10 | 2012-08-15 | 英利能源(中国)有限公司 | 一种pn结的扩散方法 |
CN104285285A (zh) * | 2012-08-22 | 2015-01-14 | 富士电机株式会社 | 半导体装置的制造方法 |
CN104285285B (zh) * | 2012-08-22 | 2017-03-01 | 富士电机株式会社 | 半导体装置的制造方法 |
CN103367125A (zh) * | 2013-07-18 | 2013-10-23 | 英利能源(中国)有限公司 | 一种通过改变多晶硅片磷源成分提高扩散质量的方法 |
CN114038941A (zh) * | 2021-11-05 | 2022-02-11 | 浙江晶科能源有限公司 | 太阳能电池制备方法 |
CN114496733A (zh) * | 2022-04-15 | 2022-05-13 | 济南晶正电子科技有限公司 | 一种高电阻率复合衬底、制备方法及电子元器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5094697A (en) | Photovoltaic device and method for producing the same | |
CN1828836B (zh) | 外延半导体衬底的制造方法和半导体器件的制造方法 | |
EP0635879B1 (en) | Process for producing a semiconductor silicon wafer | |
JP2726583B2 (ja) | 半導体基板 | |
CA1075831A (en) | Forming silicon integrated circuit region by the implantation of arsenic and germanium | |
US5486237A (en) | Polysilicon thin film and method of preparing polysilicon thin film and photovoltaic element containing same | |
JP4117914B2 (ja) | 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層 | |
CN101521199B (zh) | 硅衬底及其制造方法 | |
KR920003291B1 (ko) | 반도체 장치 제조방법 | |
US4338481A (en) | Very thin silicon wafer base solar cell | |
CN102376749A (zh) | 硅晶片及其制造方法 | |
TW200525053A (en) | Process for producing highly doped semiconductor wafers, and dislocation-free, highly doped semiconductor wafers | |
Yeh et al. | Strain compensation in silicon by diffused impurities | |
JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
CN86104069A (zh) | 硅的多重吸杂技术及多重吸杂硅片 | |
JP2005159312A (ja) | 太陽電池用多結晶シリコン基板の母材および太陽電池用多結晶シリコン基板 | |
US4401506A (en) | Process for producing semiconductor device | |
JPS6031232A (ja) | 半導体基体の製造方法 | |
KR20110059366A (ko) | 분리 영역이 형성된 단결정 반도체 기판과 이를 이용한 태양전지 및 그 제조방법 | |
EP0903429B1 (en) | Process for producing heavily doped silicon | |
Arias et al. | MBE p-type Hg1-xCdxTe grown on the (110) orientation | |
US4230508A (en) | Method of making semicrystalline silicon article | |
JPH11238689A (ja) | エピタキシャル半導体ウエーハ | |
JP7331520B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法および半導体装置の製造方法 | |
Martinuzzi et al. | Influence of oxygen on external phosphorus gettering in disordered silicon wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |