JP7331520B2 - エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法および半導体装置の製造方法 - Google Patents
エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7331520B2 JP7331520B2 JP2019135651A JP2019135651A JP7331520B2 JP 7331520 B2 JP7331520 B2 JP 7331520B2 JP 2019135651 A JP2019135651 A JP 2019135651A JP 2019135651 A JP2019135651 A JP 2019135651A JP 7331520 B2 JP7331520 B2 JP 7331520B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- silicon
- oxygen concentration
- epitaxial layer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 343
- 229910052710 silicon Inorganic materials 0.000 title claims description 343
- 239000010703 silicon Substances 0.000 title claims description 343
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 119
- 229910052760 oxygen Inorganic materials 0.000 claims description 119
- 239000001301 oxygen Substances 0.000 claims description 119
- 238000000034 method Methods 0.000 claims description 59
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 description 218
- 239000010410 layer Substances 0.000 description 94
- 125000004429 atom Chemical group 0.000 description 32
- 230000007547 defect Effects 0.000 description 30
- 239000013078 crystal Substances 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 22
- 239000000758 substrate Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法、シリコンウェーハおよび半導体装置の製造方法に関する。
近年、電力用途向けのスイッチングデバイスとして、サイリスタやバイポーラトランジスタ、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）などが盛んに開発されている。中でも、ＩＧＢＴは、ＭＯＳＦＥＴの高速性とバイポーラトランジスタの低飽和電圧特性とを兼ね備えたデバイスであり、ハイブリッド車や電気自動車の動力モータ用電源のように、大容量、高耐圧、高速スイッチングが求められる用途において注目を集めている。
ＩＧＢＴは、シリコンウェーハの表面側に形成されたゲート電極およびエミッタ電極と、裏面側に形成されたコレクタ電極とを有するゲート電圧駆動型のスイッチングデバイス（「縦型ＩＧＢＴ」とも言う。）であり、スイッチング電流は、表面側のエミッタと裏面側のコレクタとの間のシリコンウェーハ全体を流れる。従って、シリコンウェーハ内部に結晶欠陥が存在すると、デバイス特性が悪化するため、シリコンウェーハには、ウェーハ表面から裏面に至るまで結晶欠陥が存在しないことが重要である。
また、シリコンウェーハの抵抗率は、ウェーハ全体に亘って高抵抗でばらつきがないことも重要である。この点について、シリコンウェーハに酸素が含まれていると、シリコンウェーハに熱処理を施した際に酸素ドナーが発生し、シリコンウェーハの抵抗率が変動する。従って、シリコンウェーハの酸素濃度が低いことも重要である。
こうしたことから、従来、縦型ＩＧＢＴ用のシリコンウェーハとしては、チョクラルスキー（ＣＺ：Czochralski）法に比べて結晶欠陥が少なく、低酸素濃度の単結晶シリコンを製造することが可能な浮遊帯溶融（ＦＺ：Floating Zone）法により製造された単結晶シリコンインゴットから採取されたシリコンウェーハが用いられてきた。
しかしながら、ＦＺ法によって製造可能な単結晶シリコンインゴットの直径は２００ｍｍ程度までであり、直径２００ｍｍを超える大口径の単結晶シリコンインゴットを製造することは困難である。そこで、大口径の単結晶シリコンインゴットを育成することが可能なＣＺ法を用いて、低酸素濃度かつ結晶欠陥の少ない縦型ＩＧＢＴ用のシリコンウェーハを製造する技術が開発されてきた。
例えば、特許文献１には、ＣＺ法によって単結晶シリコンインゴットを育成する際に、原料融液の対流を抑制するために磁場を印加し（Magnetic field applied Czochralski method、ＭＣＺ法）、かつシリコンより融点が高く組成に酸素原子を含まない材質で構成されたルツボを用いることにより、酸素濃度が１×１０17ａｔｏｍｓ／ｃｍ3以下であり、かつ抵抗率面内分布が１０％以内であるシリコン単結晶ウェーハを製造する方法について記載されている。
上記特許文献１の方法により、低酸素濃度かつ結晶欠陥の少ないシリコンウェーハを作製することができる。しかし、上述のように作製されたシリコンウェーハは、酸素濃度が低いが故に強度が低い。そのため、デバイス形成工程において、シリコンウェーハにスリップ転位が発生するおそれがある。
すなわち、近年、デバイス形成工程において、シリコンウェーハには急速昇降温熱処理装置を用いた過酷な熱処理が施されるようになっており、シリコンウェーハに対して大きな熱応力が負荷されてスリップ転位が発生しやすい状況にある。こうしたことから、デバイス形成工程においてスリップ転位が発生せず、低酸素濃度かつ結晶欠陥が少ないシリコンウェーハが望まれている。
本発明は、上記課題を鑑みてなされたものであり、その目的とするところは、デバイス形成工程においてスリップ転位が発生せず、低酸素濃度かつ結晶欠陥が少ないシリコンウェーハを提供することにある。
上記課題を解決する本発明は、以下の通りである。
［１］チョクラルスキー法により育成された単結晶シリコンインゴットから採取されたシリコンウェーハの表面にシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを得るエピタキシャルシリコンウェーハの製造方法において、
前記シリコンウェーハとして、５×１０17ａｔｏｍｓ／ｃｍ3以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有し、かつ前記シリコンエピタキシャル層の抵抗率以上の抵抗率を有するものを用い、
前記シリコンウェーハ上に抵抗率が４０Ω・ｃｍ以上１００００Ω・ｃｍ以下、かつ厚みが５０μｍ以上４００μｍ以下のシリコンエピタキシャル層を形成することを特徴とするエピタキシャルシリコンウェーハの製造方法。
［１］チョクラルスキー法により育成された単結晶シリコンインゴットから採取されたシリコンウェーハの表面にシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを得るエピタキシャルシリコンウェーハの製造方法において、
前記シリコンウェーハとして、５×１０17ａｔｏｍｓ／ｃｍ3以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有し、かつ前記シリコンエピタキシャル層の抵抗率以上の抵抗率を有するものを用い、
前記シリコンウェーハ上に抵抗率が４０Ω・ｃｍ以上１００００Ω・ｃｍ以下、かつ厚みが５０μｍ以上４００μｍ以下のシリコンエピタキシャル層を形成することを特徴とするエピタキシャルシリコンウェーハの製造方法。
［２］前記シリコンエピタキシャル層の導電型を、前記シリコンウェーハの導電型と同じにし、かつ前記シリコンウェーハは、抵抗率が前記シリコンエピタキシャル層の抵抗率の１０倍以上であるものを用いる、前記［１］に記載のエピタキシャルシリコンウェーハの製造方法。
［３］前記シリコンエピタキシャル層は、前記シリコンウェーハから前記シリコンエピタキシャル層内に酸素が拡散することにより形成された酸素濃度が４×１０16ａｔｏｍｓ／ｃｍ3以上である高酸素濃度領域と、酸素濃度が４×１０16ａｔｏｍｓ／ｃｍ3未満の低酸素濃度領域とからなり、前記シリコンエピタキシャル層は、前記低酸素濃度領域の厚みが要求されるシリコンエピタキシャル層の厚みを満たすように形成する、前記［１］または［２］に記載のエピタキシャルシリコンウェーハの製造方法。
［４］シリコンウェーハと、該シリコンウェーハ上のシリコンエピタキシャル層とを有するエピタキシャルシリコンウェーハにおいて、
前記シリコンウェーハは、５×１０17ａｔｏｍｓ／ｃｍ3以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有し、かつ前記シリコンエピタキシャル層の抵抗率以上の抵抗率を有し、
前記シリコンエピタキシャル層は、４０Ω・ｃｍ以上１００００Ω・ｃｍ以下の抵抗率を有し、かつ５０μｍ以上４００μｍ以下の厚みを有することを特徴とするエピタキシャルシリコンウェーハ。
前記シリコンウェーハは、５×１０17ａｔｏｍｓ／ｃｍ3以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有し、かつ前記シリコンエピタキシャル層の抵抗率以上の抵抗率を有し、
前記シリコンエピタキシャル層は、４０Ω・ｃｍ以上１００００Ω・ｃｍ以下の抵抗率を有し、かつ５０μｍ以上４００μｍ以下の厚みを有することを特徴とするエピタキシャルシリコンウェーハ。
［５］前記シリコンエピタキシャル層の導電型と前記シリコンウェーハの導電型とが同じであり、かつ前記シリコンウェーハの抵抗率は前記シリコンエピタキシャル層の抵抗率の１０倍以上である、前記［４］に記載のエピタキシャルシリコンウェーハ。
［６］前記［３］に記載されたエピタキシャルシリコンウェーハの製造方法によって製造されたエピタキシャルシリコンウェーハの前記シリコンウェーハおよび前記シリコンエピタキシャル層における前記高酸素濃度領域を除去し、前記低酸素濃度領域で構成されたシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法。
［７］酸素濃度が４×１０16ａｔｏｍｓ／ｃｍ3未満のシリコンエピタキシャル層で構成され、４０Ω・ｃｍ以上１００００Ω・ｃｍ以下の抵抗率を有し、かつ５０μｍ以上４００μｍ以下の厚みを有するシリコンウェーハ。
［８］前記［３］に記載のエピタキシャルシリコンウェーハの製造方法によって製造されたエピタキシャルシリコンウェーハの前記シリコンエピタキシャル層の表面に半導体装置を形成し、その後前記シリコンウェーハおよび前記シリコンエピタキシャル層における前記高酸素濃度領域を除去することを特徴とする半導体装置の製造方法。
本発明によれば、デバイス形成工程においてスリップ転位が発生せず、低酸素濃度かつ結晶欠陥が少ないシリコンウェーハを提供することができる。
（エピタキシャルシリコンウェーハの製造方法）
以下、図面を参照して本発明の実施形態について説明する。本発明の一実施形態は、エピタキシャルシリコンウェーハを製造する方法であり、チョクラルスキー法により育成された単結晶シリコンインゴットから採取されたシリコンウェーハの表面にシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを得るエピタキシャルシリコンウェーハの製造方法である。ここで、上記シリコンウェーハとして、５×１０17ａｔｏｍｓ／ｃｍ3以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有し、かつシリコンエピタキシャル層の抵抗率以上の抵抗率を有するものを用い、シリコンウェーハ上に抵抗率が４０Ω・ｃｍ以上１００００Ω・ｃｍ以下、かつ厚みが５０μｍ以上４００μｍ以下のシリコンエピタキシャル層を形成することを特徴とする。
以下、図面を参照して本発明の実施形態について説明する。本発明の一実施形態は、エピタキシャルシリコンウェーハを製造する方法であり、チョクラルスキー法により育成された単結晶シリコンインゴットから採取されたシリコンウェーハの表面にシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを得るエピタキシャルシリコンウェーハの製造方法である。ここで、上記シリコンウェーハとして、５×１０17ａｔｏｍｓ／ｃｍ3以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有し、かつシリコンエピタキシャル層の抵抗率以上の抵抗率を有するものを用い、シリコンウェーハ上に抵抗率が４０Ω・ｃｍ以上１００００Ω・ｃｍ以下、かつ厚みが５０μｍ以上４００μｍ以下のシリコンエピタキシャル層を形成することを特徴とする。
本発明者は、デバイス形成工程においてスリップ転位が発生せず、低酸素濃度かつ結晶欠陥が少ないシリコンウェーハを提供する方途について鋭意検討した。上述のように、ＣＺ法を用いて低酸素濃度かつ結晶欠陥が少ないシリコンウェーハを得ることはできるが、低酸素濃度のシリコンウェーハであるが故にシリコンウェーハそのものの強度が低く、デバイス形成工程における熱処理によってシリコンウェーハにスリップ転位が発生するおそれがある。
シリコンウェーハの酸素濃度の低減とシリコンウェーハの強度とはトレードオフの関係にある。そのため、バルクのシリコンウェーハを用いてウェーハの低酸素濃度化と高強度化とを両立させるのは困難である。
そこで本発明者は、低酸素濃度で結晶欠陥が少なく、しかも強度の高いシリコンウェーハを得るべく、鋭意検討を重ねた。その結果、従来のバルクのシリコンウェーハではなく、シリコンウェーハ上にシリコンエピタキシャル層を成長させたエピタキシャルシリコンウェーハを用い、縦型ＩＧＢＴを形成するデバイス形成領域を全て、シリコンエピタキシャル層で構成することに想到した。
すなわち、特許文献１をはじめとする従来技術においては、図１（ａ）に示すように、デバイス形成工程において、ＦＺ法やＭＣＺ法により得られた単結晶シリコンインゴットから採取されたバルクのシリコンウェーハ上に縦型ＩＧＢＴを形成し、組立工程においてシリコンウェーハの裏面を研削および研磨して所定の厚みに調整する。
これに対して、本発明においては、図１（ｂ）に示すように、デバイス形成工程において、エピタキシャルシリコンウェーハのシリコンエピタキシャル層のみを縦型ＩＧＢＴを形成するシリコン層として構成するのである。
すなわち、酸素を含む石英ルツボを用いて単結晶シリコンを製造するＣＺ法とは異なり、シリコンエピタキシャル層は、酸素の混入を抑制して形成することができる。また、ＣＺ法により得られるシリコンウェーハに比べて、結晶欠陥の少ないシリコン層を得ることができる。このように、シリコンエピタキシャル層は、縦型ＩＧＢＴの形成に適した低酸素濃度かつ結晶欠陥の少ないシリコン層である。
しかし、シリコンエピタキシャル層の酸素濃度は、ＣＺ法により得られた低酸素濃度のバルクのシリコンウェーハと同様に低い。そのため、エピタキシャルシリコンウェーハの基板として低酸素濃度のシリコンウェーハを用いると、エピタキシャルシリコンウェーハ全体の強度が低くなり、デバイス形成工程においてスリップ転位が発生するおそれがある。
そこで本発明者は、デバイス形成工程においてスリップ転位が発生しない強度を有するエピタキシャルシリコンウェーハを製造する方途について鋭意検討した。その結果、エピタキシャルシリコンウェーハの基板として、デバイス形成工程においてスリップ転位が発生しない比較的高濃度の酸素濃度、具体的には、酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）が５×１０17ａｔｏｍｓ／ｃｍ3以上のシリコンウェーハを用いることが極めて有効であることを見出し、本発明を完成させたのである。
なお、上述のように、シリコンウェーハにおける酸素濃度は、デバイス形成工程においてスリップ転位が発生するのを防止するために、従来ＩＧＢＴ用に用いられているシリコンウェーハに比べて高い。そのため、図２に示すように、シリコンウェーハ上にシリコンエピタキシャル層を形成する際に、シリコンウェーハ中の酸素がシリコンエピタキシャル層に拡散し、デバイス形成工程における熱処理によりドナー化する。その結果、酸素が拡散したシリコンエピタキシャル層内の領域（以下、「酸素拡散領域」と言う。）の抵抗率は変動する。
ただし、上述のように酸素拡散領域が形成されたエピタキシャル層には、酸素濃度が比較的高い領域、具体的には、酸素濃度が４×１０16ａｔｏｍｓ／ｃｍ3以上の高酸素濃度領域と、酸素濃度が比較的低い領域、具体的には、酸素濃度が４×１０16ａｔｏｍｓ／ｃｍ3未満である低酸素濃度領域とが形成され、低酸素濃度領域については、酸素ドナーによる抵抗率の変動への影響は小さい。そこで、本発明においては、シリコンエピタキシャル層のうち、低酸素濃度領域を縦型ＩＧＢＴを形成することが可能なデバイス形成可能領域として用いる。
このような本発明によるエピタキシャルシリコンウェーハによって、直径２００ｍｍを超えるシリコンウェーハを用いて、スリップ転位を発生させることなく縦型ＩＧＢＴデバイスを作製することが可能になる。以下、各構成について説明する。
まず、エピタキシャルシリコンウェーハの基板として、ＣＺ法により育成された単結晶シリコンインゴットから採取されたシリコンウェーハを用意する。上述のように、ＦＺ法により直径２００ｍｍを超える大口径（例えば、直径３００ｍｍ～４５０ｍｍ）のシリコン単結晶を育成することは困難である。この点、ＣＺ法により直径３００ｍｍ以上の単結晶シリコンを育成することは比較的容易である。そこで、本発明においては、エピタキシャルシリコンウェーハの基板として、ＣＺ法により育成された単結晶シリコンインゴットから採取されたシリコンウェーハを用いる。
上記シリコンウェーハは、具体的には、単結晶シリコン育成装置により育成された単結晶シリコンインゴットを薄くスライスし、平面研削（ラッピング）工程、エッチング工程および鏡面研磨（ポリッシング）工程を経て最終洗浄することにより製造することができる。
シリコンウェーハの導電型は、ｎ型またはｐ型とすることができる。ｎ型のドーパントとしては、リン（Ｐ）やヒ素（Ａｓ）、アンチモン（Ｓｂ）などを用いることができる。また、ｐ型のドーパントとしては、ホウ素（Ｂ）やアルミニウム（Ａｌ）などを用いることができる。
本発明において、シリコンウェーハの酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）は、５×１０17ａｔｏｍｓ／ｃｍ3以上とすることが肝要である。シリコンウェーハの上に形成されるシリコン層はエピタキシャル層であるため、酸素濃度が低い。そのため、基板であるシリコンウェーハの酸素濃度が低いと、エピタキシャルシリコンウェーハ全体としての酸素濃度が低くなるため、エピタキシャルシリコンウェーハそのものの強度が低下してしまい、デバイス形成工程においてスリップ転位が発生するおそれがある。
そこで、本発明においては、エピタキシャルシリコンウェーハの基板であるシリコンウェーハの酸素濃度を、スリップ転位が発生しない酸素濃度、具体的には５×１０17ａｔｏｍｓ／ｃｍ3以上とする。後述する実施例に示すように、シリコンウェーハの酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を５×１０17ａｔｏｍｓ／ｃｍ3以上とすることにより、デバイス形成工程においてシリコンウェーハへのスリップ転位の発生を防止することができる。
また、本発明においては、シリコンウェーハの抵抗率は、シリコンエピタキシャル層の抵抗率以上とする。これにより、シリコンウェーハに添加されたドーパントがシリコンエピタキシャル層に拡散して、シリコンウェーハを汚染するのを抑制することができる。シリコンウェーハの具体的な抵抗率は、例えば４０Ω・ｃｍ以上１００００Ω・ｃｍ以下である。シリコンウェーハの抵抗率は、シリコンエピタキシャル層の抵抗率の１０倍以上とすることが好ましい。
また、シリコンウェーハは、ＬＰＤ（Light Point Defect）評価にて０．１２μｍ以上の欠陥（以下、「ＬＰＤ欠陥」とも言う。）が存在しないシリコンウェーハであることが好ましい。これにより、シリコンエピタキシャル層に形成されるエピタキシャル欠陥の形成を抑制することができる。ＬＰＤ欠陥が存在しないシリコンウェーハは、ＣＺ法により単結晶シリコンインゴットを育成する際に、引き上げ方向の結晶の温度勾配Ｇに対する結晶の引き上げ速度Ｖの比（Ｖ／Ｇ）を適切に制御して単結晶シリコンインゴットを育成することによって得ることができる。
ここで、本発明における「ＬＰＤ欠陥が存在しないシリコンウェーハ」とは、以下に説明する観察評価により、ＬＰＤ欠陥が検出されないシリコンウェーハを意味するものとする。すなわち、まず、ＣＺ法により育成された単結晶シリコンインゴットから採取されたシリコンウェーハに対して、ＳＣ－１洗浄（すなわち、アンモニア水と過酸化水素水と超純水とを１：１：１５で混合した混合液による洗浄）を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてＫＬＡ－Ｔｅｎｃｏｒ社製：Ｓｕｒｆｓｃａｎ ＳＰ－２を用いて観察する。その際、観察モードはＯｂｌｉｑｕｅモード（斜め入射モード）とする。このような評価によってサイズが０．１２μｍ以上のＬＰＤが観察されないシリコンウェーハを「ＬＰＤ欠陥が存在しないシリコンウェーハ」とする。
シリコンウェーハの厚みは、縦型ＩＧＢＴを形成する上で十分な強度を有していれば特に限定されないが、７００μｍ以上１０００μｍ以下とすることが好ましい。
また、シリコンウェーハに炭素や窒素を含有させることによりシリコンウェーハの強度向上を図ることができることが知られているが、本発明者らの実験によれば、シリコンウェーハに炭素や窒素を含有させると、炭素や窒素に起因する微小欠陥が形成されやすいことが確認された。そのため、シリコンウェーハには炭素や窒素を添加しないことが好ましい。具体的には、シリコンウェーハの炭素濃度は１×１０14ａｔｏｍｓ／ｃｍ3以下とすることが好ましい。これにより、炭素起因の結晶欠陥の形成を防止することができる。同様に、シリコンウェーハの窒素濃度は１×１０13ａｔｏｍｓ／ｃｍ3以下とすることが好ましい。これにより、窒素起因の結晶欠陥の形成を防止することができる。
次に、上述のシリコンウェーハ上にシリコンエピタキシャル層を形成し、エピタキシャルシリコンウェーハを得る。シリコンエピタキシャル層は、ＣＶＤ法などの従来公知の方法により行うことができる。
上述のように、本発明においては、縦型ＩＧＢＴを形成するデバイス形成領域の全てをシリコンエピタキシャル層で構成する。これにより、縦型ＩＧＢＴに要求される低酸素濃度かつ結晶欠陥の少ないシリコン層を得ることができる。なお、シリコンエピタキシャル層の酸素濃度は、ＳＩＭＳ（Secondary Ion Mass Spectrometry）による酸素濃度の分析下限値未満（例えば、１×１０16ａｔｏｍｓ／ｃｍ3未満）である。
シリコンエピタキシャル層の厚みは、５０μｍ以上４００μｍ以下とする。縦型ＩＧＢＴの形成に使用されるシリコン層の厚みは、現状では５０μｍ以上４００μｍ以下程度である。そこで、シリコンエピタキシャル層の厚みは、５０μｍ以上４００μｍ以下とする。なお、本発明において、シリコンエピタキシャル層の厚みは、上述した高酸素濃度領域の厚みを除いた低酸素濃度領域の厚みが上記要件を満足するようにする。
また、シリコンエピタキシャル層の抵抗率は、４０Ω・ｃｍ以上１００００Ω・ｃｍとする。これにより、縦型ＩＧＢＴに要求される耐圧性能を実現することができる。シリコンエピタキシャル層の抵抗率は、シリコンエピタキシャル層内に取り込まれるドーパントの量を調整することにより、調整することができる。なお、本発明において、抵抗率は、測定した抵抗値をシリコンエピタキシャル層の厚みで割った値を意味している。また、シリコンエピタキシャル層の抵抗率は、上述した高酸素濃度領域の厚みを除いた低酸素濃度領域の厚みが上記要件を満足するようにする。
また、シリコンエピタキシャル層の導電型を、シリコンウェーハの導電型と同じにすることが好ましい。具体的には、ｐ型シリコンウェーハ上にはｐ型シリコンエピタキシャル層を形成し、ｎ型シリコンウェーハ上にはｎ型シリコンエピタキシャル層を形成することが好ましい。これにより、シリコンエピキシャル層の成長中にシリコンウェーハからシリコンエピタキシャル層内に拡散するドーパントによる導電型の反転を防止することができる。
上述のように、縦型ＩＧＢＴが形成されるデバイス形成領域の抵抗率は高抵抗でばらつきがないことが要求されるため、シリコンエピタキシャル層のうち、上記高濃度酸素領域は縦型ＩＧＢＴの形成に用いることができず、残りの低酸素濃度領域の領域のみにしか縦型ＩＧＢＴを形成することができない。そこで、シリコンエピタキシャル層は、低酸素濃度領域の厚みが要求されるシリコンエピタキシャル層の厚みを満たすように形成することが好ましい。これにより、縦型ＩＧＢＴの形成に必要な厚みを有するデバイス形成領域を確保することができる。
（エピタキシャルシリコンウェーハ）
次に、本発明による別の実施形態であるエピタキシャルシリコンウェーハについて説明する。本発明によるエピタキシャルシリコンウェーハは、シリコンウェーハと、該シリコンウェーハ上のシリコンエピタキシャル層とを有するエピタキシャルシリコンウェーハである。ここで、上記シリコンウェーハは、５×１０17ａｔｏｍｓ／ｃｍ3以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有し、かつシリコンエピタキシャル層の抵抗率以上の抵抗率を有し、上記エピタキシャル層は、５０μｍ以上４００μｍ以下の厚みを有することを特徴とする。本発明によるエピタキシャルシリコンウェーハは、上述した本発明によるエピタキシャルシリコンウェーハの製造方法により得ることができる。
次に、本発明による別の実施形態であるエピタキシャルシリコンウェーハについて説明する。本発明によるエピタキシャルシリコンウェーハは、シリコンウェーハと、該シリコンウェーハ上のシリコンエピタキシャル層とを有するエピタキシャルシリコンウェーハである。ここで、上記シリコンウェーハは、５×１０17ａｔｏｍｓ／ｃｍ3以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有し、かつシリコンエピタキシャル層の抵抗率以上の抵抗率を有し、上記エピタキシャル層は、５０μｍ以上４００μｍ以下の厚みを有することを特徴とする。本発明によるエピタキシャルシリコンウェーハは、上述した本発明によるエピタキシャルシリコンウェーハの製造方法により得ることができる。
本発明によるエピタキシャルシリコンウェーハは、縦型ＩＧＢＴが形成されるデバイス形成領域が全て、シリコンエピタキシャル層で構成されている。そのため、デバイス形成領域が低酸素濃度かつ結晶欠陥が少ない、縦型ＩＧＢＴの形成に適したシリコン層で構成される。また、エピタキシャルシリコンウェーハの基板であるシリコンウェーハが、５×１０17ａｔｏｍｓ／ｃｍ3以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有するため、デバイス形成工程においてスリップ転位が発生するのを防止することができる。
上記シリコンウェーハは、ＬＰＤ欠陥の存在しないシリコンウェーハであることが好ましいこと、また、シリコンエピタキシャル層の導電型とシリコンウェーハの導電型とが同じであることが好ましいことは既述の通りである。
（シリコンウェーハの製造方法およびシリコンウェーハ）
本発明によるシリコンウェーハの製造方法は、上述した本発明によるエピタキシャルシリコンウェーハの製造方法によって製造されたエピタキシャルシリコンウェーハのシリコンウェーハおよびシリコンエピタキシャル層における高酸素濃度領域を除去し、低酸素濃度領域で構成されたシリコンウェーハを得ることを特徴とする。これにより、低酸素濃度かつ結晶欠陥が少ないシリコンエピタキシャル層で構成されたシリコンウェーハを得ることができる。
本発明によるシリコンウェーハの製造方法は、上述した本発明によるエピタキシャルシリコンウェーハの製造方法によって製造されたエピタキシャルシリコンウェーハのシリコンウェーハおよびシリコンエピタキシャル層における高酸素濃度領域を除去し、低酸素濃度領域で構成されたシリコンウェーハを得ることを特徴とする。これにより、低酸素濃度かつ結晶欠陥が少ないシリコンエピタキシャル層で構成されたシリコンウェーハを得ることができる。
具体的には、上述の方法で得られる本発明によるシリコンウェーハは、酸素濃度が４×１０16ａｔｏｍｓ／ｃｍ3未満のシリコンエピタキシャル層で構成され、４０Ω・ｃｍ以上１００００Ω・ｃｍ以下の抵抗率を有し、かつ５０μｍ以上４００μｍ以下の厚みを有するシリコンウェーハであり、縦型ＩＧＢＴの形成に適したシリコンウェーハである。
なお、上記シリコンウェーハの厚みは小さいため、汚染の少ない石英や安価の適切な支持基板上に貼り合わせて搬送工程やデバイス形成工程に供することが好ましい。シリコンウェーハの支持基板の貼り合わせは、例えば特開２０１７－０４５８８６号公報に記載された真空常温接合技術などを用いて行うことができる。
上記シリコンウェーハの酸素濃度は、特許文献１に記載されたバルクのシリコンウェーハと同様に低い。しかし、デバイス形成工程においてウェーハの支持部が上記シリコンウェーハに直接接触しないため、デバイス形成工程においてシリコンウェーハにスリップ転位は発生しない。
（半導体装置の製造方法）
続いて、本発明による半導体装置の製造方法について説明する。本発明によるエピタキシャルシリコンウェーハは、上述した本発明によるエピタキシャルウェーハの製造方法によって製造されたエピタキシャルシリコンウェーハのシリコンエピタキシャル層の表面に半導体装置を形成し、その後シリコンウェーハおよびシリコンエピタキシャル層における高酸素濃度領域を除去することを特徴とする。
続いて、本発明による半導体装置の製造方法について説明する。本発明によるエピタキシャルシリコンウェーハは、上述した本発明によるエピタキシャルウェーハの製造方法によって製造されたエピタキシャルシリコンウェーハのシリコンエピタキシャル層の表面に半導体装置を形成し、その後シリコンウェーハおよびシリコンエピタキシャル層における高酸素濃度領域を除去することを特徴とする。
上述のように、本発明によるエピタキシャルシリコンウェーハの製造方法によって、縦型ＩＧＢＴの形成に適した、デバイス形成工程においてスリップ転位が発生せず、低酸素濃度かつ結晶欠陥が少ないエピタキシャルシリコンウェーハが得られる。こうして得られたエピタキシャルシリコンウェーハのエピタキシャルシリコン層に縦型ＩＧＢＴなどの半導体装置を形成し、その後エピタキシャルシリコンウェーハの基板であるシリコンウェーハおよびシリコンウェーハにおける高酸素濃度領域を削除することにより、優れたデバイス特性を有する半導体装置を製造することができる。
以下、本発明の実施例について説明するが、本発明は実施例に限定されない。
（従来例１）
ＣＺ法により単結晶シリコンインゴット（直径：２００ｍｍ、導電型：ｎ型、ドーパント：リン、抵抗率：５０００Ω・ｃｍ、酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）：１×１０17ａｔｏｍｓ／ｃｍ3）を育成した。次いで、得られた単結晶シリコンインゴットに対してウェーハ加工処理を施し、直径２００ｍｍのシリコンウェーハを得た。
ＣＺ法により単結晶シリコンインゴット（直径：２００ｍｍ、導電型：ｎ型、ドーパント：リン、抵抗率：５０００Ω・ｃｍ、酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）：１×１０17ａｔｏｍｓ／ｃｍ3）を育成した。次いで、得られた単結晶シリコンインゴットに対してウェーハ加工処理を施し、直径２００ｍｍのシリコンウェーハを得た。
（発明例１）
ＣＺ法により単結晶シリコンインゴット（直径：２００ｍｍ、導電型：ｎ型、ドーパント：リン、抵抗率：５０００Ω・ｃｍ、酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）：５×１０17ａｔｏｍｓ／ｃｍ3）を育成した。次いで、得られた単結晶シリコンインゴットに対してウェーハ加工処理を施し、直径２００ｍｍのシリコンウェーハを得た。得られたシリコンウェーハをエピタキシャル成長炉内に導入し、炉内温度１１７５℃でシリコンエピタキシャル層（抵抗率：５００Ω・ｃｍ、厚み：４００μｍ）を成長させた。こうして本発明によるエピタキシャルシリコンウェーハを作製した。得られたエピタキシャルシリコンウェーハの仕様を表１に示す。
ＣＺ法により単結晶シリコンインゴット（直径：２００ｍｍ、導電型：ｎ型、ドーパント：リン、抵抗率：５０００Ω・ｃｍ、酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）：５×１０17ａｔｏｍｓ／ｃｍ3）を育成した。次いで、得られた単結晶シリコンインゴットに対してウェーハ加工処理を施し、直径２００ｍｍのシリコンウェーハを得た。得られたシリコンウェーハをエピタキシャル成長炉内に導入し、炉内温度１１７５℃でシリコンエピタキシャル層（抵抗率：５００Ω・ｃｍ、厚み：４００μｍ）を成長させた。こうして本発明によるエピタキシャルシリコンウェーハを作製した。得られたエピタキシャルシリコンウェーハの仕様を表１に示す。
（発明例２）
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を８×１０17ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を８×１０17ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
（発明例３）
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を９×１０17ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を９×１０17ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
（発明例４）
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を１．１×１０18ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を１．１×１０18ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
（発明例５）
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を１．２×１０18ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を１．２×１０18ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
（発明例６）
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を１．３×１０18ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を１．３×１０18ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
（発明例７）
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を１．５×１０18ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を１．５×１０18ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
（発明例８）
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を１．６×１０18ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を１．６×１０18ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
（比較例１）
発明例１と同様に、エピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を２×１０17ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
発明例１と同様に、エピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を２×１０17ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
（比較例２）
発明例１と同様に、エピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を３×１０17ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
発明例１と同様に、エピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの酸素濃度を３×１０17ａｔｏｍｓ／ｃｍ3とした。その他の条件は発明例１と全て同じである。
（従来例２）
従来例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとした。その他の条件は従来例１と全て同じである。
従来例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとした。その他の条件は従来例１と全て同じである。
（発明例９）
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例１と全て同じである。
発明例１と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例１と全て同じである。
（発明例１０）
発明例２と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例２と全て同じである。
発明例２と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例２と全て同じである。
（発明例１１）
発明例３と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例３と全て同じである。
発明例３と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例３と全て同じである。
（発明例１２）
発明例４と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例４と全て同じである。
発明例４と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例４と全て同じである。
（発明例１３）
発明例５と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例５と全て同じである。
発明例５と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例５と全て同じである。
（発明例１４）
発明例６と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例６と全て同じである。
発明例６と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例６と全て同じである。
（発明例１５）
発明例７と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例７と全て同じである。
発明例７と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例７と全て同じである。
（発明例１６）
発明例８と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例８と全て同じである。
発明例８と同様に、本発明によるエピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は発明例８と全て同じである。
（比較例３）
比較例１と同様に、エピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は比較例１と全て同じである。
比較例１と同様に、エピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は比較例１と全て同じである。
（比較例４）
比較例２と同様に、エピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は比較例２と全て同じである。
比較例２と同様に、エピタキシャルシリコンウェーハを作製した。ただし、単結晶シリコンインゴットの抵抗率を１０００Ω・ｃｍとし、シリコンエピタキシャル層の抵抗率を４０Ω・ｃｍ、厚みを５０μｍとした。その他の条件は比較例２と全て同じである。
＜酸素拡散領域の厚みの評価＞
発明例１～１６、比較例１～４のエピタキシャルウェーハを作製した後にウェーハを劈開してチップ状サンプルを作製し、そのチップ状サンプルに対してシリコンウェーハの裏面からシリコンエピタキシャル層との境界近くまで研削研磨し、ＳＩＭＳ分析によりシリコンウェーハ側からシリコンエピタキシャル層に向かってウェーハ深さ方向の酸素濃度分布を評価した。その結果、酸素濃度がＳＩＭＳ分析の検出下限値である１×１０16ａｔｏｍｓ／ｃｍ3以上である領域を酸素拡散領域とし、その膜厚を測定した。また、酸素濃度が４×１０16ａｔｏｍｓ／ｃｍ3以上であるデバイスを形成できない高酸素濃度領域の膜厚についても測定した。得られた結果を表１に示す。
発明例１～１６、比較例１～４のエピタキシャルウェーハを作製した後にウェーハを劈開してチップ状サンプルを作製し、そのチップ状サンプルに対してシリコンウェーハの裏面からシリコンエピタキシャル層との境界近くまで研削研磨し、ＳＩＭＳ分析によりシリコンウェーハ側からシリコンエピタキシャル層に向かってウェーハ深さ方向の酸素濃度分布を評価した。その結果、酸素濃度がＳＩＭＳ分析の検出下限値である１×１０16ａｔｏｍｓ／ｃｍ3以上である領域を酸素拡散領域とし、その膜厚を測定した。また、酸素濃度が４×１０16ａｔｏｍｓ／ｃｍ3以上であるデバイスを形成できない高酸素濃度領域の膜厚についても測定した。得られた結果を表１に示す。
表１から明らかなように、シリコンウェーハの酸素濃度が高いほど、酸素拡散領域の厚みが大きく、縦型ＩＧＢＴの形成が可能なデバイス形成領域の厚みが小さくなることが分かる。表１のように、酸素濃度とデバイスの形成が可能な領域の厚みとの関係を予め求めておくことによって、縦型ＩＧＢＴの形成に必要な厚みを有するシリコンエピタキシャル層を確保することができる。
＜スリップ転位の発生の評価＞
上述のように作製した発明例１～１６、比較例１～４のエピタキシャルシリコンウェーハ、従来例１および２のシリコンウェーハについて、デバイス形成工程においてスリップ転位が発生するか否かの評価を行った。具体的には、各エピタキシャルウェーハに対して、デバイス形成工程を模擬した熱処理（１１５０℃×４時間）を、横型熱処理炉を用いて窒素雰囲気下で施した。そして、Ｘ線回折（X-ray Diffraction、ＸＲＤ）法により、各エピタキシャルウェーハのウェーハ端から３ｍｍ以上の長さのスリップ転位が発生しているか否かを評価した。得られた結果を表１に示す。
上述のように作製した発明例１～１６、比較例１～４のエピタキシャルシリコンウェーハ、従来例１および２のシリコンウェーハについて、デバイス形成工程においてスリップ転位が発生するか否かの評価を行った。具体的には、各エピタキシャルウェーハに対して、デバイス形成工程を模擬した熱処理（１１５０℃×４時間）を、横型熱処理炉を用いて窒素雰囲気下で施した。そして、Ｘ線回折（X-ray Diffraction、ＸＲＤ）法により、各エピタキシャルウェーハのウェーハ端から３ｍｍ以上の長さのスリップ転位が発生しているか否かを評価した。得られた結果を表１に示す。
表１から明らかなように、発明例１～１６については、３ｍｍ以上の長さのスリップ転位が発生していないのに対して、エピタキシャルシリコンウェーハの基板であるシリコンウェーハの酸素濃度が低い比較例１～４、従来例１および２については、熱処理ボートと接触するウェーハ外周部領域において、３ｍｍ以上の長さのスリップ転位の発生が確認された。
＜リーク電流評価＞
シリコンエピタキシャル層内に固溶する酸素が縦型ＩＧＢＴデバイスに与える影響を事前に把握するため、縦型ＩＧＢＴデバイスを構成するｐｎ接合ダイオードを作製し、ｐｎ接合におけるリーク電流を事前に評価した。
シリコンエピタキシャル層内に固溶する酸素が縦型ＩＧＢＴデバイスに与える影響を事前に把握するため、縦型ＩＧＢＴデバイスを構成するｐｎ接合ダイオードを作製し、ｐｎ接合におけるリーク電流を事前に評価した。
具体的には、発明例９、発明例１０、発明例１１のエピタキシャルウェーハに対して、シリコンエピタキシャル層を１０μｍ残すようにシリコンエピタキシャル層表面側から研削研磨を行った。そして、ｎ型シリコンエピキシャル層表面にＢイオン注入してｐ型領域を形成し、ＳＴＩによる素子分離領域、層間膜、Ａｌ配線を順次作製して、リーク電流測定用ｐｎ接合ダイオードサンプルを作製した。
上述のように得られたサンプルに対して、ウェーハ裏面を０Ｖ、ｐ型領域にマイナスの電圧を印加し、そのマイナスの電圧を０Ｖから上昇させて、１×１０-6Ａ／ｃｍ2以上の電流密度で電流が流れる電圧を評価した。その結果、１×１０-6Ａ／ｃｍ2以上の電流密度で電流が流れた電圧の空乏層の深さにおいて、ＳＩＭＳ分析により酸素が４×１０-16ｃｍ-3以上の濃度で存在することが分かった。これにより、リーク電流を抑制するためには、エピタキシャル層内に固溶する酸素濃度を４×１０-16未満にする必要があると判断した。
本発明によれば、デバイス形成工程においてスリップ転位が発生せず、低酸素濃度かつ結晶欠陥が少ないシリコンウェーハを提供することができるため、半導体産業において有用である。
Claims (6)
- チョクラルスキー法により育成された単結晶シリコンインゴットから採取されたシリコンウェーハの表面にシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを得るエピタキシャルシリコンウェーハの製造方法において、
前記シリコンウェーハとして、５×１０１７ａｔｏｍｓ／ｃｍ３以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有し、かつ前記シリコンエピタキシャル層の抵抗率以上の抵抗率を有するものを用い、
前記シリコンウェーハ上に抵抗率が４０Ω・ｃｍ以上１００００Ω・ｃｍ以下、かつ厚みが５０μｍ以上４００μｍ以下のシリコンエピタキシャル層を形成し、
前記シリコンエピタキシャル層は、前記シリコンウェーハから前記シリコンエピタキシャル層内に酸素が拡散することにより形成された酸素濃度が４×１０１６ａｔｏｍｓ／ｃｍ３以上である高酸素濃度領域と、酸素濃度が４×１０１６ａｔｏｍｓ／ｃｍ３未満の低酸素濃度領域とからなり、前記シリコンエピタキシャル層は、前記低酸素濃度領域の厚みが要求されるシリコンエピタキシャル層の厚みを満たすように形成することを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 前記シリコンエピタキシャル層の導電型を、前記シリコンウェーハの導電型と同じにし、かつ前記シリコンウェーハは、抵抗率が前記シリコンエピタキシャル層の抵抗率の１０倍以上であるものを用いる、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
- シリコンウェーハと、該シリコンウェーハ上のシリコンエピタキシャル層とを有するエピタキシャルシリコンウェーハにおいて、
前記シリコンウェーハは、５×１０１７ａｔｏｍｓ／ｃｍ３以上の酸素濃度（ＡＳＴＭ Ｆ１２１－１９７９）を有し、かつ前記シリコンエピタキシャル層の抵抗率以上の抵抗率を有し、
前記シリコンエピタキシャル層は、４０Ω・ｃｍ以上１００００Ω・ｃｍ以下の抵抗率を有し、かつ５０μｍ以上４００μｍ以下の厚みを有し、
前記シリコンエピタキシャル層は、前記シリコンウェーハから前記シリコンエピタキシャル層内に酸素が拡散することにより形成された酸素濃度が４×１０１６ａｔｏｍｓ／ｃｍ３以上である高酸素濃度領域と、酸素濃度が４×１０１６ａｔｏｍｓ／ｃｍ３未満の低酸素濃度領域とからなり、前記シリコンエピタキシャル層は、前記低酸素濃度領域の厚みが要求されるシリコンエピタキシャル層の厚みを満たすことを特徴とするエピタキシャルシリコンウェーハ。 - 前記シリコンエピタキシャル層の導電型と前記シリコンウェーハの導電型とが同じであり、かつ前記シリコンウェーハの抵抗率は前記シリコンエピタキシャル層の抵抗率の１０倍以上である、請求項３に記載のエピタキシャルシリコンウェーハ。
- 請求項１に記載されたエピタキシャルシリコンウェーハの製造方法によって製造されたエピタキシャルシリコンウェーハの前記シリコンウェーハおよび前記シリコンエピタキシャル層における前記高酸素濃度領域を除去し、前記低酸素濃度領域で構成されたシリコンウェーハを得ることを特徴とするシリコンウェーハの製造方法。
- 請求項１に記載のエピタキシャルシリコンウェーハの製造方法によって製造されたエピタキシャルシリコンウェーハの前記シリコンエピタキシャル層の表面に半導体装置を形成し、その後前記シリコンウェーハおよび前記シリコンエピタキシャル層における前記高酸素濃度領域を除去することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019135651A JP7331520B2 (ja) | 2019-07-23 | 2019-07-23 | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法および半導体装置の製造方法 |
| DE102020119326.2A DE102020119326A1 (de) | 2019-07-23 | 2020-07-22 | Verfahren zur Herstellung eines epitaktischen Siliziumwafers, epitaktischer Siliziumwafer, Verfahren zur Herstellung eines Siliziumwafers, Siliziumwafer und Verfahren zur Herstellung einer Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019135651A JP7331520B2 (ja) | 2019-07-23 | 2019-07-23 | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021019164A JP2021019164A (ja) | 2021-02-15 |
| JP7331520B2 true JP7331520B2 (ja) | 2023-08-23 |
Family
ID=74098648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019135651A Active JP7331520B2 (ja) | 2019-07-23 | 2019-07-23 | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7331520B2 (ja) |
| DE (1) | DE102020119326A1 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258253A (ja) | 2001-12-26 | 2003-09-12 | Toshiba Corp | 絶縁ゲート型バイポーラトランジスタ |
| JP2005322712A (ja) | 2004-05-07 | 2005-11-17 | Toyota Motor Corp | 半導体基板，半導体装置，およびそれらの製造方法 |
| JP2012138576A (ja) | 2010-12-09 | 2012-07-19 | Sumco Corp | 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法 |
| JP2013197373A (ja) | 2012-03-21 | 2013-09-30 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの製造方法およびエピタキシャルウエーハならびに固体撮像素子の製造方法および固体撮像素子 |
| JP2015216371A (ja) | 2014-05-09 | 2015-12-03 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体デバイスを形成するための方法および半導体デバイス |
| JP2018032668A (ja) | 2016-08-22 | 2018-03-01 | 株式会社Sumco | シリコン接合ウェーハの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5650508A (en) * | 1979-10-01 | 1981-05-07 | Hitachi Ltd | Manufacture monocrystalling semiconductor substrate and its |
-
2019
- 2019-07-23 JP JP2019135651A patent/JP7331520B2/ja active Active
-
2020
- 2020-07-22 DE DE102020119326.2A patent/DE102020119326A1/de active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258253A (ja) | 2001-12-26 | 2003-09-12 | Toshiba Corp | 絶縁ゲート型バイポーラトランジスタ |
| JP2005322712A (ja) | 2004-05-07 | 2005-11-17 | Toyota Motor Corp | 半導体基板，半導体装置，およびそれらの製造方法 |
| JP2012138576A (ja) | 2010-12-09 | 2012-07-19 | Sumco Corp | 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法 |
| JP2013197373A (ja) | 2012-03-21 | 2013-09-30 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの製造方法およびエピタキシャルウエーハならびに固体撮像素子の製造方法および固体撮像素子 |
| JP2015216371A (ja) | 2014-05-09 | 2015-12-03 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体デバイスを形成するための方法および半導体デバイス |
| JP2018032668A (ja) | 2016-08-22 | 2018-03-01 | 株式会社Sumco | シリコン接合ウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021019164A (ja) | 2021-02-15 |
| DE102020119326A1 (de) | 2021-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10002760B2 (en) | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology | |
| KR102082191B1 (ko) | 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법 | |
| JP6121501B2 (ja) | 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス | |
| US8961685B2 (en) | Method of manufacturing silicon single crystal, silicon single crystal, and wafer | |
| US20090226736A1 (en) | Method of manufacturing silicon substrate | |
| JP2009212353A (ja) | シリコン基板とその製造方法 | |
| US20080164572A1 (en) | Semiconductor substrate and manufacturing method thereof | |
| JP2005322712A (ja) | 半導体基板，半導体装置，およびそれらの製造方法 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JP2007266125A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
| JP7331520B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法および半導体装置の製造方法 | |
| JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH0878679A (ja) | 半導体基板の製造方法 | |
| EP4002430A1 (en) | Bonded wafer and method of producing bonded wafer | |
| CN117747417A (zh) | 外延硅晶片及外延硅晶片的制造方法 | |
| JP2014078667A (ja) | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 | |
| US10115587B2 (en) | Method of manufacturing semiconductor device | |
| JP5672021B2 (ja) | 半導体基板の製造方法 | |
| US8460463B2 (en) | Silicon wafer and method for producing the same | |
| JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| US20230132859A1 (en) | Silicon wafer and epitaxial silicon wafer | |
| JP3903643B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP7342392B2 (ja) | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ | |
| JP6665771B2 (ja) | ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210726 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230724 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7331520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |