KR20010006227A - 저결함밀도, 자기침입형 실리콘 - Google Patents

저결함밀도, 자기침입형 실리콘 Download PDF

Info

Publication number
KR20010006227A
KR20010006227A KR1019997009307A KR19997009307A KR20010006227A KR 20010006227 A KR20010006227 A KR 20010006227A KR 1019997009307 A KR1019997009307 A KR 1019997009307A KR 19997009307 A KR19997009307 A KR 19997009307A KR 20010006227 A KR20010006227 A KR 20010006227A
Authority
KR
South Korea
Prior art keywords
ingot
cooled
diameter
solidification temperature
temperature
Prior art date
Application number
KR1019997009307A
Other languages
English (en)
Inventor
폴스터로버트
마크그라프스티브에이.
멕퀘이드시머스에이
홀저조셉씨.
무티파올로
존슨바야드케이.
Original Assignee
헨넬리 헬렌 에프
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21918645&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20010006227(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 헨넬리 헬렌 에프, 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 헨넬리 헬렌 에프
Publication of KR20010006227A publication Critical patent/KR20010006227A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14Heating of the melt or the crystallised materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus
    • Y10T117/1004Apparatus with means for measuring, testing, or sensing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 주괴 또는 웨이퍼 형태인, 응집된 고유 점 결함이 없는 축방향 대칭 영역을 포함하는 단결정 실리콘, 및 그 준비 공정에 관한 것이다. 단결정 실리콘 주괴를 성장시키는 공정은, (i) 성장속도 (v), (ii) 응고 온도로부터 약 1325℃ 만큼의 온도에 대하여 상기 결정의 일정 지름부의 성장동안 평균 축 온도 경사도 (G0), 및 (iii) 응고 온도로부터 약 1050℃ 로 실질적으로 응집된 고유 점 결함이 없는 축방향 대칭 세그먼트가 형성되게 하는 결정의 냉각율을 제어하는 단계를 포함하며,
상기 축방향 대칭 영역은, 상기 주괴의 상기 원주 에지로부터 안쪽으로 연장되며 상기 원주 에지로부터 방사상으로 상기 주괴의 중심축쪽으로 측정된 바와 같은, 상기 주괴 반경 길이의 약 3/10 인 폭을 갖고, 상기 중심축을 따라 상기 주괴의 일정 지름부 길이의 적어도 약 2/10 인 길이를 갖는다.

Description

저결함밀도, 자기침입형 실리콘{low defect density, self-interstitial dominated silicon}
본 발명은 일반적으로 전자소자 제조에 사용되는 반도체급 단결정 실리콘을 준비하는 것으로서, 보다 상세하게 본 발명은, 응집된 고유 점 결함이 없는 축방향으로 대칭인 영역을 갖는 웨이퍼 및 단결정 실리콘 주괴, 및 그 준비 공정에 관한 것이다.
반도체 전자 소자 제조를 위한 대부분의 공정에서 사용되는 출발물질인 단결정 실리콘은 소위 초크랄스키 ("Cz") 방법에 의해 보통 제조된다. 상기 방법에서, 다결정 실리콘("polysilicon") 은 노 속으로 운반되어 용융되며, 시드 결정이 용융된 실리콘과 접하게 되어 천천히 추출됨에 따라 단결정이 성장된다. 넥이 형성된 후, 결정의 지름은, 원하는 목표 지름에 이를 때까지 인상율 그리고/또는 용융점을 감소시킴에 따라 확대된다. 이후 대략 일정한 지름을 갖는 결정의 원통형 본체는 감소되는 용융 레벨을 보상하는 한편 인상율 및 용융점을 제어함에 따라 성장된다. 노로부터 용융된 실리콘이 비워지기 전인 성장 공정의 끝에서, 결정 지름은 엔드 콘을 형성하기위해 점차로 감소되어야 한다. 특히, 엔드 콘은 노에 공급된 열 및 결정 인상율을 증가시킴에 따라 형성된다. 지름이 충분히 작게 될 때, 이후 결정은 용융체로부터 분리된다.
최근에, 결정이 응고후 냉각됨에 따라 단결정내의 많은 결함이 형성되는 것이 인식되었다. 이러한 결함은, 부분적으로, 정공 및 자기 침입으로 알려진 고유 점 결함이 과다하게 존재 (즉, 용융 한계를 넘어선 농도) 함으로 인해 발생한다. 용융체로부터 성장된 실리콘 결정은 특히 한 종류 또는 다른 종류의 과다한 고유 점 결함인, 결정 격자 정공 (V) 또는 실리콘 자기 침입 (I) 과 함께 성장된다. 실리콘내의 이러한 결함의 종류 및 초기 농도가 응고 시작시에 결정되는 것이 제안되었고, 이러한 농도가 시스템의 임계 과포화에 이르고 점 결함의 이동도가 충분히 높다면, 반응, 즉, 응집 이벤트가 발생할 것이다. 실리콘의 응집 고유 점 결함은 복잡하고 높은 집적회로의 생산에서 물질의 수율 포텐셜에 큰 영향을 끼칠 수 있다.
정공형 결함은, 레이저 스캐닝 토모그래피 및 스캐닝 적외선 마이크로소피와 같은 적외선 스패터링 기술에 의해 관측되는 벌크 결함의 어떤 종류뿐만 아니라 D 결함, 유동 패턴 결함 (FPDs), 게이트 산화 집적도 (GOI) 결함, 결정 시작 입자 (COP) 결함, 결정 시작 라이트 점 결함 (LPDs) 과 같은 관측가능한 결정 결함의 시작으로 인식된다. 산화 적층 결함 (OISF) 을 위한 원자핵의 역할을 하는 과다한 정공 영역에 결함이 또한 존재한다. 이러한 특별한 결함은 과다한 정공의 촉매작용을 받는 고온성 결정핵 생성 산소 덩어리이다.
자기 침입과 관련된 결함은 덜 연구되고 있다. 이러한 결함은 침입형 변위 루프 또는 네트워크의 저밀도로 간주된다. 이러한 결함은 게이트 산화 직접 실패, 중요한 웨이퍼 성능 기준에 영향을 주는 것이 아니며, 누설 전류 문제와 흔히 관련된 다른 디바이스 실패의 원인으로 간주된다.
초크랄스키 실리콘에서 이러한 정공 및 자기 침입 집단 결함의 밀도는 종래에는 약 1x103/cm3내지 약 1x107/cm3범위에 있다. 이러한 값은 비교적 낮고, 집단 고유 점 결함은 디바이스 제조에 있어서 그 중요성이 크게 증가하며, 이제는 디바이스 제조 공정에서의 수율 제한 인자로서 간주된다.
지금까지, 집단 고유 점 결함 문제를 다루는 3개의 주요 접근법이 있다. 제 1 접근법은 주괴에서의 집단 고유 점 결함의 수 밀도를 감소시키기위해 결정 인상 기술에 집중되는 방법을 포함한다. 이러한 접근법은 정공 물질을 형성하게되는 결정 인상 조건을 갖는 방법으로 더 세분될 수 있고, 이러한 세분되는 방법은 자기 침입형 물질로 나타나는 결정 인상 조건을 갖는다. 예를 들어, 집단 결함의 수 밀도는 (i) 결정 격자 정공이 주 고유 점 결함인 결정을 성장시키는 v/G0를 제어하고, (ii) 응집 결함의 결정핵 생성율에 결정 인상 공정동안 약 1100 ℃ 로부터 약 1050 ℃ 로 실리콘 주괴의 냉각율을 변경 (일반적으로, 감속) 하는 영향을 줌으로써 감소될 수 있다는 것이 제안되었다. 이러한 접근법은 집단 결함의 수 밀도를 감소시키지만, 집단 결함의 형성을 막지는 못한다. 디바이스 제조자에 의한 요구가 보다 엄격해짐에 따라, 이러한 결함은 보다 큰 문제로 될 것이다.
결정 본체의 성장동안 약 0.4mm/분 미만의 값으로 인상율을 감소시키는 것도 제안되었다. 그러나, 적은 인상율로 인해 각 결정 풀러에 대한 처리량이 감소되기 때문에 이러한 제안은 만족스럽지 못하다. 보다 중요한 것은, 이러한 인상율로 인해 높은 자기 침입 농도를 갖는 단결정이 형성된다는 것이다. 이러한 높은 농도로 인해 응집된 자기 침입 결함 및 결함과 관련된 모든 문제가 발생한다.
응집된 고유 점 결함의 문제를 다루는 제 2 접근법은 형성후에 나타나는 응집된 고유 점 결함의 용해 또는 소멸에 집중되는 방법을 포함한다. 일반적으로, 이것은 웨이퍼 형태인 실리콘을 고온 열 처리함으로써 이루어진다. 예를 들어, 유럽특허출원번호 제 503,816 호의 Fusegawa 에 의하면, 0.8mm/분 의 인상율로 실리콘 주괴를 성장시키고, 1150℃ 내지 1280℃ 범위의 온도에서 주괴로부터 슬라이스되는 웨이퍼를 열처리하여 웨이퍼 표면근처의 얇은 영역에서 결함 밀도를 줄인다. 필요한 특정 처리는 웨이퍼에서 응집된 고유 점 결함의 농도 및 위치에 따라 다양할 것이다. 결함의 균일한 축방향 농도를 갖지 않는 결정으로부터 절단된 상이한 웨이퍼에는 상이한 포스트 성장 공정 조건이 요구된다. 게다가, 이러한 웨이퍼 열처리는 비교적 비용이 많이 들며, 금속 불순물을 실리콘 웨이퍼내로 인입하는 포텐셜을 갖고, 모든 종류의 결정 결함에 효과적이지 못하다.
응집된 고유 점 결함 문제를 다루는 제 3 접근법은 단결정 실리콘 웨이퍼의 표면위에서 실리콘의 얇은 결정층의 에피택셜 증착이다. 이 공정은 실질적으로 응집된 고유 점 결함이 없는 표면을 갖는 단결정 실리콘 웨이퍼를 제공한다. 그러나, 에피택셜 증착은 웨이퍼의 비용을 실질적으로 증가시킨다.
이러한 점을 고려할 때, 응집 반응을 억제시킴으로써 응집된 고유 점 결함의 형성을 방지하는 단결정 실리콘을 제조하는 방법이 여전히 필요하다. 이러한 결함이 발생하는 비율을 단순히 제한하거나, 형성된 후 결함의 일부를 소멸시키기 보다는, 응집 반응을 억제하는 방법은 응집된 고유 점 결함이 없는 실리콘 기판을 생산할 것이다. 이러한 방법은, 에피택셜 공정과 관련된 고비용이 들지 않고 웨이퍼당 얻어진 집적회로의 개수라는 점에서 에피택셜 수율 포텐셜을 갖는 단결정 실리콘 웨이퍼에 기여할 것이다.
발명의 개요
본 발명의 목적은, 결정 격자 정공 또는 실리콘 자기 침입의 응집으로부터 발생하는 결함이 없는 실질적인 반경폭의 축방향으로 대칭 영역을 갖는 주괴 또는 웨이퍼 형태인 단결정 실리콘을 제공하는 것이며, 주괴가 응고점으로부터 냉각됨에 따라 주괴의 일정 지름부의 축방향으로 대칭인 세그먼트에서 고유 점 결함의 응집을 방지하기위해 정공 및 자기 침입의 농도가 제어되는 단결정 실리콘 주괴를 준비하는 공정을 제공하는 것이다.
따라서, 본 발명은, 중심 축, 엔드 콘, 및 중심축으로부터 원주방향 에지로 연장되는 반경 및 원주방향 에지를 갖는 엔드 콘과 시드 콘 간의 일정 지름부를 주괴가 포함하는 단결정 실리콘 주괴를 성장하는 공정에 관한 것이다. 상기 공정에서, 주괴는 용융된 실리콘으로부터 성장하며 초크랄스키법에 따라 응고점으로부터 냉각된다. 특히, 상기 공정은, (i) 성장 속도 (v), (ii) 응고점으로부터 1325℃ 만큼의 온도에 이르는 온도 범위에 대하여 결정의 일정 지름부의 성장동안의 평균 축 온도 경사도 (G0), (iii) 응집된 고유 점 결함이 없으며 주괴의 원주방향 에지로부터 내부로 연장되며, 주괴 반경의 길이보다 적어도 약 3/10 길이인 주괴의 중심 축쪽으로 방사상으로 원주방향 에지로부터 측정된 폭을 갖고, 주괴의 일정 지름부의 적어도 약 2/10 길이인, 중심축을 따라 측정된 길이를 갖는 축방향으로 대칭인 세그먼트를 형성하기위해, 응고점으로부터 약 1,050℃ 에 이르는 결정의 냉각율을 제어하는 단계를 포함한다.
본 발명의 다른 목적 및 특성은 이후 명백히 설명될 것이다.
도 1 은, 자기 침입 [I] 의 초기 농도, 정공 [V] 이, v가 성장율이고 G0가 평균 축온도 경사도인 비율 (v/G0) 값 증가에 따라 변하는 예를 도시하는 그래프.
도 2 는, 응집된 자기침입 결함의 형성에 필요한 자유 에너지의 변화인 △GI가, 자기침입 [I] 의 주어진 초기 농도에 대하여 온도 (T) 가 증가함에 따라 증가하는 예를 도시하는 그래프.
도 3 은, 응집된 자기침입 결함의 형성에 필요한 자유 에너지의 변화인 △GI가, 방사상 확산 수단으로 자기침입 [I] 의 농도 억제 결과로 (온도 (T) 가 감소함에 따라) 감소하는 예를 도시하며, 점선이 확산 효과를 나타내며 실선이 방사상 확산이 없는 경우를 나타내는 그래프.
도 4 는, 응집된 자기침입 결함의 형성에 필요한 자유 에너지의 변화인 △GI가, 방사상 확산 수단으로 자기침입 [I] 의 농도 억제 결과로 (온도 (T) 가 감소함에 따라) 충분히 감소하며 응집 반응이 방지되는 예를 도시하며, 점선이 확산 효과를 나타내며 실선이 방사상 확산이 없는 경우를 나타내는 그래프.
도 5 는, 자기침입 [I] 의 초기농도, 및 정공 [V] 이, G0값이 증가하기에 비율 (v/G0) 값이 감소함에 따라 주괴 또는 웨이퍼의 반경을 따라 변경될 수 있는 예를 도시하며, V/I 경계에서 정공 지배 물질로부터 자기침입 지배물질로의 천이가 발생하는 그래프.
도 6 은, V/I 경계뿐만 아니라 정공 (V), 및 자기침입 (I) 지배 영역을 도시하는 단결정 실리콘 주괴 또는 웨이퍼를 도시하는 상면도.
도 7a 는, 정공 또는 자기침입의 초기 농도가 자기침입의 방사상 확산으로 인해 방사상 위치의 함수로서 변경되는 예를 도시하며, 이러한 확산으로 인해 억제되는 초기침입 [I] 의 농도뿐만 아니라 (정공과 자기침입의 재결합 결과로) V/U 경계 위치가 주괴의 중심에 보다 가깝게 이동되는 것을 도시하는 그래프.
도 7b 는, 자기침입 [I] 의 억제가, △GI를 실리콘 자기침입 반응이 발생하는 임계값보다 적은 값으로 유지하기에 충분한지를 도시하는 방사상 위치 함수인 △GI그래프.
도 7c 는 정공 또는 자기침입의 초기 농도가 자기침입의 방사상 확산으로 인해 방사상 위치 함수로서 변경되는 또다른 예를 도시하며, 도 7a 와 비교할 때, 이러한 확산으로 인해 V/I 경계 위치가 (정공과 자기침입의 재결합 결과로) 주괴의 중심에 보다 가깝게 되었으며 V/I 경계의 외부 영역에서 침입의 농도가 증가하게 되는 그래프.
도 7d 는 (도 7c 에 도시된 바와같이) 자기침입 농도 [I] 억제가 △GI를 실리콘 자기침입 반응이 발생하는 임계값보다 적은 값인 모든 곳에서 유지하기에 충분한지를 도시하는 방사상 위치 함수인 △GI그래프.
도 7e 는 정공 또는 자기침입의 초기 농도가 자기침입의 방사상 확산으로 인해 방사상 위치 함수로서 변경되는 또다른 예를 도시하며, 도 7a 와 비교할 때 증가된 확산으로 인해 자기침입 농도가 더 억제되는 그래프.
도 7f 는 (도 7e 에 도시된 바와같이) 자기침입 [I] 의 억제가 보다 커짐으로 인해 도 7b 에 도시된 바와같이 △GI의 억제 정도가 커지는 예를 도시하는 방사상 위치 함수인 △GI그래프.
도 7g 는 정공 또는 자기침입의 초기농도가 자기침입의 방사상 확산으로 인해 방사상 위치 함수로서 변경되는 또다른 예를 도시하며, 도 7c 와 비교할 때, 증가된 확산으로 인해 자기침입 농도가 보다 크게 억제되는 그래프.
도 7h 는 (도 7g 에 도시된 바와같이) 자기침입 농도 [I] 의 억제가 보다 커짐으로 인해 도 7d 와 비교할 때 △GI의 억제 정도가 보다 커지는 예를 도시하는 방사상 위치 함수인 △GI그래프.
도 7i 는 정공 또는 자기침입의 초기 농도가 자기침입의 방사상 확산으로 인해 방사상 위치 함수로서 변경되는 또다른 예를 도시하며, 상기 예에서 자기침입의 충분한 양이 정공과 재결합하여 더이상 정공 지배영역이 없는 그래프.
도 7j 는 결정 반경을 따라 응집된 자기침입 결함을 유지하기위해 (도 7i 에 도시된 바와같이) 자기침입의 방사상 확산이 충분한지를 도시하는 방사상 함수인 △GI그래프.
도 8 은 주괴의 일정 지름부의 축방향으로 대칭인 영역을 상세히 도시하는 단결정 실리콘 주괴의 길이방향의 단면도.
도 9 는 축방향으로 대칭인 영역의 폭의 축방향에 따른 변경을 도시하며, 단결정 실리콘 주괴의 일정 지름부의 세그먼트의 길이방향 단면도.
도 10 은 주괴의 반경보다 적은 폭의 축방향으로 대칭인 영역을 갖는 단결정 실리콘 주괴의 일정 지름부의 세그먼트의 길이방향을 도시하며, 상기 영역이 정공 지배영역 물질의 원통형 영역을 일반적으로 더 포함하는 단면도.
도 11 은 도 10 에 도시된 축방향 대칭 영역의 위도방향의 단면도.
도 12 는 주괴의 반경과 동일한 폭의 축방향 대칭 영역을 갖는 단결정 실리콘 주괴의 일정 지름부의 세그먼트의 길이방향을 도시하며, 상기 영역이 응집된 고유 점 결함이 실질적으로 없는 자기침입의 원통형 영역임을 상세히 도시하는 단면도.
도 13 은, 일련의 산소 침전 열처리 이후에 주괴의 축 절단의 소수 캐리어 수명의 스캔을 도시하며, 정공 지배영역 물질의 원통형 영역, 자기침입 지배물질의 고리모양의 축방향으로 대칭인 영역, V/I 경계, 및 응집된 침입결함 영역을 상세히 도시하는 이미지.
도 14 는 인상율이 결정 길이의 부분에 대하여 선형으로 감소하는 것을 도시하며, 결정 길이의 함수로서 인상율 (즉, 시드 리프트) 을 도시하는 그래프.
도 15 는 제 1 실시예에 설명되는 바와같이, 일련의 산소 침전 열처리이후에 주괴의 축 절단의 소수 캐리어 수명의 스캔에 의한 이미지.
도 16 은 제 1 실시예에 설명된 바와같이, v*(Z) 인 곡선을 나타내는데 사용되는 4개 단결정 실리콘 주괴 (1 내지 4) 각각을 위한 결정 길이 함수로서 인상율의 그래프.
도 17 은 제 2 실시예에 설명된 바와같이 2개의 상이한 경우에 대하여, 방사상 위치 함수로서 용융/응고 인터페이스 (G0) 에서 평균 축 온도 경사도의 그래프.
도 18 은 제 2 실시예에 설명된 바와같이 2개의 상이한 경우에 대하여 방사상 위치 함수로서 정공 [V] 또는 자기침입 [I] 의 초기 농도 그래프.
도 19 는 제 3 실시예에 설명된 바와같이 2개의 상이한 경우에 대하여 주괴에서 축 온도 측면도를 도시하는, 축 위치 함수인 온도 그래프.
도 20 은 제 3 실시예 및 도 19 에 도시된 2개의 냉각 조건으로부터인 자기침입 농도의 그래프.
도 21 은 제 4 실시예에 설명된 바와같이 일련의 산소 침전 열처리이후에 전체 주괴의 축 절단의 소수 캐리어 수명의 스캔에 의한 이미지.
도 22 는 제 5 실시예에 설명된 바와같이 단결정 실리콘 주괴의 길이 함수로서 V/I 경계를 도시하는 그래프.
도 23a 는 제 6 실시예에 설명된 바와같이, 일련의 산소 침전 열처리이후에, 주괴의 숄더로부터 약 100mm 내지 약 250mm 범위로 주괴의 세그먼트의 축 절단의 소수 캐리어 수명의 스캔에 의한 이미지.
도 23b 는 제 6 실시예에 설명된 바와같이, 일련의 산소 침전 열처리이후에, 주괴의 숄더로부터 약 250mm 내지 약 400mm 범위로 주괴 세그먼트의 축 절단의 소수 캐리어 수명의 스캔에 의한 이미지.
도 24 는 4개의 상이한 고온 지역 구성으로 주괴에 대한 축 온도 프로파일을 도시하는 그래프.
도 25 는 제 7 실시예에 설명된 바와같이, 주괴에 대한 다양한 축 위치에서 축 온도 경사도 (G0) 의 그래프.
도 26 은 제 7 실시예에 설명된 바와같이, 주괴에 대하여 평균 축 온도 경사도 (G0) 의 그래프.
도 27 은 제 7 실시예에 설명된 바와같이, 축방향 대칭 영역의 폭과 냉각율 간의 관계를 도시하는 그래프.
도 28 은 제 7 실시예에 설명된 바와같이, 구리 대체 및 결함 표시 에칭이후에 주괴의 숄더로부터 약 235mm 내지 약 350mm 에 이르는 주괴 세그먼트의 축 절단의 포토그래프.
도 29 는 제 7 실시예에 도시된 바와같이, 구리 대체 및 결함 표시 에칭이후에 주괴의 숄더로부터 약 350mm 내지 약 460mm 에 이르는 주괴 세그먼트의 축 절단의 포토그래프.
도 30 은 제 7 실시예에 도시된 바와같이, 구리 배열 및 결함 비설계 에칭이후에 주괴의 숄더로부터 약 140mm 내지 약 275mm 에 이르는 주괴 세그먼트의 축 절단의 포토그래프.
도 31 은 제 7 실시예에 도시된 바와같이, 구리 배열 및 결함 비설계 에칭이후에 주괴의 숄더로부터 약 600mm 내지 약 730mm 에 이르는 주괴 세그먼트의 축 절단의 포토그래프.
지금까지의 실험에 의거하여, 응고점 (즉, 약 1410℃) 으로부터 1300℃ 보다 큰 온도 (즉, 적어도 약 1325℃, 적어도 약 1350℃ 또는 적어도 약 1375℃ 인 온도) 로 주괴가 냉각됨에 따라 고유 점 결함의 초기 농도 및 형태는 초기에 결정되는 것으로 보인다. 즉, 이러한 결함의 종류 및 초기 농도는, v 가 성장속도이고 G0이 상기 온도 범위에 대한 평균 축 온도 경사도인 비율 (v/G0) 에 의해 제어된다.
도 1 에서, v/G0값을 증가시키기위해, 현재 이용가능한 정보에 의거하여, 감소되는 자기침입 지배성장으로부터 증가하는 정공지배 성장으로의 천이가, 약 2.1x10-5cm2/sK로 보이는 v/G0의 임계값 근처에서 발생하며, 여기서 G0는 축 온도 경사도가 상기한 온도 범위내의 일정한 조건에서 결정된다. 이때의 임계값에서, 고유 점 결함의 농도는 평형상태에 있다.
v/G0의 값이 임계값을 초과함에 따라, 정공 농도가 증가한다. 유사하게, v/G0값이 임계값 이하에 있을 때, 자기침입의 농도가 증가한다. 이러한 농도가 시스템에서 임계 과포화에 이른다면 그리고 점 결합의 이동도가 충분히 높다면, 반응, 또는 응집 이벤트가 발생할 것이다. 실리콘에서 응집 고유 점 결함은 복잡하고 높은 집적회로 생산물의 수율 포텐셜에 심각한 영향을 줄 수 있다.
본 발명에 따라, 실리콘 자기침입 원자가 반응하여 응집 자기침입 결합을 생성하는 반응이 억제될 수 있다는 것이 발견되었다. 특별한 이론이 필요없이, 자기침입의 농도는 본 발명의 공정에서 결정 주괴의 냉각 및 성장동안 제어된다고 여겨지며, 시스템의 자유 에너지 변화가 응집 반응이 자발적으로 발생하여 응집 자기침입 결함이 생성되는 임계값을 결코 넘지 않는 것이다.
일반적으로, 단결정 실리콘내에서 응집 자기침입 결함이 실리콘 자기침입으로부터 형성되는 반응을 유도하도록 이용가능한 시스템 자유 에너지 변화는 수학식 (1) 에 의해 제어된다.
여기서, △GI는 자유 에너지 변화이며, k 는 볼츠만 상수, T 는 K 온도, [I] 는 시간과 공간에서의 단결정 실리콘내의 점에서 자기침입의 농도이며, [I]eq는 [I] 가 온도 (T) 에서 발생하는 시간과 공간 그리고 동일한 점에서 자기침입의 평형상태 농도이다.
상기한 식에 따라, 자기침입의 주어진 농도에 대하여, 온도 (T) 가 낮아짐에 따라, 일반적으로 온도에 대한 [I]eq가 급속히 감소하기에 △GI가 증가하게 된다.
도 2 는 실리콘 자기침입의 농도 억제 수단을 동시에 사용하지 않고 응고 온도로부터 냉각되는 주괴에 대한 실리콘 자기침입의 농도 및 △GI변화를 개략적으로 도시한다. 주괴가 냉각됨에 따라, [I] 의 과포화 증가로 인해, △GI는 수학식 (1) 에 따라 증가하고, 응집 자기침입 결함 형성을 위한 에너지 배리어에 근접된다. 냉각이 계속됨에 따라, 상기 에너지 배리어는 결국 반응이 발생하는 점에서 초과된다. 상기 반응으로 인해, 과포화 시스템이 완화될 때, 즉 [I] 농도가 감소할 때, 응집 침입 결함이 발생하며 부수적으로 △GI가 감소된다.
자기침입의 응집은, 주괴가 응고점으로부터 냉각됨에 따라 실리콘 자기침입 시스템의 자유에너지를 응집 반응이 발생할 자유에너지 값보다 적은 값으로 유지함으로써 피할 수 있다. 환언하면, 상기 시스템은 과포화되지 않도록 제어될 수 있다. 이것은, 임계 과포화가 결코 이루어질 수 없게 충분히 낮은 (v/G0(r) 에 의해 제어되는) 자기침입의 초기 농도를 확립함으로써 가능하다. 그러나, 실제로, 전체 결정 반경에 걸쳐 이러한 농도를 얻는 것은 일반적으로 어렵고, 따라서, 임계 과포화는 결정 응고화에 뒤따르는, 즉 v/G0(r) 에 의해 결정되는 초기 농도를 확립하는 것에 뒤따르는 초기 실리콘 자기침입 농도를 억제함으로써 이루어질 수 있다.
도 3 및 도 4 는, 도 2 의 주괴가 응고 온도로부터 냉각될 때, △GI증가에 대한 [I] 억제의 2가지 가능한 효과를 도시한다. 도 3 에서, [I] 의 억제로 인해 △GI증가율이 감소되지만, 이 경우에, 어떠한 곳에서도 반응이 발생하는 임계값보다 적은 값으로 △GI를 유지하기에 억제는 불충분하다. 그 결과, 억제는 단순히 반응이 발생하는 온도를 낮추는 역할을 한다. 도 4 에서, [I] 의 증가된 억제는 어떠한 곳에서도 반응이 발생하는 임계값보다 적은 값으로 △GI를 유지하기에 충분하다. 따라서, 억제는 결함 형성을 금지시킨다.
놀랍게도, 일반적으로 약 10-4cm2/초 인 자기침입의 비교적 큰 이동도때문에, 비교적 긴 거리, 즉, 약 5 cm 내지 약 10cm 이상의 거리에 대하여 결정 표면에 위치한 싱크로 또는 결정내에 위치한 정공 지배영역으로의 자기침입 방사상 확산에 의하여 억제를 할 수 있다는 것이 발견되었다. 고유 점 결함의 초기 농도의 방사상 확산을 위한 충분한 시간이 제공된다면, 방사상 확산은 자기침입 농도를 억제하는데 효과적으로 사용될 수 있다. 일반적으로, 확산 시간은 자기침입의 초기 농도에서의 방사상 변화에 의존할 것이며, 방사상 변화가 적을수록 적은 확산 시간이 요구된다.
특히, 평균 축 온도 경사도 (G0) 는 초크랄스키법에 따라 성장하는 단결정 실리콘에 대하여 반경이 증가하는 함수로서 증가한다. 이것은, v/G0값이 주괴의 반경에 걸쳐 유일한 값이 아니라는 것을 의미한다. 이러한 변화의 결과로, 고유 점 결함의 종류 및 초기 농도는 일정하지 않다. 도 5 및 도 6 에서 V/I 경계 (2) 로서 도시된 바와같이 v/G0의 임계값이 주괴의 반경 (4) 을 따라 일부 점에 이르면, 물질은 정공 지배상태로부터 자기침입 지배상태로 전환될 것이다. 게다가, 주괴는, (정공의 초기 농도가 반경이 증가하는 함수로서 감소하는) 정공 지배물질 (8) 의 일반적으로 원통형 영역을 둘러싸는 (실리콘 자기침입 원자의 초기 농도가 반경이 증가하는 함수로서 증가하는) 자기침입 지배물질 (6) 의 축방향 대칭 영역을 포함할 것이다.
도 7a 및 도 7b 는, 본 발명의 일실시예에 맞춰 주괴가 응고 온도로부터 냉각될 때, 증가하는 △GI에 대한 [I] 억제 효과를 개략적으로 도시한다. 주괴가 초크랄스키법으로 인상될 때, V/I 경계가 발생하며 일반적으로 주괴의 중심으로부터 V/I 경계가 발생하는 반경을 따른 위치로 연장되는 반경을 따른 위치로 연장되는 주괴는, 주괴의 에지로부터 침입 지배물질의 축방향으로 대칭인 영역을 포함한다. 주괴가 응고 온도로부터 냉각될 때, 침입 원자의 방사상 확산으로 인해 자기침입과 정공과의 재결합 및 V/I 경계밖의 자기침입 농도의 확실한 억제로 인한 V/I경계에서 방사상 내부 시프트가 발생한다. 또한, 결정 표면으로의 자기침입의 방사상 확산은 결정이 냉각될 때 발생할 것이다. 결정 표면은 결정이 냉각될 때 평형 상태 점 결함 농도를 거의 유지할 수 있다. 그 결과, [I] 억제는 어떠한 곳에서도 실리콘 자기침입 반응이 발생하는 임계값보다 적은 값으로 △GI를 유지하기에 충분하다.
도 8 및 도 9 에 관하여 본 발명의 공정에서, 단결정 실리콘 주괴 (10) 는 초크랄스키법에 의해 성장한다. 실리콘 주괴는 중심 축 (12), 시드 콘 (14), 엔드 콘 (16), 및 시드 콘과 엔드 콘간의 일정 지름부 (18) 를 포함한다. 일정 지름부는 원주 에지 (20) 및 중심 축으로부터 원주 에지로 연장되는 반경 94) 을 갖는다. 상기 공정은, 응고점으로부터 주괴를 냉각함에 따라 응집된 고유 점 결함이 없는 축방향 대칭 영역 (6) 을 형성시키는 성장 속도 (V), 평균 축 온도 경사도 (G0), 및 냉각을 포함하는 성장 조건을 제어하는 단계를 포함한다.
일실시예에서, 성장 조건은 주괴 (10) 의 일정 지름부 (18) 의 체적에 대하여 축방향 대칭 영역 (6) 의 체적을 최대화하는 위치에서 V/I 경계 (2) 를 유지하도록 제어된다. 일반적으로, 상기 실시예에서, 축방향 대칭 영역이, 주괴의 일정 지름부의 반경 (4) 과 길이 (26) 와 각각 동일한, (주괴의 중심 축을 따라 측정된) 폭 (22) 및 (주괴의 중심 축을 따라 측정된) 길이 (24) 를 갖는 것이 바람직하다. 그러나, 사실상, 동작 조건 및 결정 풀러 하드웨어 구속사항으로 인해 축방향 대칭 영역은 주괴의 일정 지름부의 보다 적은 부분을 차지할 것이다. 따라서, 상기 실시예에서 축방향 대칭 영역은, 주괴의 일정 지름부의 적어도 약 30%, 보다 바람직하게는 약 40%, 더 바람직하게는 약 60%, 가장 바람직하게는 약 80% 의 폭을 갖는 것이 바람직하다. 또한, 축방향 대칭 영역은, 주괴의 일정 지름부의 적어도 약 20%, 바람직하게는 적어도 약 40%, 보다 바람직하게는 적어도 약 60%, 가장 바람직하게는 적어도 약 80% 의 길이에 걸쳐 연장된다.
도 9 에서, 축방향 대칭 영역 (6) 의 폭 (22) 은 중심 축 (12) 의 길이를 따라 일부 변경될 수도 있다. 따라서, 주어진 길이의 축방향 대칭 영역에 대하여, 상기 폭은 주괴 (10) 의 원주 에지 (20) 로부터 방사상으로 중심축으로부터 가장 멀리 떨어진 점으로의 거리를 측정함으로써 결정된다. 환언하면, 축방향 대칭 영역 (6) 의 주어진 길이 (24) 내의 최소 거리가 결정되도록 폭 (22) 이 결정된다.
도 10 및 도 11 에서, 주괴 (4) 의 일정 지름부 (18) 의 축방향 대칭 영역 (6) 이 일정 지름부의 반경 (4) 보다 적은 폭 (22) 을 가질 때, 상기 영역은 일반적으로 고리 모양이다. 중심축 (12) 에 집중된 정공 지배 물질 (8) 의 원통형 영역은 일반적으로 고리 모양의 세그먼트의 내부로 방사상으로 위치한다. 도 12 에서, 축방향 대칭 영역 (6) 의 폭 (22) 이 일정 지름부 (18) 의 반경 (4) 과 동일하고, 상기 영역은 정공 지배영역을 포함하지 않으며, 대신, 축방향 대칭 영역이 일반적이고 원통형이며 응집된 고유 점 결함이 실질적으로 없는 자기침입 지배물질을 포함한다는 것이 이해되어야 한다.
결정 설장 조건이 침입 지배영역의 폭을 최대화하도록 제어되는 것이 바람직하지만, 주어진 결정 풀러 고온 지역 설계에 대한 제한이 있을 수 있다. V/I 경계가 중심 결정 축에 보다 가깝게 이동될 때, 냉각 조건 및 G0의 방사상 변경인 G0(r) 이 변경되지 않는다면, 필요한 방사상 확산의 최대 양이 증가한다. 이러한 상황에서, 응집된 침입 결함 형성을 방사상 확산에 의해 억제하도록 요구되는 정공 지배영역의 최소 반경이 있을 수도 있다.
도 7c 및 도 7d 는 정공 지배영역의 최소 반경이 초과되는 예를 개략적으로 도시한다. 상기 예에서, 냉각 조건 및 G0(r) 은 도시된 V/I 경계의 위치에 대한 응집 침입 결함을 피하도록 충분한 확산소멸이 있었던 도 7a 및 도 7b 의 결정에 사용된 것과 동일하다. 도 7c 및 도 7d 에서, V/I 경계의 위치는 (도 7a 및 도 7b에 대하여) 중심축에 보다 가깝게 이동되어 V/I 경계 밖의 영역에서 침입 농도 증가가 발생한다. 그 결과, 침입 농도를 억제하는데 보다 많은 방사상 확산이 필요하다. 충분한 확산소멸이 이루어지지 않는다면, 시스템 (△GI) 은 임계값을 넘어서 증가하게 될 것이며 응집 침입 결함을 발생시키는 반응이 발생할 것이고, 결정의 V/I 경계와 에지간에 고리 모양으로 이러한 결함 영역이 발생한다. 결함 영역이 발생하는 V/I 경계 반경은 주어진 고온 지역에 대하여 최소 반경이다. 상기 최소 반경은 침입의 보다 많은 방사상 확산이 허용된다면 줄어든다.
도 7e, 7f, 7g 및 7h 는, 도 7a, 7b, 7c, 및 7d 에서의 결정과 같이 동일한 초기 정공 및 침입 농도 프로파일을 갖고 성장한 결정에 대한 시스템 (△GI) 의 증가 및 침입 농도 프로파일에서 증가된 방사상 확산소멸의 효과를 도시한다. 침입의 증가된 방사상 확산으로 인해 침입 농도의 보다 큰 억제가 발생하며, 따라서 시스템 (△GI) 에서의 상승을 도 7a, 7b, 7c, 및 7d 에서보다 큰 정도로 억제한다. 이 경우 시스템 (△GI) 은 V/I 경계의 보다 작은 반경에 대하여 초과되지 않는다.
도 7i 및 도 7j 는 결정 반경을 따라 어느 곳에서도 응집 침입 결함을 억제하기위해 충분한 방사 확산으로 최소 반경이 0 으로 감소되게 충분한 방사 확산이 허용되는 예를 도시한다.
본 발명의 일실시예에서, 자기침입 원자의 초기 농도는 축방향 대칭, 주괴의 자기침입 지배영역에서 제어된다. 도 1 에서, 일반적으로, 실리콘 자기침입 원자의 초기 농도는, 비율 (v/G0) 값이 비교적 상기 비율값의 임계값 근처가 되도록 결정 성장속도 (v), 평균 축 온도 경사도 (G0) 를 제어함으로써 제어되고, 이때 V/I 경계가 발생한다. 또한, 평균 축 온도 경사도 (G0) 는, G0즉, △G0(r) (따라서, v/△G0(r)) 이 주괴 반경 함수로서 제어되도록 또한 얻을 수 있다.
비율 (v/G0) 값의 범위가 v/G0의 임계값보다 약 0.5 내지 약 2.5 배 (즉, v/G0의 임계값보다 현재 이용가능한 정보에 의거하여 약 1x10-5cm2/sK 내지 약 5x10-5cm2/sK) 내에 있도록 (상기한 바와같이) 특히 성장속도 (v), 및 평균 축 온도 경사도 (G0) 가 제어된다. 바람직하게, v/G0비율값의 범위는 v/G0의 임계값보다 약 0.6 내지 약 1.5 배 (즉, v/G0의 임계값보다 현재 이용가능한 정보에 의거하여 약 1.3x10-5cm2/sK 내지 약 3x10-5cm2/sK) 내에 있을 것이다. 가장 바람직하게, v/G0비율값의 범위는 v/G0의 임계값보다 약 0,75 내지 약 1 배 (즉, v/G0의 임계값보다 현재 이용가능한 정보에 의거하여 약 1.6x10-5cm2/sK 내지 약 2.1x10-5cm2/sK) 내에 있을 것이다. 이러한 비율은 성장속도 (v), 평균 축 온도 경사도 (G0) 의 독립 제어에 의해 얻어진다.
일반적으로, 평균 축 온도 경사도 (G0) 의 제어는, 다른 무엇보다도 히터, 절연물, 열, 및 방사 실드를 구성하는 흑연 (또는 다른 물질), 즉, 결정 풀러의 고온 지역의 설계를 통해 대부분 행해질 수도 있다. 특별한 설계가 결정 풀러의 결정 풀러의 구조 및 모델에 의존하여 다양할 수도 있지만, 일반적으로, G0는, 반사기, 방사 실드, 퍼지 튜브, 광 도체, 및 히터를 포함하여, 용융/응고 인터페이스에서 열 전달을 제어하기 위한 당해 기술에 현재 알려진 어떠한 수단을 사용하여 제어될 수도 있다. 일반적으로, G0의 방사상 변경은 용융/응고 인터페이스를 넘어 한개의 결정 지름내에서 이러한 장치를 위치설정함으로써 최소화된다. G0는 용융체 및 결정에 대한 장치의 위치를 조절함으로써 제어될 수 있다. 이것은 고온 지역에서의 장치 위치를 조절하거나, 고온 지역에서 용융면 위치를 조절함으로써 이루어진다. 또한, 히터가 사용될 때, G0는 히터에 공급된 전력을 조절함으로써 더 제어될 수도 있다. 이러한 방법 모두는 용융체가 공정동안 소모되는 일괄 초크랄스키 공정동안 사용될 수 있다.
본 발명의 일부 실시예에서 평균 축 온도 경사도 (G0) 가 주괴의 지름 함수로서 비교적 일정한 것이 바람직하다. 그러나, 고온 지역 설계의 향상으로 인해 다양한 G0가 최소화될 수 있고, 일정한 성장율을 유지하는 것과 관련된 기계적 문제가 점점 중요한 인자로 되는 것을 주의해야 한다. 이것은, 성장율 (v) 에 직접 영향을 끼치는 인상율의 어떠한 변경에 대하여 성장 공정이 보다 민감해지기 때문이다. 공정 제어 면에서, 이것은, 주괴의 반경에 대하여 상이한 G0에 대한 값을 갖는 것이 바람직하다. 그러나, G0의 분명한 차이점은 웨이퍼 에지 쪽으로 자기침입의 농도가 크게 증가될 수 있고, 이에따라 응집된 고유 점 결함의 형성을 피하는데 어려움이 커진다는 것이다.
상기한 바를 고려하여, G0제어에는 G0의 방사상 변경 최소화 및 유용한 공정 제어 상태를 유지하는 것 간의 균형이 관련된다. 따라서, 특히, 결정 길이의 한 지름이후의 인상율 범위는 약 0.2mm/분 내지 약 0.8mm/분일 것이다. 바람직하게, 인상율의 범위는 약 0.25mm/분 내지 약 0.6mm/분이고, 보다 바람직하게, 약 0.3mm/분 내지 약 0.5mm/분이다. 인상율은 결정 지름과 결정 풀러 설계에 의존한다는 것을 주의해야 한다. 상기한 범위는 200mm 지름의 결정에 대하여 전형적인 것이다. 일반적으로, 인상율은 결정 지름이 증가함에 따라 감소할 것이다. 그러나, 결정 풀러는 상기한 경우를 인상율이 넘어서도록 설계될 수도 있다. 그 결과, 가장 바람직하게, 결정 풀러는, 본 발명의 축방향 대칭 영역이 여전히 형성되는 한편 인상율이 가능한 빠르게 설계될 것이다.
바람직한 제 2 실시예에서, 자기침입 확산 양은, 특별한 목적을 위해, 주괴가 응고점 (약 1410℃) 으로부터 실리콘 자기침입이 진행되지 않는 온도로 냉각될 때, 냉각율을 제어함으로써 제어된다. 실리콘 자기침입은 실리콘의 응고점 근처 온도, 즉, 1410℃ 에서 이동성있게 보인다. 그러나, 이러한 이동도는 단결정 실리콘 주괴의 온도가 감소함에 따라 감소한다. 일반적으로, 자기침입의 확산율은, 800℃, 900℃, 1000℃ 또는 1050℃만큼 높은 온도에서 및 약 700℃ 보다 낮은 온도에서 실제 시간 주기에 대하여 이동성이 없는 정도로 상당히 감소된다.
자기침입 응집반응이 발생하는 온도가 이론상으로 넓은 범위의 온도로 변경될 수도 있지만, 실제로, 상기 범위는 종래의 초크랄스키법으로 성장된 실리콘에 있어서는 좁다는 것에 주의해야한다. 이것은 초크랄스키법에 따라 성장한 실리콘에서 얻어지는 초기 자기침입 농도의 비교적 좁은 범위의 결과이다. 따라서, 일반적으로, 자기침입 응집 반응이 약 1100℃ 내지 약 800℃ 의 범위내의 온도에서, 특히 약 1050℃ 에서 발생할 수도 있다.
자기침입이 이동성있게 보이는 온도 범위내에서, 고온 지역에서의 온도에 의존하여, 냉각율 범위는 약 0.1℃/분 내지 약 3℃/분일 것이다. 바람직하게, 냉각율 범위는 약 0.1℃/분 내지 약 1.5℃/분일 것이며, 보다 바람직하게, 약 0.1℃/분 내지 약 1℃/분일 것이며, 더 바람직하게는 약 0.1℃/분 내지 약 0.5℃/분일 것이다. 다른 면에서, 축방향 대칭 영역의 폭을 최대화하기위해, 실리콘은 약 1050℃ 를 넘는 온도에서 통상적인 150mm 지름 실리콘 결정에 대하여 (i) 적어도 약 5시간 주기동안, 바람직하게는 적어도 약 10시간 주기동안, 보다 바람직하게는 적어도 약 15시간동안, 통상적인 200mm 지름 실리콘 결정에 대하여 (ii) 적어도 약 5 시간, 바람직하게는 적어도 약 10시간, 보다 바람직하게는 적어도 약 20시간, 더 바람직하게는 적어도 약 25시간, 그리고 가장 바람직하게는 적어도 약 30시간동안, 그리고 (iii) 200mm 이상의 지름 실리콘 결정에 대하여 적어도 약 20 시간, 바람직하게는 적어도 약 40시간, 보다 바람직하게는 적어도 약 60시간, 그리고 가장 바람직하게는 적어도 약 75시간동안, 상주하는 것이 바람직하다. 도 24 에서, 상이한 고온 지역 구성에 대한 축 온도 프로파일로부터 알 수 있듯이, 냉각율 제어는, 절연체, 히터, 방사 실드, 및 자기 실드를 포함하여, 고온 지역에서 열 전달을 최소화하기 위한 당해 기술에 현재 알려진 어떠한 수단을 사용하여 이루어질 수 있다.
자기침입이 이동성있게 보이는 온도 범위내에서 주괴의 냉각율을 제어함으로써, 자기침입은 결정 표면에 위치한 싱크로, 또는 정공 지배영역으로 확산되기에 보다 많은 시간이 주어질 수도 있으며, 어닐링될 수도 있다. 따라서, 이러한 침입 농도는 억제될 수도 있고, 응집 이벤트 발생을 방지한다. 응집 결함이 없는 축방향 대칭 영역을 얻기위해 필요할 수도 있는 다른 엄격한 v/G0요구사항을 완화하기위해 냉각율을 제어하여 침입의 확산성을 이용함으로써, 상기한 바와같이, 침입 확산에 보다 많은 시간이 허용되도록 냉각율이 제어될 수도 있다는 결과로서, 임계값에 대하여 넓은 범위의 v/G0값이 응집 결함이 없는 축방향 대칭 영역을 얻기위한 목적으로 수용가능하다.
결정의 상당한 길이의 일정한 지름에 대하여 이러한 냉각율을 얻기위해, 일단 엔드 콘 성장이 완료될 때 주괴의 처리 뿐만 아니라 주괴의 엔드 콘의 성장 공정을 고려해야 한다. 특히, 주괴의 일정 지름부의 성장 완료시에, 엔드 콘을 형성하는데 필요한 테이퍼링을 시작하기위해 인상율은 증가될 것이다. 그러나, 상기한 바와같이, 이러한 인상율 증가로 인해 일정 지름부의 보다 낮은 세그먼트가 침입이 충분히 이동성있는 온도 범위내에서 보다 빨리 냉각될 것이다. 그 결과, 상기 침입은 어닐링되는 싱크로 확산되는데 충분한 시간을 갖지 못할 수도 있다. 즉, 보다 낮은 세그먼트에서의 농도는 충분히 억제되지 못할 수도 있고 침입 결함의 응집이 발생할 수도 있다.
이러한 결함이 주괴의 보다 낮은 세그먼트에서 형성되는 것을 방지하기위해, 주괴의 일정 지름부가 초크랄스키법에 따라 균일한 열 히스토리를 갖는 것이 바람직하다. 균일한 열 히스토리는, 일정 지름부의 성장동안뿐만 아니라 결정의 엔드 콘 성장 및 엔드 콘 성장 이후동안 비교적 일정한 속도로 주괴를 용융된 실리콘으로부터 인상함으로써 얻어질 수도 있다. 예를 들어, (i) 노에 대한 엔드 콘의 성장동안 결정 및 노의 회전 속도, 및 결정의 일정 지름부의 결정 회전속도를 감소시킴으로써, 그리고/또는 (ii) 종래에 엔드 콘 성장동안 공급되는 전력에 대하여 엔드 콘의 성장동안 실리콘이 용융되도록 가열하는데 사용되는 히터에 공급되는 전력을 증가함으로써 비교적 일정한 속도가 얻어질 수도 있다. 이러한 가변 공정의 추가 조절은 개별적으로 또는 조합하여 발생할 수도 있다.
엔드 콘의 성장이 시작될 때, 엔드 콘의 인상율은, 약 1050℃ 를 넘는 온도에서 유지되는 주괴의 일정 지름부의 어떠한 세그먼트도, 약 1050℃ 보다 낮은 온도로 이미 냉각된 응집 고유 점 결함이 없는 축방향 대칭 영역을 포함하는 다른 주괴의 일정 지름부의 (복수의) 세그먼트와 같이 동일한 열 히스토리를 갖도록 확립된다.
상기한 바와같이, 정공 지배영역의 최소 반경은 응집된 침입 결합의 억제가 이루어질 수도 있는 범위에서 존재한다. 최소 반경값은 v/G0및 냉각율에 의존한다. 결정 풀러 및 고온 지역 설계가 변경될 수 있듯이, v/G0에 대한 범위, 인상율, 및 냉각율도 변경될 수 있다. 마찬가지로 이러한 조건은 성장하는 결정의 길이를 따라 변경될 수도 있다. 상기한 바와같이, 응집된 침입 결함이 없는 침입 지배영역의 폭은 최대화되는 것이 바람직하다. 따라서, 상기 영역 폭을, 주어진 결정 풀러에서 성장하는 결정의 길이를 따라 정공 지배영역의 최소반경 및 결정 반경 간의 차이에 가능한 가깝게 유지하는 것이 바람직하다.
축방향 대칭 영역의 최적의 폭, 및 주어진 결정 풀러 고온 지역 설계에 대하여 요구되는 최적의 결정 인상율 프로파일은 경험으로 결정될 수도 있다. 일반적으로 말하면, 이러한 경험적 접근법에는, 우선, 특별한 결정 풀러에서 성장한 주괴용 평균 축 온도 경사도에서의 방사상 변경뿐만 아니라 상기 결정 풀러에서 성장한 주괴용 축 온도 프로파일에 대하여 이미 이용가능한 데이터를 얻는 방법이 포함된다. 집약하여, 그 데이터는 한 개 이상의 단결정 실리콘 주괴를 인상하는데 사용되고, 이후 응집 침입 결함의 존재에 대하여 분석된다. 이러한 방식으로, 최적의 인상율 프로파일이 결정될 수 있다.
도 13 은 결함 분포 패턴을 나타내는 일련의 산소 침전 열 처리이후에 지름 200mm 주괴의 섹션의 축 절단의 소수 캐리어 수명의 스캔에 의한 이미지이다. 상기 도는 근접한 최적 인상율 프로파일이 주어진 결정 풀러 고온 지역 설계에 사용되는 예를 도시한다. 상기 예에서, (응집된 침입 결함 (28) 영역이 생성되는) 침입 지배영역의 최대폭이 초과되는 v/G0로부터 축방향 대칭 영역이 최대폭을 갖는 최적 v/G0으로의 천이가 발생한다.
주괴 반경에 대하여 G0증가로부터 발생하는 v/G0의 방사상 변경에 더하여, v/G0는, v 변경 결과로, 또는 초크랄스키 공정으로 인한 G0의 자연적인 변화의 결과로 축방향으로 변경될 수도 있다. 표준 초크랄스키 공정에서, v 는, 일정한 지름으로 주괴를 유지하기위해 인상율이 성장 사이클을 통해 조절될 때 변경된다. 인상율의 이러한 조절, 또는 변경으로 인해 v/G0는 주괴의 일정 지름부의 길이에 대하여 다양하게 된다. 본 발명의 공정에 맞춰, 인상율은 주괴의 축방향 대칭 영역의 폭을 최대화하도록 유지된다. 그러나, 그 결과로, 주괴 반경이 다양하게 변경될 수도 있다. 그 결과로 나타나는 주괴가 일정한 지름을 갖기위해, 상기 주괴는 원하는 지름보다 큰 지름으로 성장되는 것이 바람직하다. 이후 상기 주괴는 당해 기술에서 표준인 공정을 거치게 되어 표면으로부터 과다 물질을 제거하게 되며, 따라서 일정 지름부를 갖는 주괴가 얻어진다.
본 발명의 공정에 맞춰 준비되고, V/I 경계를 갖는 주괴, 즉, 정공이 지배적인 물질을 포함하는 주괴에서, 경험에 의하여 낮은 산소 함유물질, 즉, 13PPMA (ASTM 규격 F-121-83, 백만 원자당 부분) 미만이 바람직하다. 보다 바람직하게, 단결정 실리콘은 약 12PPMA 산소미만을 포함하며, 보다 바람직하게는 약 11PPMA 산소를, 가장 바람직하게는 10PPMA 미만이다. 이것은, 중간 내지 높은 산소 함유 웨이퍼, 즉, 14PPMA 내지18PPMA 에서, 산소 유도된 적층 폴트 형성 및 V/I 경계내의 향상된 산소 클러스터 밴드가 보다 현저해진다. 이러한 것들은 주어진 집적회로 제조 공정에서의 문제에 대한 잠재적인 요소이다. 그러나, 축방향 대칭 영역이 주괴의 반경과 동일한 폭을 가질 때, 산소 함유 제한이 제거되는 것에 주의해야한다. 이것은, 정공형 물질이 존재하지 않을 때, 이러한 결함 및 클러스터 형성이 발생하지 않을 것이 때문이다.
향상된 산소 클러스터 효과는 단일적으로 또는 조합하여 사용되는 다수의 방법에 의해 감소될 수도 있다. 예를 들어, 산소 침전 결정핵 생성은 특히 약 350℃ 내지 750℃ 의 온도 범위에서 어닐링되는 실리콘 중심에 형성된다. 따라서, 일부 응용에서, 결정이 짧은 것, 즉, 시드 엔드가 주괴가 급속히 냉각된 후 실리콘의 용융점 (약 1410℃) 으로부터 약 750℃ 로 냉각될 때까지 초크랄스키법으로 성장한 결정인 것이 바람직할 수도 있다. 이러한 방식으로, 결정핵 생성 중심 형성에 임계인 온도 범위에서 소모된 시간은 최소로 유지되고 산소 침전 결정핵 생성 중심은 결정 풀러에서 형성되는데 적절한 시간을 갖지 못한다.
그러나, 바람직하게 단결정 성장동안 형성된 산소 침전 결정핵 중심은 단결정 실리콘을 어닐링함으로써 용해된다. 열처리를 안정화하지 못했다면, 산소 침전 결정핵 중심은 실리콘을 적어도 약 875℃ 온도로 급속히 가열하고, 적어도 1000℃ , 적어도 1100℃ 이상의 온도로 증가시킴으로써 실리콘에서 어닐링될 수 있다. 실리콘이 1000℃에 이르렀을 때, 실질적으로 이러한 모든 결함 (즉, >99%) 은 어닐링되었다. 웨이퍼는 이러한 온도로 급속히 가열되는, 즉 온도 비율이 적어도 분당 10℃, 보다 바람직하게는 분당 50℃ 상승하는 것이 중요하다. 그렇지 않다면, 일부 또는 모든 산소 침전 결정핵 생성 중심은 열처리에 의해 안정화될 수도 있다. 평형상태는 비교적 짧은 시간 주기, 즉, 약 거의 60초 이하인 주기로 도달한 것으로 보인다. 따라서, 단결정 실리콘의 산소 침전 결정핵 생성 중심은 적어도 약 875℃, 바람직하게는 적어도 약 950℃, 보다 바람직하게는 1100℃ 의 온도에서 적어도 약 5초, 바람직하게는 적어도 약 10분 주기동안 어닐링됨으로써 용해될 수도 있다.
용해는 종래의 노에서 또는 급속 열 어닐링 (RTA) 시스템에서 실행될 수도 있다. 실리콘의 급속 열 어닐링은 웨이퍼가 고 전력 램프 뱅크에 의해 개별적으로 가열되는 어떠한 개수의 상업적으로 이용가능한 급속 열 어닐링 (RTA) 노에서 실행될 수도 있다. RTA 노는 실리콘 웨이퍼를 급속히 가열할 수 있으며, 즉, 실온으로부터 1200℃ 의 온도로 몇 초내에 웨이퍼를 가열할 수 있다. 이러한 상업적으로 이용가능한 RTA 노는 (캘리포니아주 마운티 뷰에 있는) AG 협회로부터 이용가능한 모델 610 노이다. 또한, 용해는 실리콘 주괴, 또는 실리콘 웨이퍼, 바람직하게는 웨이퍼에서 실행될 수도 있다.
본 발명에 맞춰 준비된 웨이퍼는 에피택셜 층이 증착될 수 있는 기판으로 사용되기에 적절하다는 것을 주의해야 한다. 에피택셜 증착은 당해 기술에서의 공통인 수단에 의해 수행될 수도 있다.
게다가, 본 발명에 맞춰 준비된 웨이퍼는, 유럽특허출원 제 503,816 A1 호에 설명된 처리와 같은 수소 또는 비소 어닐링 처리와 조합하여 사용되기에 적절하다는 것을 또한 주의해야한다.
응집 결함의 검출
응집 결함은 다수의 상이한 기술에 의해 검출될 수도 있다. 예를 들어, 유동 패턴 결함, 또는 D 결함은, Secco 에칭용액에서 약 30 분간 단결정 실리콘 샘플을 에칭하고, 상기 샘플을 현미경 검사를 함으로써 검출된다 (1992년 H. Yamagishi 등의 A135 반도체 과학 기술 7 참조). 응집된 정공 결함 검출에 대한 표준이지만, 상기 공정은 응집된 침입 결함을 검출하는데 사용될 수도 있다. 상기 기술이 사용될 때, 이러한 결함은 존재시 샘플의 표면에서 큰 구멍으로 보인다.
응집 결함은, 다른 에칭 기술보다 낮은 결함 밀도 검출 제한을 갖는 레이저 스캐터링 토모그래피와 같은 레이저 스캐터링 기술을 사용하여 또한 검출될 수도 있다.
또한, 응집 고유 점 결함은 이러한 결함을 열 처리시 단결정 실리콘 매트릭스내로 확산될 수 있는 금속으로 대체함으로써 시각적으로 검출될 수도 있다. 특히, 웨이퍼와 같은 단결정 실리콘 샘플은 샘플의 표면을 농축된 질화 구리 용액과 같이 이러한 결함을 대체할 수 있는 금속을 함유하는 조성물로 코팅함으로써 시각적으로 검사될 수도 있다. 이후 코팅된 샘플은 금속을 샘플내로 확산시키기위해 약 900℃ 내지 약 1000℃ 온도로 약 5분 내지 약 15분동안 가열된다. 이후 열처리된 샘플은 실온으로 냉각되고, 따라서 금속은 임계 과포화되며 결함이 이는 샘플 매트릭스내에의 영역에서 침전된다.
냉각후, 샘플은 표면 잉여물 및 침전제를 제거하기위해 투명에칭액으로 약 8 내지 12 분간 샘플을 처리함으로써 비결함 표시 에칭을 받게된다. 전형적인 투명 에칭액은 약 55 퍼센트의 질산 (무게 70% 용액), 약 20 퍼센트의 플루오르화 수소산 (무게 49% 용액), 및 약 25 퍼센트의 염산을 포함한다.
이후 상기 샘플은 탈이온수로 세척되고 침수, 또는 Secco 또는 Wright 에칭액으로 약 35 내지 55 분간 처리함으로써 제 2 에칭 단계를 받게된다. 특히, 상기 샘플은 약 1:2 비율의 0.15M 중크롬산 칼륨과 염산을 포함하는 Secco 에칭액을 사용하여 에칭될 것이다. 상기 에칭 단계는 존재할 수도 있는 응집된 결함을 제거할 것이다.
정의
본 명세서에서 사용되는 바와같이, 다음의 문구 또는 용어는 아래와 같은 의미를 갖는다. "응집된 고유 점 결함" 은, (i) D 결함, 유동 패턴 결함, 게이트 산화 집적 결함, 결정 시작 입자 결함, 결정 시작 라이트 포인트 결함, 및 정공과 관련된 결함이 생성되는 정공이 응집되는 반응, 또는 (ii) 자기침입이 응집되어 변위 루프 및 네트워크, 및 자기침입과 관련된 결함이 발생하는 반응에 의한 결함을 의미한다. "응집된 침입 결함" 은, 실리콘 자기침입 원자가 응집되는 반응에 의한 응집된 고유 점 결함을 의미한다. "응집된 정공 결함" 은, 결정 격자 정공이 응집되는 반응에 의한 응집된 정공 점 결함을 의미한다. "반경" 은 중심 축으로부터 웨이퍼 또는 주괴의 원주 에지로의 거리를 의미한다. "실질적으로 응집된 고유 점 결함이 없음" 은 이러한 결함의 검출 한도보다 적은 응집된 결함 농도를 의미하며, 현재 약 103결함/cm3이다. "V/I 경계" 는 물질이 정공 지배영역으로부터 자기침입 지배영역으로 변경되는 주괴 또는 웨이퍼의 반경을 따른 위치를 의미한다. "정공 지배영역" 및 "자기침입 지배영역" 은 정공 또는 자기침입이 각각 지배적으로 있는 물질을 의미한다.
다음의 예에서 알 수 있듯이, 본 발명은 단결정 실리콘 주괴를 제공하는 공정을 제공하며, 주괴가 초크랄스키법에 맞춰 응고점으로부터 냉각될 때, 고유 점 결함 응집은 주괴의 일정 지름부의 축방향 대칭 영역내에서 방지되고, 웨이퍼가 슬라이스될 수 있다.
다음의 예는 원하는 결과를 얻는데 사용될 수도 있는 조건의 한 세트이다. 주어진 결정 풀러에 대한 최적의 인상율을 결정하는데 대체 접근법이 있다. 예를 들어, 일련의 주괴를 다양한 인상율로 성장시키지 않고, 결정의 길이를 따라 증감하는 인상율에서 단결정이 성장될 수 있다. 이 접근법에서, 응집된 자기침입 결함은 단결정 성장동안 여러번 보일 수도 안보일 수도 있다. 이후 다수의 상이한 결정 위치에 대하여 최적의 인상율이 결정될 수 있다. 따라서, 다음에 따르는 예들은 제한된 것이 아니다.
제 1 실시예
기존재하는 고온 지역 설계를 갖는 결정 풀러용 최적화 프로시저
제 1 200mm 단결정 실리콘 주괴가 인상율이 결정의 길이에 대하여 약 0.75mm/분으로부터 약 0.35mm/분으로 선형으로 램프되는 조건에서 성장되었다. 도 14 는 결정 길이 함수로서 인상율을 도시한다. 결정 풀러에서 성장하는 200mm 주괴의 미리 확립된 축 온도 프로파일, 및 평균 축 온도 경사도에서의 방사상 변경, 즉, 용융/응고 인터페이스에서의 축 온도 경사도를 고려하여, 주괴가 한 쪽 끝에서 중심으로부터 에지쪽으로 정공 지배물질이 되고 주괴의 다른 쪽 끝에서 중심으로부터 에지쪽으로 침입 지배물질이 되도록 이러한 인상율이 선택되었다. 성장된 주괴는 길이방향으로 슬라이스되고 응집된 침입 결함 형성이 시작되는 곳을 측정하기위해 분석되었다.
도 15 는, 결함 분포 패턴을 나타내는 일련의 산소 침전 열처리가 뒤따르는 주괴의 숄더로부터 약 635mm 내지 약 760mm 범위의 섹션에 대하여 주괴의 축 절단의 소수 캐리어 수명의 스캔에 의한 이미지이다. 약 680mm 의 결정 위치에서, 응집된 침입 결함 (28) 밴드가 관측될 수 있다. 상기 위치는 v*(680mm) = 0.33mm/분인 임계 인상율에 해당한다. 이 때, 축방향 대칭 영역 (6) 의 폭 (침입 지재물질이지만 응집된 침입 결함이 없는 영역) 은 최대이다. 정공 지배영역 (RV *(680)) (8) 의 폭은, 약 35mm 이고 축방향 대칭 영역 (RI *(680)) 의 폭은 약 65mm 이다.
이후 일련의 4개 단결정 실리콘 주괴가, 제 1 200mm 주괴의 축방향 대칭 영역의 최대 폭이 얻어지는 성장율보다 다소 높거나 다소 낮은 정상 상태 인상율에서 설장되었다. 도 16 은 1 내지 4 로 표시된 4개 결정 각각에 대한 결정 길이 함수로서 인상율을 도시한다. 이후 이러한 4개 결정은 우선 응집된 침입 결함이 보이거나 보이지 않는 축 위치 (및 상응하는 인상율) 를 측정하기위해 분석되었다. 이러한 4개의 측정된 점 ("*" 로 표시) 이 도 16 에 도시되어 있다. 이러한 점들간의 보간 및 보외는 V*(Z) 라는 곡선을 나타낸다. 상기 곡선은, 제 1 어림값으로, 200mm 결정에 대한 인상율을 축방향 대칭 영역이 최대 폭에 있는 결정 풀러에서의 길이 함수로서 나타낸다.
다른 인상율에서 추가 결정 성장 및 이러한 결정 분석은 V*(Z) 의 경험적 정의를 정확히 할 것이다.
제 2 실시예
G0(r) 의 방사상 변경의 감소
도 17 및 도 18 은 용융/응고 인터페이스 (G0(r)) 에서 축 온도 경사도에서의 방사상 변경 감소로 얻어질 수 있는 질 향상을 도시한다. 정공 및 침입의 (용융/응고 인터페이스로부터 약 1cm) 초기 농도는 (1) G0(r) = 2.65 + 5x10-4r2(K/mm) 및 G0(r) = 2.65 + 5x10-5r2(K/mm) 인 상이한 G0(r) 의 2가지 경우로 계산된다. 각 경우에서, 인상율은 정공 지배 실리콘 및 침입 지배 실리콘간의 경계가 반경 3cm 에 있도록 조절되었다. (1) 및 (2) 경우에 사용되는 인상율은 각각 0.4 및 0.35 mm/분이었다. 도 18 에서, 결정의 침입지배 부분에서 침입의 초기 농도는 초기 축 온도 경사도에서 반사상 변경이 감소될 때 급격히 감소되는 것이 명백하다. 이것은, 침입의 과포화로 인해 침입 결함 클러스터의 형성을 피하는 것이 보다 쉬어지기 때문에 물질의 질 향상을 가져온다.
제 3 실시예
침입에 대하여 증가된 확산소멸 시간
도 19 및 도 20 은 침입의 확산소멸 시간을 증가시킴으로써 얻어질 수 있는 질 향상을 도시한다. 침입 농도 (dT/dz) 는 결정에서 상이한 축 온도 프로파일을 갖는 2가지 경우로 계산된다. 용융/응고 인터페이스에서의 축 온도 경사도는 2가지 경우에서 동일하고, 따라서 침입의 초기 농도 (용융/응고 인터페이스로부터 약 1cm) 는 2가지 경우에서 동일하다. 상기 예에서, 전체 결정이 침입형이 되도록 인상율이 조절되었다. 인상율은 상기 2가지 경우에 대하여 0.32mm/분 이었다. 제 2 경우에서 침입 확산소멸에 대한 시간이 길어질수록 침입 농도의 전체적인 감소가 발생한다. 이것은, 침입의 과포화로 인해 침입 결함 클러스터의 형성을 피하는 것이 보다 쉬어지기 때문에 물질의 질 향상을 가져온다.
제 4 실시예
길이 700mm, 지름 150mm 의 결정이 다양한 인상율로 성장되었다. 인상율은 숄더에서 거의 선형으로 약 1.2mm/분으로부터 숄더로부터 430mm 에서 약 0.4mm/분으로 변경되었고, 이후 숄더로부터 700mm 에서 약 0.65mm/분으로 거의 선형으로 되었다. 특별한 결정 풀러에서의 이러한 조건에서, 전체 반경은 결정의 숄더로부터 약 320mm 내지 약 525mm 범위의 결정 길이에 대한 침입 조건에서 성장된다. 도 21 에서, 약 525mm 의 축 위치 및 약 0.47mm/분의 인상율로, 결정은 전체 지름에 걸쳐 응집된 고유 점 결함이 없게 된다. 환언하면, 축방향 대칭 영역의 폭, 즉, 실질적으로 응집 결함이 없는 영역이 주괴의 반경과 동일한 결정에서 한개의 작은 섹션만이 있다.
제 5 실시예
제 1 실시예에서 설명된 바와같이, 일련의 단결정 실리콘 주괴는 다양한 인상율로 성장되었고 이후 침입 결함이 보이거나 보이지 않는 축 위치 (및 상응하는 인상율) 를 측정하기위해 분석되었다. 이러한 점들간의 보간 및 보외를 제 1 근사값으로 곡선을 나타내며, 200mm 결정의 인상율을 축방향 대칭 영역이 최대 폭인 결정 풀러에서의 길이 함수로서 나타낸다. 이후 추가 결정이 다른 인상율에서 성장되었고 경험적으로 측정된 최적의 인상율 프로파일을 정확히 하기위해 이러한 결정의 추가 분석이 사용되었다.
이러한 데이터를 사용하고 최적의 인상율 프로파일에 따라, 길이 약 1000mm 지름 약 200mm 의 결정이 성장되었다. 이후 다양한 축 위치로부터 얻은 성장된 결정의 슬라이스는, (i) 응집된 침입 결함이 형성되었는지 여부를 측정하기위해, 및 (ii) 슬라이스의 반경 함수로서 V/I 경계 위치를 측정하기위해 당해 기술에서 표준인 산소 침전법을 사용하여 분석되었다. 이러한 방식으로, 상기 영역의 폭을 결정 길이 또는 위치의 함수로 뿐만 아니라 축방향 대칭 영역의 존재가 측정되었다.
주괴의 숄더로부터 약 200mm 내지 약 950mm 에 이르는 축 위치로부터 얻어진 결과가 도 22 그래프에 도시된다. 이러한 결과는, 주괴의 일정 지름부가 원주 에지로부터 주괴의 중심축쪽으로 측정된 바와같은 폭을 갖는 축방향 대칭 영역을 포함할 수도 있는 단결정 실리콘 주괴를 나타내며, 상기 폭은 일정 지름부의 반경 길이의 적어도 약 40% 이다. 또한, 이러한 결과는, 상기 축방향 대칭 영역이 주괴의 중심축을 따라 측정된 바와같은 길이를 가질 수도 있다는 것을 나타내며, 상기 길이는 주괴의 일정 지름부 길이의 약 75% 이다.
제 6 실시예
단결정 실리콘 주괴는 감소하는 인상율로 약 1100mm 길이 및 지름 약 150mm 를 갖는다. 주괴의 일정 지름부의 숄더에서 인상율은 약 1mm/분이었다. 인상율은 약 0.4mm/분으로 감소되었고, 이것은 숄더로부터 약 200mm 의 축 위치에 상응한다. 이후 인상율은 약 0.3mm/분 의 인상율이 주괴의 일정 지름부의 끝 근처에 이를 때까지 선형으로 감소되었다.
특별한 고온 지역 구성에서의 이러한 공정 조건에서, 주괴는 축방향 대칭 영역이 주괴의 반경과 동일한 폭을 갖는 영역을 포함한다. 일련의 산소 침전 열처리가 뒤따르는 주괴 일부의 축 절단의 소수 캐리어 수명의 스캔에 의한 이미지인 도 23a 및 도 23b 에서, 약 100mm 내지 약 250mm 범위 및 약 250mm 내지 약 400mm 범위의 축 위치에 있는 주괴의 연속적인 세그먼트가 존재한다. 상기 도로서, 숄더로부터 전체 지름에 걸쳐 응집된 고유 점 결함이 없는 약 170mm 내지 약 290mm 범위의 영역이 주괴내에 존재하는 것을 알 수 있다. 환언하면, 축방향 대칭 영영의 폭이 주괴의 반경과 동일한 영역, 즉 실질적으로 응집된 침입 결함이 없는 영역이 주괴내에 존재한다.
또한, 축 위치로부터 약 125mm 내지 약 170mm 범위 및 약 290mm 로부터 400mm 이상 범위의 영역에서, 응집된 고유 점 결함이 또한 없는 정공 지배물질의 원통형 코어를 둘러싸는 응집된 고유 점 결함이 없는 침입 지배물질의 축방향 대칭 영역이 있다.
마지막으로, 약 100mm 내지 약 125mm 범위의 축 위치의 영역에서, 일반적으로 정공 지배물질의 원통형 코어를 둘러싸는 응집된 결함이 없는 침입 지배물질의 축방향 대칭 영역이 있다. 정공지배물질내에서, 응집된 정공 결함을 포함하는 코어를 둘러싸는 응집된 결함이 없는 축방향 대칭 영역이 있다.
제 7 실시예
냉각율 및 V/I 의 위치
일련의 단결정 실리콘 주괴 (통상 지름 150mm 및 200mm) 는, 약 1050℃ 를 넘는 온도에서 실리콘의 잔여 시간에 영향을 끼치는 당해 기술에서 흔한 수단으로 설계된 상이한 고온 지역 구성을 이용하여 초크랄스키법에 따라 성장되었다. 각 주괴에 대한 인상율 프로파일은 응집된 정공 점 결함 영역으로부터 응집된 침입 점 결함 영역으로의 천이를 생성하기위해 주괴 길이를 따라 변경되었다.
성장후, 주괴는 성장방향과 평행한 중심축을 따라 길이방향으로 절단되고, 두께 약 2mm 의 섹션으로 각각 분리되었다. 상기한 구리 대체 기술을 사용하여, 이러한 길이방향 섹션의 한 세트가 가열되었고 의도적으로 구리로 오염되었으며, 가열 조건은 구리 침입의 고농도 용해에 대하여 적절하다. 열처리 이후에, 산화 클러스터 또는 응집된 침입 결함이 존재하는 영역에서 구리 불순물이 확산소멸되거나 침전되는 시간동안 샘플은 급속히 냉각되었다. 표준 결함 에칭이후, 샘플은 침전된 불순물 존재에 대하여 시각적으로 검사되었다. 이러한 침전된 불순물이 없는 영역은 응집된 침입 결함이 없는 영역에 상응한다.
또다른 세트의 길이방향 섹션은 캐리어 수명 매핑에 앞서 새로운 산화 클러스터의 성장 및 결정핵 생성이 발생하도록 일련의 산소 침전 열처리를 받는다. 각 주괴의 다양한 축 위치에서 순간 용융/응고 인터페이스의 형태를 측정하고 결정하기위해 수명 매핑의 대조 밴드가 이용된다. 이후 용융/응고 인터페이스 형태에 관한 정보가 아래 설명되는 바와같이 사용되어 평균 축 온도 경사도 (G0) 에서의 절대값 및 방사상 변경을 예측한다. v/G0에서의 방사상 변경을 측정하기위해 인상율에 맞춰, 상기 정보가 또한 이용된다.
효과를 보다 정밀하게 조사하기위해, 성장 조건은 단결정 실리콘 주괴 질을 갖고, 지금까지 이용가능한 실험 증거에 의거하여 정당한 것으로 보이는 여러가지 가정이 이루어졌다. 우선, 응집된 침입 결함이 발생하는 온도로 냉각하는데 걸리는 시간이라는 점에서 열 히스토리 처리를 간략하게 하기위해, 응집된 실리콘 자기침입이 발생하는 온도에 대하여 약 1050℃ 가 적절하다고 가정되었다. 상기 온도는 상이한 냉각율이 사용되는 실험동안 관측되는 응집된 침입 결함 밀도의 변화와 부합되는듯하다. 그럼에도 불구하고, 상기한 바와같이, 응집 발생 여부는 침입 농도의 인자이지만, 초크랄스키 성장 공정에 특정한 침입 농도 범위에서, 1050℃ 이상의 온도에서 응집은 발생하지 않을 것이며, 그 이유는 시스템이 사잇 온도 이상에서 임계 과포화되지 않을 거라 가정하는 것이 합리적이기 때문이다. 환언하면, 초크랄스키형 성장 공정에 특정한 침입 농도에 대하여, 시스템이 임계 과포화되지 않을 것이며 따라서 약 1050℃ 이상의 온도에서 응집 이벤트가 발생하지 않는다고 가정하는 것이 합리적이다.
단결정 실리콘 질에서의 성장 조건 효과를 매개변수화하는 제 2 가정은 실리콘 자기침입 확산성의 온도 의존성이 무시할만하다는 것이다. 환언하면, 자기침입은 약 1400℃ 내지 약 1050℃ 간의 모든 온도에서 동일한 속도로 확산된다고 가정된다. 약 1050℃ 가 응집 온도로서 적절한 근사값이라고 고려되는 것을 이해할 때, 상기 가정의 요지는 용융점으로부터의 냉각 곡선의 상세는 문제되지 않는다는 것이다. 확산 거리는 용융점으로부터 약 1050℃ 으로의 냉각에 소모된 전체 시간에만 의존한다.
각 고온 지역 설계에 대하여 축 온도 프로파일 데이터, 및 특정한 주괴에 대하여 실제 인상율 프로파일을 사용하여, 약 1400℃ 으로부터 약 1050℃ 으로의 전체 냉각 시간이 계산될 수도 있다. 온도가 각 고온 지역에 대하여 변하는 속도가 균등하다는 것을 주의해야한다. 상기 균등하다는 것은, 결정핵 응집된 침입 결함에 대한 생성 온도, 즉, 약 1050℃ 선택시 어떠한 에러도 논쟁의 여지가 있는 계산된 냉각시간에서 스케일링된 에러라는 것이다.
주괴의 정공 지배영역의 방사 정도 (Rvacancy), 또는 대체하여 축방향 대칭 영역의 폭을 측정하기위해, 정공 지배 코어의 반경이, 수명 맵에서 측정된 바와같이, v/G0= v/G0임계인 응고점일때와 같다고 또한 가정된다. 환언하면, 축방향 대칭 영역 폭은 일반적으로 실온으로 냉각후 V/I 경계 위치에 의거한다고 가정된다. 상기한 바와같이, 이것은, 주괴가 냉각될 때 정공과 실리콘 자기침입의 재결합이 발생할 수도 있기 때문에 명백해진다. 재결합이 발생할 때, V/I 경계의 실제 위치는 주괴의 중심축쪽으로 천이한다. 이것이 최종 위치이다.
G0를 쉽게 계산하기위해, 결정에서 응고시 평균 축 온도 경사도, 용융/응고 인터페이스 형태는 용융점 등온선이라는 것이 가정된다. 결정 표면 온도는 유한 소자 모델링 (FEA) 기술 및 고온 지역 설계의 상세를 이용하여 계산된다. 결정내의 전체 온도 필드, 및 따라서 G0는 라플라스 공식을 적절한 경계 조건, 즉 용융/응고 인터페이스를 따른 용융점 및 결정 축을 따른 표면 온도에 대한 FEA 결과와 함께 풀어 추론된다. 준비되고 평가된 주괴중 한개로부터의 다양한 축 위치에서 얻어진 결과는 도 25 에 도시된다.
G0의 방사상 변경이 초기 침입 농도에 대한 효과를 측정하기위해, 방사상 위치 (R'), 즉, V/I 경계와 결정 표면중간의 위치는 주괴내의 싱크로부터 실리콘 자기침입이 있을 수 있는 가장 떨어진 위치라고 가정되며, 상기 싱크는 정공지배영역내에 또는 결정 표면위에 있다. 상기 주괴에 대한 성장율과 G0데이터를 사용함으로써, 위치 (R') 에서 계산된 v/G0및 V/I 경계에서의 v/G0(즉, 임계 v/G0) 간의 차이는, 결정 표면위의 싱크 또는 정공 지배영역에 이르기위해 과다 침입할 수 있는 효과뿐만 아니라 초기 침입 농도의 방사상 변경을 나타낸다.
이러한 특정 데이터 세트에 대하여, 방사상 변경 (v/G0) 에서 결정 질의 체계적 의존성은 없는 것으로 보인다. 도 26 에서 알 수 있듯이, 주괴의 축 의존성은 상기 샘플에서 최소이다. 일련의 실험에서 관련된 성장 조건은 방사상 변경 (G0) 의 상당히 좁은 범위를 나타낸다. 그 결과, 상기 데이터 세트는 너무 좁기에 방사상 변경 (G0) 에서 결정 질 분별 의존성 (즉, 응집된 고유 점 결함 밴드의 존재 여부) 을 해결하지 못한다.
상기한 바와같이, 준비된 각 주괴의 샘플은 응집된 침입 결함 여부를 위해 다양한 축 위치에서 평가되었다. 검사된 각 축 위치에서, 샘플의 질 및 축방향 대칭 영역의 폭간에 상호연관이 있을 수도 있다. 도 27 에서, 주어진 샘플의 질을, 특정한 축 위치에서 응고점으로부터 약 1050℃ 로 냉각되는 시간에 비교하는 그래프가 있을 수 있다. 예상할 수 있듯이, 상기 그래프는 축방향 대칭 영역 (Rcrystal- Rvacancy) 의 폭이 주어진 특정 온도 범위에서 샘플의 냉각 히스토리에 크게 의존한다는 것을 나타낸다. 축방향 대칭 영역 폭이 증가하는 순서로, 확산 시간이 길어지거나, 또는 냉각율이 느려지는 것이 필요하다는 것을 보여준다.
상기 그래프에 나타난 데이터에 의거하여, 좋은 질 (즉, 결함이 없음) 로부터 불량한 질 (결함이 있음) 로인 실리콘 질의 천이를 나타내는 최적의 선이, 이러한 특정 온도 범위에서 주어진 주괴에 대하여 허용된 냉각시간 함수로서 계산될 수도 있다.
축방향 대칭 영역의 폭과 냉각율간의 일반적인 관계는 아래와 같은 수학식으로 표현될 수 있다.
여기서, Rcrystal은 주괴 반경이며, Rtransition은 결함이 없는 침입 지배물질로부터 결함이 있는 물질로, 또는 그 반대로의 천이가 발생하는 샘플의 축 위치에서 축방향 대칭 영역의 반경이고, Deff는 약 9.3 * 10-4cm2sec-1인 상수이며, 침입 확산성의 온도 및 평균 시간을 나타내고, t1050℃는 응고점으로부터 약 1050℃ 으로 냉각하기위해 샘플의 주어진 축 위치에 대하여 필요한 시간이다.
도 27 에서, 주어진 주괴 지름에 대하여, 원하는 지름의 축방향 대칭 영역을 얻기위해 냉각시간이 측정될 수도 있다. 예를 들어, 약 150mm 지름를 갖는 주괴에 대하여, 상기 주괴의 특정 부분이 약 10 내지 약 15 시간동안 냉각될 수 있다면, 약 1410℃ 내지 약 1050℃ 의 온도범위에서 주괴의 반경과 대략 같은 폭을 갖는 축방향 대칭 영역이 얻어질 수도 있다. 유사하게, 지름 약 200mm 를 갖는 주괴에 대하여, 상기 주괴의 특정 부분이 약 25 내지 약 35 시간동안 냉각될 수 있다면, 상기 온도범위에서 주괴의 반경과 대략 같은 폭을 갖는 축방향 대칭 영역이 얻어질 수도 있다. 이 선이 더 보외된다면, 지름 약 300mm 를 갖는 주괴의 반경과 약 동일한 폭을 갖는 축방향 대칭 영역을 얻기위해 약 65 내지 75시간인 냉각시간이 필요할 수도 있다. 이러한 점을 고려할 때, 주괴 지름이 증가할 때, 주괴 표면에서의 싱크에 도달하기위해 또는 정공 코어에 도달하기위해 침입이 확산해야 하는 거리 증가때문에 추가 냉각시간이 필요하다는 것을 주의해야한다.
도 28, 29, 30, 및 31 에서, 다양한 주괴에 대하여 증가된 냉각 시간의 효과가 관측될 수 있다. 각 도는, 도 28 내지 도31 에서 급진적으로 증가하는 응고 온도로부터 1050℃ 로인 냉긱시간으로 통상 200mm 지름을 갖는 주괴의 일부를 나타낸다.
도 28 에서, 축 위치가 숄더로부터 약 235mm 내지 약 350mm 인 주괴의 일부가 도시된다. 약 255mm 의 축 위치에서, 응집된 침입 결함이 없는 축방향 대칭 영역 폭이 최대이며, 주괴 반경의 약 45% 이다. 상기 위치를 벗어나, 이러한 결함이 없는 영역으로부터 결함이 존재하는 영역으로의 천이가 발생한다.
도 29 에서, 축 위치가 숄더로부터 약 305mm 내지 약 460mm 인 주괴의 일부가 도시된다. 약 360mm 의 축 위치에서, 응집된 침입 결함이 없는 축방향 대칭 영역 폭이 최대이며, 주괴 반경의 약 65% 이다. 상기 위치를 벗어나, 결함 형성이 시작된다.
도 30 에서, 축 위치가 숄더로부터 약 140mm 내지 약 275mm 인 주괴의 일부가 도시된다. 약 210mm 의 축 위치에서, 축방향 대칭 영역 폭은 주괴 반경과 대략 같으며, 즉, 상기 범위에서 주괴의 작은 일부는 응집된 고유 점 결함이 없는다는 것이다.
도 31 에서, 축 위치가 숄더로부터 약 600mm 내지 약 730mm 인 주괴의 일부가 도시된다. 약 640mm 내지 약 665mm 의 축 위치에 대하여, 축방향 대칭 영역 폭은 주괴 반경과 대략 같다. 또한, 축방향 대칭 영역의 폭이 주괴 반경과 대략 같은 주괴 세그먼트의 길이는 도 30 의 주괴에서 관측되는 것보다 길다.
따라서, 도 28, 29, 30, 및 31 을 조합하여 볼 때, 결함이 없는 축방향 대칭 영역의 폭과 길이에 대한 1050℃ 로의 냉각시간 효과를 나타낸다. 일반적으로, 응집된 침입 결함을 포함하는 영역은 결정 인상율의 계속되는 감소 결과로서 발생하며 결정의 상기 부분의 냉각시간을 줄이기에는 매우 상당한 초기 침입 농도가 야기된다. 축방향 대칭 영역의 길이가 길수록 결함이 없는 물질의 성장에 대하여 보다 넓은 범위의 인상율 (즉, 초기 침입 농도) 이 이용가능하다. 냉각시간을 증가시킴으로써 초기에 보다 높은 침입 농도가 가능해지며, 농도를 침입 결함의 응집에 필요한 임계 농도이하로 억제하기위해 방사상 확산을 위한 충분한 시간이 얻어질 수도 있다. 환언하면, 냉각시간을 늘리기위해, 보다 낮은 인상율 (그리고, 보다 높은 초기 침입 농도) 로 인해 최대 축방향 대칭 영역 (6) 이 발생할 것이다. 따라서, 냉각시간을 더 늘림으로써 최대 축방향 대칭 영역 지름에 필요한 조건에 대하여 이용가능한 인상율 변경을 증가시키고 공정 제어에서의 제한요소를 쉽게할 수 있다. 그 결과, 주괴의 긴 길이에 대하여 축방향 대칭 영역을 위한 공정은 보다 수월해진다.
도 31 에서, 결정의 숄더로부터 약 665mm 내지 약 730mm 범위의 축 위치에 대하여, 응집된 결함이 없는 정공 지배물질 영역은 상기 영역 폭이 주괴의 반경과 동일한 곳에 존재한다.
상기 데이터로부터 알 수 있듯이, 냉각율을 제어하는 수단에 의해, 자기침입 농도는 침입이 어닐링될 수도 있는 영역으로 확산되는 시간을 보다 더 허용함으로써 억제될 수도 있다. 그 결과, 응집된 침입 결함 형성이 단결정 실리콘 주괴의 일부내에 방지된다.
상기한 바를 고려하여, 본 발명의 여러 목적이 달성된다.
본 발명의 범위로부터 벗어나지 않고 다양한 변경이 상기 조성물에 행해질 수 있으며, 상기 명세서에 포함된 모든 것은 단지 예시적인 것이며 제한되지 않는다.

Claims (20)

  1. 단결정 실리콘 주괴가, 중심축, 시드 콘, 엔드 콘, 및 상기 엔드 콘과 상기 시드 콘 사이에서 원주 에지와 상기 중심축으로부터 상기 원주 에지로 연장되는 반경을 갖는 일정 지름부를 포함하며, 초크랄스키법에 따라 용융된 실리콘으로부터 성장되고 응고 온도로부터 냉각되는 상기 단결정 실리콘 주괴를 성장시키는 공정에 있어서,
    (i) 성장속도 (v), (ii) 응고 온도로부터 약 1325℃ 로의 온도 범위에서 상기 결정의 일정 지름부의 성장동안 평균 축 온도 경사도 (G0), 및 (iii) 상기 응고 온도로부터 약 1050℃ 로 실질적으로 응집된 고유 점 결함이 없는 축방향 대칭 세그먼트가 형성되게 하는 결정의 냉각율을 제어하는 단계를 포함하며,
    상기 축방향 대칭 영역은, 상기 주괴의 원주 에지로부터 안쪽으로 연장되며 상기 원주 에지로부터 상기 주괴의 중심축쪽으로 방사상으로 측정된 바와 같이 상기 주괴 반경 길이의 약 3/10 인 폭을 갖고, 상기 중심축을 따라 상기 주괴의 일정 지름부 길이의 적어도 약 2/10 인 것을 특징으로 하는 공정.
  2. 제 1 항에 있어서, 상기 결정은 통상 약 150mm 지름을 갖고, 적어도 약 10 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  3. 제 1 항에 있어서, 상기 결정은 통상 약 150mm 지름을 갖고, 적어도 약 15 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  4. 제 1 항에 있어서, 상기 결정은 통상 약 200mm 지름을 갖고, 적어도 약 10 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  5. 제 1 항에 있어서, 상기 결정은 통상 약 200mm 지름을 갖고, 적어도 약 20 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  6. 제 1 항에 있어서, 상기 결정은 통상 약 200mm 보다 큰 지름을 갖고, 적어도 약 40 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  7. 제 1 항에 있어서, 상기 결정은 통상 약 200mm 보다 큰 지름을 갖고, 적어도 약 60 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  8. 제 1 항에 있어서, 상기 축방향 대칭 영역의 길이는 상기 주괴의 일정 지름부 길이의 적어도 약 3/10 인 것을 특징으로 하는 공정.
  9. 제 8 항에 있어서, 상기 결정은 통상 약 150mm 지름을 갖고, 적어도 약 10 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  10. 제 8 항에 있어서, 상기 결정은 통상 약 150mm 지름을 갖고, 적어도 약 15 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  11. 제 8 항에 있어서, 상기 결정은 통상 약 200mm 지름을 갖고, 적어도 약 10 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  12. 제 8 항에 있어서, 상기 결정은 통상 약 200mm 지름을 갖고, 적어도 약 20 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  13. 제 8 항에 있어서, 상기 결정은 통상 약 200mm 보다 큰 지름을 갖고, 적어도 약 40 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  14. 제 8 항에 있어서, 상기 결정은 통상 약 200mm 보다 큰 지름을 갖고, 적어도 약 60 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  15. 제 1 항에 있어서, 상기 성장속도 (v), 및 순간 축 온도 경사도 (G0) 는, 비율 (v/G0) 값이 v/G0의 임계값보다 약 0.6 내지 1.5 배인 범위에서 제어되는 것을 특징으로 하는 공정.
  16. 제 1 항에 있어서, 상기 성장속도 (v), 및 순간 축 온도 경사도 (G0) 는, 비율 (v/G0) 값이 v/G0의 임계값보다 약 0.75 내지 1 배인 범위에서 제어되는 것을 특징으로 하는 공정.
  17. 제 1 항에 있어서, 상기 평균 축 온도 경사도 (G0) 는 응고 온도로부터 약 1350℃ 정도인 온도 범위에서 제어되는 것을 특징으로 하는 공정.
  18. 제 17 항에 있어서, 상기 결정은 통상 약 150mm 지름을 갖고, 적어도 약 15 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  19. 제 17 항에 있어서, 상기 결정은 통상 약 200mm 지름을 갖고, 적어도 약 15 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
  20. 제 17 항에 있어서, 상기 결정은 통상 약 200mm 보다 큰 지름을 갖고, 적어도 약 40 시간 주기동안 응고 온도로부터 적어도 약 1050℃ 로 냉각되는 것을 특징으로 하는 공정.
KR1019997009307A 1997-04-09 1998-04-09 저결함밀도, 자기침입형 실리콘 KR20010006227A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4184597P 1997-04-09 1997-04-09
US60/041,845 1997-04-09

Publications (1)

Publication Number Publication Date
KR20010006227A true KR20010006227A (ko) 2001-01-26

Family

ID=21918645

Family Applications (6)

Application Number Title Priority Date Filing Date
KR10-2004-7009938A KR20040065306A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법
KR1019997009307A KR20010006227A (ko) 1997-04-09 1998-04-09 저결함밀도, 자기침입형 실리콘
KR10-1999-7009309A KR100508048B1 (ko) 1997-04-09 1998-04-09 저결함 밀도 실리콘 잉곳의 제조 방법
KR1020057023018A KR20060002028A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘
KR1019997009261A KR20010006182A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘
KR1020057008092A KR20050049561A (ko) 1997-04-09 1998-04-09 저결함 밀도의 실리콘 웨이퍼 및 잉곳

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2004-7009938A KR20040065306A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR10-1999-7009309A KR100508048B1 (ko) 1997-04-09 1998-04-09 저결함 밀도 실리콘 잉곳의 제조 방법
KR1020057023018A KR20060002028A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘
KR1019997009261A KR20010006182A (ko) 1997-04-09 1998-04-09 저결함 밀도의 베이컨시가 지배적인 실리콘
KR1020057008092A KR20050049561A (ko) 1997-04-09 1998-04-09 저결함 밀도의 실리콘 웨이퍼 및 잉곳

Country Status (10)

Country Link
US (11) US6254672B1 (ko)
EP (7) EP1209259B1 (ko)
JP (9) JP3449730B2 (ko)
KR (6) KR20040065306A (ko)
CN (7) CN1280454C (ko)
DE (7) DE69801903T2 (ko)
MY (6) MY127584A (ko)
SG (3) SG165151A1 (ko)
TW (3) TW577939B (ko)
WO (3) WO1998045510A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427325B2 (en) 2005-12-30 2008-09-23 Siltron, Inc. Method for producing high quality silicon single crystal ingot and silicon single crystal wafer made thereby

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1316072C (zh) * 1997-04-09 2007-05-16 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
KR20040065306A (ko) * 1997-04-09 2004-07-21 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US6514335B1 (en) * 1997-08-26 2003-02-04 Sumitomo Metal Industries, Ltd. High-quality silicon single crystal and method of producing the same
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP3955375B2 (ja) * 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
DE69901115T2 (de) 1998-06-26 2002-12-19 Memc Electronic Materials, Inc. Verfahren zur herstellung fehlerfreier siliziumkristalle von willkürlichem grossen durchmesser
WO2000013209A2 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
CN1155074C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
WO2000013226A1 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
EP1133590B1 (en) 1998-10-14 2003-12-17 MEMC Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
TW505710B (en) 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
EP1061565A1 (en) * 1998-12-28 2000-12-20 Shin-Etsu Handotai Co., Ltd Method for thermally annealing silicon wafer and silicon wafer
JP3601340B2 (ja) * 1999-02-01 2004-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板
US6458202B1 (en) * 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
EP1222324B1 (en) * 1999-09-23 2004-05-06 MEMC Electronic Materials, Inc. Czochralski process for growing single crystal silicon by controlling the cooling rate
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
US6635587B1 (en) * 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
JP2001118801A (ja) * 1999-10-18 2001-04-27 Mitsubishi Materials Silicon Corp エピタキシャルウェーハ用基板およびこれを用いた半導体装置
KR100801672B1 (ko) * 2000-06-30 2008-02-11 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼 및 그 제조방법
KR100374703B1 (ko) * 2000-09-04 2003-03-04 주식회사 실트론 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
EP1669478B1 (en) * 2000-09-19 2010-03-17 MEMC Electronic Materials, Inc. Nitrogen-doped silicon substantially free of oxidation induced stacking faults
CN1260405C (zh) * 2000-09-19 2006-06-21 Memc电子材料有限公司 基本上没有氧化诱生堆垛层错的掺氮硅
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
DE10066099B4 (de) * 2000-09-25 2008-11-20 Mitsubishi Materials Silicon Corp. Wärmebehandlungsverfahren für einen Siliciumwafer
KR20020024368A (ko) * 2000-09-25 2002-03-30 가와이 겐이찌 실리콘 웨이퍼
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6689209B2 (en) * 2000-11-03 2004-02-10 Memc Electronic Materials, Inc. Process for preparing low defect density silicon using high growth rates
KR100687664B1 (ko) * 2000-11-03 2007-02-28 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저 결함 밀도 실리콘 제조 방법
US8529695B2 (en) 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
EP1346086A2 (en) * 2000-11-30 2003-09-24 MEMC Electronic Materials, Inc. Process for controlling thermal history of vacancy-dominated, single crystal silicon
US20040055527A1 (en) * 2000-11-30 2004-03-25 Makoto Kojima Process for controlling thermal history of vacancy-dominated, single crystal silicon
US7008874B2 (en) * 2000-12-19 2006-03-07 Memc Electronics Materials, Inc. Process for reclaiming semiconductor wafers and reclaimed wafers
JP3624827B2 (ja) 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults
US6986925B2 (en) * 2001-01-02 2006-01-17 Memc Electronic Materials, Inc. Single crystal silicon having improved gate oxide integrity
EP1356139B1 (en) * 2001-01-26 2006-08-09 MEMC Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core
US6743495B2 (en) 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US6649883B2 (en) * 2001-04-12 2003-11-18 Memc Electronic Materials, Inc. Method of calibrating a semiconductor wafer drying apparatus
CN100446196C (zh) * 2001-06-22 2008-12-24 Memc电子材料有限公司 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
EP1710830A3 (en) * 2001-06-22 2007-11-28 MEMC Electronic Materials, Inc. Silicon on insulator structure having intrinsic gettering
US20030033972A1 (en) * 2001-08-15 2003-02-20 Memc Electronic Materials, Inc. Controlled crown growth process for czochralski single crystal silicon
US20030047130A1 (en) * 2001-08-29 2003-03-13 Memc Electronic Materials, Inc. Process for eliminating neck dislocations during czochralski crystal growth
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6866713B2 (en) * 2001-10-26 2005-03-15 Memc Electronic Materials, Inc. Seed crystals for pulling single crystal silicon
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
WO2004035879A1 (ja) * 2002-10-18 2004-04-29 Sumitomo Mitsubishi Silicon Corporation シリコン単結晶インゴットの点欠陥分布を測定する方法
JP4486889B2 (ja) * 2002-11-12 2010-06-23 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶インゴットを成長させる方法及び結晶引上げ装置
WO2004044277A1 (en) * 2002-11-12 2004-05-27 Memc Electronic Materials, Inc. Process for preparing single crystal silicon using crucible rotation to control temperature gradient
JP4382438B2 (ja) * 2002-11-14 2009-12-16 株式会社東芝 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
US6916324B2 (en) * 2003-02-04 2005-07-12 Zimmer Technology, Inc. Provisional orthopedic prosthesis for partially resected bone
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP4151474B2 (ja) * 2003-05-13 2008-09-17 信越半導体株式会社 単結晶の製造方法及び単結晶
US7559326B2 (en) 2003-06-18 2009-07-14 Resmed Limited Vent and/or diverter assembly for use in breathing apparatus
JP2005015313A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
KR100531552B1 (ko) 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
US7074271B2 (en) * 2004-02-23 2006-07-11 Sumitomo Mitsubishi Silicon Corporation Method of identifying defect distribution in silicon single crystal ingot
KR100709798B1 (ko) * 2004-10-19 2007-04-23 주식회사 실트론 고품질 단결정 성장 방법
KR100788018B1 (ko) 2004-11-29 2007-12-21 주식회사 실트론 실리콘 단결정 잉곳 및 그로부터 제조된 실리콘 웨이퍼
US7416603B2 (en) * 2004-10-19 2008-08-26 Siltron Inc. High quality single crystal and method of growing the same
GB0424505D0 (en) * 2004-11-05 2004-12-08 Gr Advanced Materials Ltd Emulsion ink
US7371283B2 (en) * 2004-11-23 2008-05-13 Siltron Inc. Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby
KR100714215B1 (ko) 2004-11-23 2007-05-02 주식회사 실트론 고품질 실리콘 단결정 잉곳 및 그로부터 제조된 고 품질 실리콘 웨이퍼
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
KR100840751B1 (ko) * 2005-07-26 2008-06-24 주식회사 실트론 고품질 실리콘 단결정 잉곳 제조 방법, 성장 장치 및그로부터 제조된 잉곳 , 웨이퍼
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Sumco シリコンウェーハの表面欠陥評価方法
KR100831044B1 (ko) * 2005-09-21 2008-05-21 주식회사 실트론 고품질 실리콘 단결정 잉곳의 성장장치, 그 장치를 이용한성장방법
US7633307B2 (en) * 2005-12-16 2009-12-15 Freescale Semiconductor, Inc. Method for determining temperature profile in semiconductor manufacturing test
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
EP2027312B1 (en) * 2006-05-19 2015-02-18 MEMC Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth
DE102006034786B4 (de) 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
US7560355B2 (en) * 2006-10-24 2009-07-14 Vishay General Semiconductor Llc Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
JP2009292662A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶育成における肩形成方法
JP2009292663A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶の育成方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
IL204034A (en) * 2009-02-24 2015-05-31 Schott Ag Photovoltaic device with central optics
KR101275418B1 (ko) * 2010-03-16 2013-06-14 주식회사 엘지실트론 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼
CN101824649A (zh) * 2010-04-30 2010-09-08 中山大学 自动化光电晶体炉的生长前阶段控制方法
JP2012166979A (ja) * 2011-02-14 2012-09-06 Sumco Corp 多結晶シリコンの電磁鋳造方法および電磁鋳造装置
JP5733245B2 (ja) * 2012-03-16 2015-06-10 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN102978688B (zh) * 2012-11-16 2015-07-08 晶科能源有限公司 一种直拉单晶法的冷却工艺
FR3005966B1 (fr) * 2013-05-27 2016-12-30 Commissariat Energie Atomique Procede de fabrication d'un lingot de silicium par reprise sur germes en four de solidification dirigee
FR3005967B1 (fr) * 2013-05-27 2017-06-02 Commissariat Energie Atomique Procede de fabrication d'un lingot de silicium dote de joints de grains symetriques
US9634098B2 (en) 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US20150243494A1 (en) * 2014-02-25 2015-08-27 Texas Instruments Incorporated Mechanically robust silicon substrate having group iiia-n epitaxial layer thereon
KR102384041B1 (ko) 2014-07-31 2022-04-08 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
DE102015224983B4 (de) 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102015226399A1 (de) 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
CN109346433B (zh) * 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底
CN113825862A (zh) 2019-04-11 2021-12-21 环球晶圆股份有限公司 后段主体长度具有减小变形的锭的制备工艺
JP2022529451A (ja) 2019-04-18 2022-06-22 グローバルウェーハズ カンパニー リミテッド 連続チョクラルスキー法を用いる単結晶シリコンインゴットの成長方法
WO2021050176A1 (en) 2019-09-13 2021-03-18 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous czochralski method and a single crystal silicon ingot grown by this method
EP3929334A1 (de) 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben
FI3940124T3 (fi) 2020-07-14 2024-04-03 Siltronic Ag Kidekappale yksikiteisestä piistä
JP7441942B2 (ja) * 2020-07-21 2024-03-01 ワッカー ケミー アクチエンゲゼルシャフト シリコン中の微量金属の定量方法
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
CN113138195A (zh) * 2021-04-16 2021-07-20 上海新昇半导体科技有限公司 晶体缺陷的监控方法及晶棒生长方法
CN113703411B (zh) * 2021-08-31 2022-08-30 亚洲硅业(青海)股份有限公司 多晶硅生长过程监测系统、方法及多晶硅生产系统
WO2023125206A1 (zh) * 2021-12-27 2023-07-06 中环领先半导体材料有限公司 单晶体的制备方法及硅晶体
CN115233296A (zh) * 2022-07-25 2022-10-25 北京麦竹吉科技有限公司 一种加热器、拉晶炉和消除大直径单晶硅自我间隙缺陷的方法
EP4321656A1 (de) 2022-08-09 2024-02-14 Siltronic AG Verfahren zum herstellen eines monokristallinen kristalls aus silizium

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US548735A (en) * 1895-10-29 Pile carpet
US622164A (en) * 1899-03-28 Carl august pfenning
GB1456050A (en) * 1974-05-13 1976-11-17 British Aluminium Co Ltd Production of metallic articles
US3997368A (en) 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
US4350560A (en) * 1981-08-07 1982-09-21 Ferrofluidics Corporation Apparatus for and method of handling crystals from crystal-growing furnaces
US4473795A (en) * 1983-02-23 1984-09-25 International Business Machines Corporation System for resist defect measurement
JPS59190300A (ja) 1983-04-08 1984-10-29 Hitachi Ltd 半導体製造方法および装置
JPS62105998A (ja) 1985-10-31 1987-05-16 Sony Corp シリコン基板の製法
CN86104069A (zh) * 1986-06-09 1987-02-11 电子工业部第四十四研究所 硅的多重吸杂技术及多重吸杂硅片
JPS63215041A (ja) 1987-03-04 1988-09-07 Toshiba Corp 結晶欠陥評価用エツチング液
US5264189A (en) 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
US4981549A (en) 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
JPH02137524A (ja) 1988-11-18 1990-05-25 Matsushita Electric Ind Co Ltd 電子チューナ
JPH02180789A (ja) 1989-01-05 1990-07-13 Kawasaki Steel Corp Si単結晶の製造方法
JPH0633235B2 (ja) 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JPH0633236B2 (ja) 1989-09-04 1994-05-02 新日本製鐵株式会社 シリコン単結晶の熱処理方法および装置ならびに製造装置
JPH0729878B2 (ja) 1990-06-07 1995-04-05 三菱マテリアル株式会社 シリコンウエーハ
JPH04108682A (ja) 1990-08-30 1992-04-09 Fuji Electric Co Ltd 化合物半導体単結晶製造装置および製造方法
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JPH08760B2 (ja) 1991-03-14 1996-01-10 信越半導体株式会社 シリコンウェーハの品質検査方法
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
JP3016897B2 (ja) * 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR950703079A (ko) * 1993-01-06 1995-08-23 다나까 미노루 반도체단결정의 결정품질을 예측하는 방법 및 그 장치(method of predicting crystal quality of semiconductor single crystal and apparatus thereof)
JPH0741383A (ja) 1993-07-29 1995-02-10 Nippon Steel Corp 半導体単結晶およびその製造方法
JPH07158458A (ja) 1993-12-10 1995-06-20 Mitsubishi Motors Corp 多気筒内燃エンジンの吸気制御装置
IT1280041B1 (it) * 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
DE4414947C2 (de) 1993-12-16 1998-12-17 Wacker Siltronic Halbleitermat Verfahren zum Ziehen eines Einkristalls aus Silicium
JP3276500B2 (ja) 1994-01-14 2002-04-22 ワッカー・エヌエスシーイー株式会社 シリコンウェーハとその製造方法
US5474020A (en) * 1994-05-06 1995-12-12 Texas Instruments Incorporated Oxygen precipitation control in czochralski-grown silicon cyrstals
JP3552278B2 (ja) * 1994-06-30 2004-08-11 三菱住友シリコン株式会社 シリコン単結晶の製造方法
KR960005669A (ko) 1994-07-21 1996-02-23 이헌조 흑백브라운관의 형광막 형성방법 및 장치
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5966282A (en) * 1994-12-20 1999-10-12 A. C. Data Systems, Inc. Power surge protection assembly
JPH08208374A (ja) 1995-01-25 1996-08-13 Nippon Steel Corp シリコン単結晶およびその製造方法
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP2826589B2 (ja) 1995-03-30 1998-11-18 住友シチックス株式会社 単結晶シリコン育成方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3006669B2 (ja) 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
JP4020987B2 (ja) * 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
US5958133A (en) * 1996-01-29 1999-09-28 General Signal Corporation Material handling system for growing high-purity crystals
JP3417515B2 (ja) 1996-03-22 2003-06-16 信越半導体株式会社 シリコン単結晶基板の結晶欠陥評価方法
DE19613282A1 (de) * 1996-04-03 1997-10-09 Leybold Ag Vorrichtung zum Ziehen von Einkristallen
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
KR100237829B1 (ko) 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
SG64470A1 (en) * 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6045610A (en) 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19711922A1 (de) 1997-03-21 1998-09-24 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zum Ziehen eines Einkristalls
CN1316072C (zh) 1997-04-09 2007-05-16 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
KR20040065306A (ko) 1997-04-09 2004-07-21 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US5942032A (en) 1997-08-01 1999-08-24 Memc Electronic Materials, Inc. Heat shield assembly and method of growing vacancy rich single crystal silicon
US5922127A (en) 1997-09-30 1999-07-13 Memc Electronic Materials, Inc. Heat shield for crystal puller
JP3919308B2 (ja) 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6245430B1 (en) * 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JP3634133B2 (ja) 1997-12-17 2005-03-30 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4147599B2 (ja) 1997-12-26 2008-09-10 株式会社Sumco シリコン単結晶及びその製造方法
JP3955375B2 (ja) 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JP3627498B2 (ja) 1998-01-19 2005-03-09 信越半導体株式会社 シリコン単結晶の製造方法
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6093913A (en) 1998-06-05 2000-07-25 Memc Electronic Materials, Inc Electrical heater for crystal growth apparatus with upper sections producing increased heating power compared to lower sections
CN1155074C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
EP1133590B1 (en) * 1998-10-14 2003-12-17 MEMC Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
US6416836B1 (en) * 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427325B2 (en) 2005-12-30 2008-09-23 Siltron, Inc. Method for producing high quality silicon single crystal ingot and silicon single crystal wafer made thereby

Also Published As

Publication number Publication date
JP2003192490A (ja) 2003-07-09
EP1118697A2 (en) 2001-07-25
EP1209258A3 (en) 2002-08-28
KR20010006229A (ko) 2001-01-26
US6605150B2 (en) 2003-08-12
JP3544676B2 (ja) 2004-07-21
CN1280455C (zh) 2006-10-18
US6409827B2 (en) 2002-06-25
EP1273684B1 (en) 2005-09-14
JP4477569B2 (ja) 2010-06-09
EP1273684A3 (en) 2003-11-26
KR100508048B1 (ko) 2005-08-17
CN1936112A (zh) 2007-03-28
CN1936112B (zh) 2011-05-11
CN1257556A (zh) 2000-06-21
DE69813041T2 (de) 2004-01-15
US20020170485A1 (en) 2002-11-21
CN1936113A (zh) 2007-03-28
EP0973963A1 (en) 2000-01-26
EP1209258A2 (en) 2002-05-29
DE69813041D1 (de) 2003-05-08
CN1280454C (zh) 2006-10-18
DE69824647D1 (de) 2004-07-22
JP4274973B2 (ja) 2009-06-10
MY127383A (en) 2006-11-30
CN1261928A (zh) 2000-08-02
EP1209259B1 (en) 2009-03-25
EP1209259A2 (en) 2002-05-29
WO1998045509A1 (en) 1998-10-15
MY120036A (en) 2005-08-30
DE69807676D1 (de) 2002-10-10
EP0973964A1 (en) 2000-01-26
EP1209258B1 (en) 2004-06-16
JP2001518874A (ja) 2001-10-16
JP2006062960A (ja) 2006-03-09
WO1998045510A1 (en) 1998-10-15
JP4291559B2 (ja) 2009-07-08
US20020139294A1 (en) 2002-10-03
MY127594A (en) 2006-12-29
CN100547122C (zh) 2009-10-07
JP4313356B2 (ja) 2009-08-12
US6409826B2 (en) 2002-06-25
DE69824647T2 (de) 2005-06-09
JP3449730B2 (ja) 2003-09-22
TW494146B (en) 2002-07-11
JP3782387B2 (ja) 2006-06-07
US20010020437A1 (en) 2001-09-13
US20020007779A1 (en) 2002-01-24
DE69806137T2 (de) 2002-11-21
CN101070621B (zh) 2012-09-05
SG105510A1 (en) 2004-08-27
US20040089224A1 (en) 2004-05-13
US6632278B2 (en) 2003-10-14
JP2000513696A (ja) 2000-10-17
JP2004155655A (ja) 2004-06-03
EP1118697B1 (en) 2003-04-02
CN100595351C (zh) 2010-03-24
KR20040065306A (ko) 2004-07-21
MY127584A (en) 2006-12-29
WO1998045508A1 (en) 1998-10-15
EP0972094A1 (en) 2000-01-19
EP1273684A2 (en) 2003-01-08
CN1255169A (zh) 2000-05-31
DE69831618D1 (de) 2005-10-20
EP0973964B1 (en) 2002-09-04
MY132874A (en) 2007-10-31
EP0973963B1 (en) 2002-06-19
SG105509A1 (en) 2004-08-27
SG165151A1 (en) 2010-10-28
DE69801903D1 (de) 2001-11-08
JP4299523B2 (ja) 2009-07-22
CN1854353A (zh) 2006-11-01
US5919302A (en) 1999-07-06
JP2006056779A (ja) 2006-03-02
KR20060002028A (ko) 2006-01-06
DE69807676T2 (de) 2003-04-24
KR20050049561A (ko) 2005-05-25
EP0972094B1 (en) 2001-10-04
CN1253610C (zh) 2006-04-26
JP2001500468A (ja) 2001-01-16
MY120441A (en) 2005-10-31
US20040070012A1 (en) 2004-04-15
CN101070621A (zh) 2007-11-14
US6638357B2 (en) 2003-10-28
DE69840690D1 (de) 2009-05-07
JP3449731B2 (ja) 2003-09-22
EP1118697A3 (en) 2001-09-05
TW577939B (en) 2004-03-01
DE69831618T2 (de) 2006-06-29
US20010025597A1 (en) 2001-10-04
US6254672B1 (en) 2001-07-03
DE69806137D1 (de) 2002-07-25
TWI257962B (en) 2006-07-11
JP2003192493A (ja) 2003-07-09
US20050205000A1 (en) 2005-09-22
KR20010006182A (ko) 2001-01-26
DE69801903T2 (de) 2002-03-28
JP2003192492A (ja) 2003-07-09
US6287380B1 (en) 2001-09-11
EP1209259A3 (en) 2003-08-20

Similar Documents

Publication Publication Date Title
KR20010006227A (ko) 저결함밀도, 자기침입형 실리콘
KR100854186B1 (ko) 산화 유도된 적층 결함을 실질적으로 포함하지 않는베이컨시 지배 코어를 갖는 낮은 결함 밀도의 실리콘
KR100622884B1 (ko) 열적으로 어닐링된 저결함 밀도 단결정 실리콘
KR20010034789A (ko) 실질적으로 성장 결점이 없는 에피택시얼 실리콘 웨이퍼
KR20010053179A (ko) 저결함밀도, 자기침입형 실리콘을 성장시키기 위한 결정풀러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application