KR20010006182A - 저결함 밀도의 베이컨시가 지배적인 실리콘 - Google Patents
저결함 밀도의 베이컨시가 지배적인 실리콘 Download PDFInfo
- Publication number
- KR20010006182A KR20010006182A KR1019997009261A KR19997009261A KR20010006182A KR 20010006182 A KR20010006182 A KR 20010006182A KR 1019997009261 A KR1019997009261 A KR 1019997009261A KR 19997009261 A KR19997009261 A KR 19997009261A KR 20010006182 A KR20010006182 A KR 20010006182A
- Authority
- KR
- South Korea
- Prior art keywords
- ingot
- interstitial
- axisymmetric region
- defects
- silicon
- Prior art date
Links
- 230000007547 defect Effects 0.000 title claims abstract description 197
- 229910052710 silicon Inorganic materials 0.000 title claims description 65
- 239000010703 silicon Substances 0.000 title claims description 65
- 238000000034 method Methods 0.000 claims abstract description 81
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 31
- 239000013078 crystal Substances 0.000 claims description 127
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 64
- 239000001301 oxygen Substances 0.000 claims description 29
- 229910052760 oxygen Inorganic materials 0.000 claims description 29
- 238000007711 solidification Methods 0.000 claims description 26
- 230000008023 solidification Effects 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 230000001427 coherent effect Effects 0.000 claims description 15
- 238000001556 precipitation Methods 0.000 claims description 15
- 230000006911 nucleation Effects 0.000 claims description 11
- 235000015241 bacon Nutrition 0.000 claims description 6
- 238000010899 nucleation Methods 0.000 claims description 4
- 238000004886 process control Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000001816 cooling Methods 0.000 description 44
- 239000000463 material Substances 0.000 description 43
- 230000008859 change Effects 0.000 description 35
- 235000012431 wafers Nutrition 0.000 description 33
- 230000002776 aggregation Effects 0.000 description 25
- 239000000155 melt Substances 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 17
- 238000004220 aggregation Methods 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 15
- 239000007787 solid Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 238000013459 approach Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 150000002926 oxygen Chemical class 0.000 description 10
- 238000005054 agglomeration Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 238000005034 decoration Methods 0.000 description 7
- 230000015271 coagulation Effects 0.000 description 6
- 238000005345 coagulation Methods 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000002231 Czochralski process Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000003518 caustics Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000013213 extrapolation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- KMUONIBRACKNSN-UHFFFAOYSA-N potassium dichromate Chemical compound [K+].[K+].[O-][Cr](=O)(=O)O[Cr]([O-])(=O)=O KMUONIBRACKNSN-UHFFFAOYSA-N 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 108010053481 Antifreeze Proteins Proteins 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 206010053567 Coagulopathies Diseases 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000004971 IR microspectroscopy Methods 0.000 description 1
- 238000012369 In process control Methods 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000009852 coagulant defect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- XTVVROIMIGLXTD-UHFFFAOYSA-N copper(II) nitrate Chemical compound [Cu+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O XTVVROIMIGLXTD-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005189 flocculation Methods 0.000 description 1
- 230000016615 flocculation Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/14—Heating of the melt or the crystallised materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10T117/10—Apparatus
- Y10T117/1004—Apparatus with means for measuring, testing, or sensing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/21—Circular sheet or circular blank
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은, 잉곳 또는 웨이퍼 형태이며, 베이컨시가지배적인 인트린직 점결함이며, 실질적으로 응집 베이컨시 인트린직 점결함이 없는 축대칭 영역을 포함하는 단결정 실리콘 및 그 제조공정에 관한 것이며, 제 1 축대칭 영역은 중앙축을 포함하거나, 적어도 약 15 mm 의 폭을 갖는다.
Description
대부분의 반도체 전자부품의 제조공정의 출발물질인 단결정 실리콘은 소위 "초크랄스키(Czochralski(Cz))"법에 의해 제조된다. 이 방법에서는, 도가니에 다결정 실리콘(폴리실리콘)을 채우고 용융시킨 후, 시드 결정을 용융 실리콘과 접촉시켜 느리게 인상시켜 단결정을 성장시킨다. 넥(neck)의 형성을 완료한 후, 소정 또는 목적하는 직경에 도달할 때까지 인상속도 및/또는 멜트의 온도를 감소시킴으로써, 결정의 직경을 확대한다. 그후, 멜트 레벨의 감소를 보상하면서 인상속도 및 멜트 온도를 제어하여, 대략적으로 일정한 직경을 갖는 결정의 실린더 형태의 주 몸체를 성장시킨다. 용융 실리콘이 담겨있는 도가니가 비워지기 전, 성장 공정의 후반부 부근에서는, 결정 직경을 점차적으로 축소하여 엔드-콘(end-cone)을 형성해야 한다. 일반적으로, 결정인상 속도 및 도가니에 공급되는 열을 증가시킴으로써 엔드콘을 형성한다. 직경이 충분히 작아졌을 때, 결정을 멜트로부터 분리한다.
최근, 고형화(solidification)후 결정이 냉각됨에 따라, 결정성장 챔버내의 단결정 실리콘내에 다수의 결함들이 형성되는 것이 인지되어 왔다. 부분적으로는, 베이컨시(vacancy) 및 셀프-인터스티셜(self-interstitial)로 알려진 인트린직 점결함이 과도하게(즉, 용해도 한계 이상의 농도) 존재하기 때문에, 그러한 결함들이 증가한다. 멜트로부터 성장된 실리콘 결정은, 일반적으로 일형태 또는 다른 형태의 인트린직 점결함을 과도하게 가지고 있으며, 그 일형태는 결정 격자 베이컨시("V") 이고 다른 형태는 셀프-인터스티셜("I")이다. 실리콘 내의 이러한 점결함들의 초기농도 및 형태는 고형화 시기에 결정되고, 시스템 내에서 이러한 농도가 임계 과포화 레벨에 도달하고 점결함들의 이동도가 충분히 높으면, 반응 또는 응집이 쉽게 일어난다고 알려져 있다. 실리콘 내의 응집된 인트린직 점결함은, 복잡하고 고도로 직접된 회로의 제조에서 재료의 수율에 크게 영향을 미칠 수 있다.
베이컨시형 결함들은, D-결함, 플로우 패턴 결함(FPDs), 게이트 산화물 인테그리티(Gate Oxide Integrity : GOI) 결함, 결정에서 유래한 입자(Crystal Originated Particle : COP) 결함, 결정에서 유래한 라이트 점결함(Crystal Originated Light Point Defects : LPDs) 등의 관찰 가능한 결정 결함 및 스케닝 인프라레드 마이크로스코피(Scanning infrared Microscopy)와 레이저 스케닝 터모그라피(Laser Scanning Tomography) 등의 적외선 스케터링 기술(infrared light scattering techniques)로 관찰할 수 있는 특정 클레스의 벌크 결함 등의 관찰 가능한 결정결함으로부터 기원한다고 인식되어 있다. 또한, 링 옥시데이션 인듀스드 스테킹 폴트 (ring oxidation induced stacking faults : OISF)의 핵 역할을 하는 결함들이 과도한 베이컨시의 영역내에 존재한다. 이러한 특정 겸함은, 과도한 베이컨시의 존재에 의해 촉진되는 고온에서 핵이 형성된 산소 응집체(high tmeperature nucleated oxygen agglomerate)이다.
셀프-인터스티셜에 관련된 결함들에 대해서는 많은 연구가 이루어지지 않았다. 상기 결함들은, 일반적으로 인서스티셜형 디스로케이션 루프 또는 네트웍의 저밀도화로 간주된다. 그러한 결함들은, 웨이퍼 성능의 중요한 기준인 게이트 산화물 인테그리티 결함을 유발시키지는 않지만, 주로 누설전류 문제점과 연관된 다른 형태의 디바이스 결함을 유발한다고 널리 알려져 있다.
초크랄스키 실리콘에서 그러한 베이컨시 및 셀프-인터스티셜 응집 결함들의 밀도는 일반적으로 약 1 ×103/cm3내지 1 ×107/cm3범위내이다. 이 값들은 상대적으로 작은 값이지만, 응집 인트린직 점결함은 디비아스 제조업자들에게는 급속도로 중요성이 부각되고 있으며, 사실상 디바이스 제조공정에 있어서 수율을 제한하는 변수로 간주되고 있다.
일반적으로, 응집 인트린직 점결함의 문제점을 해결하기 위한 3 가지 주 접근방법이 존재한다. 첫번째 접근방법은, 잉곳내의 응집 인트린직 점결함의 숫자 밀도를 감소시키기 위한 결정 인상 기술에 촛점을 맞춘 방법들을 포함한다. 이 접근방법은, 베이컨시가 지배적인 재료의 형성으로 귀결되는 결정 인상 조건에 관한 방법들과, 셀프-인터스티셜이 지배적인 재료의 형성으로 귀결되는 결정 인상 조건에 관한 방법들로 더 세분화 된다. 예를 들어, (ⅰ) v/Go를 제어하여 결정격자 베이컨시가 지배적인 인트린직 점결함인 결정을 성장시키고, (ⅱ) 결정 인상공정 동안에, 약 1100 ℃ 에서 약 1050 ℃ 까지의 실리콘 잉곳의 냉각속도를 변화시켜(주로 냉각속도를 낮춤) 응집 결함의 핵생성 속도에 영향을 줌으로써, 응집 결함 숫자의 밀도를 낮출 수 있다고 제안되어 왔다. 그러나, 이러한 접근방식은 응집 결함의 수밀도는 낮추지만, 그들의 생성은 억제할 수는 없다. 디바이스 제조자에 의해 부과되는 요구조건들이 점점 엄격해짐에 따라, 이러한 결함들의 존재는 점점 문제점으로 부각될 것이다.
결정의 상기 몸체부의 성장동안, 인상속도를 약 0.4 mm/min 이하로 감소시키는 것이 제안되었다. 그러나, 이 제안 또한, 느린 인상속도로 인해 각 결정 인상장치의 상산율이 저하되기 때문에 만족스럽지 않다. 보다 중요한 것은, 그러한 인상속도 때문에, 셀프-인터스티셜의 농도가 높은 단결정 실리콘이 형성된다는 것이다. 이 높은 농도는 응집 셀프-인터스티셜 결함을 형성시키고, 이 모든것은 그러한 결함들에 연과된 문제점들을 유발시킨다.
응집 인트린직 점결함의 문제점을 해결하는 두번째 접근방법은, 응집 인트린직 점결함의 형성 후에 그것들의 제거에 촛점을 맞춘 방법들을 포함한다. 일반적으로, 웨이퍼 형태의 실리콘을 고온 열처리하여 이를 달성할 수 있다. 예를 들어, 후세가와 등은, 유럽 특허 출원번호 503,816 A1 에서, 0.8 mm/min 을 초과하는 성장속도로 실리콘 잉곳을 성장시키고, 잉곳을 슬라이스한 웨이퍼를 1150 ℃ 내지 1280 ℃ 범위내의 온도에서 열처리하여, 웨이퍼 표면에서 가가운 얇은 영역내의 결함 밀도를 감소시키는 방법을 제안하였다. 웨이퍼내 응집 인트린직 점결함의 농도 및 위치에 따라, 필요한 구체적인 처리는 변할 것이다. 일정한 축의 결함농도를 갖지 않는 결정으로부터 절단된 다른 웨이퍼들은, 다른 성장후 처리를 필요로 할 수도 있다. 또한, 그러한 웨이퍼 열처리는 상대적으로 비용이 많이들고, 실리콘 웨이퍼로 금속 불순물이 도입될 가능성이 있으며, 결정에 관련된 모든 형태의 결함에 대해 보편적으로 유효한 것이 아니다.
응집 인트린직 점결함의 문제점을 해결하기 위한 세번쩨 접근방법은, 단결정 실리콘 웨이퍼의 표면상에 실리콘의 얇은 결정질층을 에피탁시얼 증착하는 것이다. 이 공정은, 실질적으로 응집 인트린직 점결함이 없는 표면을 갖는 단결정 실리콘 웨이퍼를 제공한다. 그러나, 에피탁시얼 증착은 실질적으로 웨이퍼의 비용을 증가시킨다.
이러한 개발의 관점에서, 응집 인트린직 점결함을 발생시키는 응집반응을 억제함으로써 응집 인트린직 점결함의 생성을 억제하는 역할을 하는 단결정 실리콘의 제조방법에 대한 필요성이 계속 제기된다. 단순히, 그러한 결함들이 생성되는 비율을 제한하거나 결함들이 생성된 후에 제거하려는 시도보다는, 응집반응을 억제하여 실질적으로 응집 인트린직 점결함이 없는 실리콘 기판을 생산하는 방법이 바람직하다. 그러한 방법은, 에피탁시얼 공정과 연관된 높은 비용없이, 단위 웨이퍼당 얻을 수 있는 집적회로의 수의 관점에서 에피와 같은(epi-like)수율을 얻을 가능성이 있는 단결정 실리콘 웨이퍼를 공급할 수도 있다.
본 발명의 요약
따라서, 본 발명의 목적은, 결정격자 베이컨시 또는 실리콘 셀프-인터스티셜로부터 기인되는 결함이 실질적으로 없, 실질적으로 반경 폭의 축 대칭인 영역을 갖는 잉곳 또는 웨이퍼 형태의 단결정 실리콘을 제공하는 것이며, 고형화 온도로부터 잉곳을 냉각시킴에 따라, 잉곳의 직경이 일정한 축대칭 영역내의 인트린직 점결함의 응집을 방지하기 위해 베이컨시 및 셀프-인터스티셜의 농도를 제어할 수 있는, 단결정 실리콘 잉곳의 제조공정을 제공하는 것이다.
따라서, 본 발명은, 중앙축, 일반적으로 중앙축에 수직인 전면과 후면, 주변 엣지, 및 중앙축으로부터 웨이퍼의 주변 엣지로 연장된 반경을 갖는 단결정 실리콘 웨이퍼에 관한 것이다. 웨이퍼는, 베이컨시가 지배적인 인트린직 점결함이고, 응집 베이컨시 인트린직 점결함이 실질적으로 없는 제 1 대칭축 영역을 구비하며, 상기 제 1 대칭축 영역은 중앙축을 포함하거나 적어도 약 15 mm 의 폭을 갖는다.
본 발명은, 중앙축, 시드-콘(seed-cone), 엔드-콘(end-cone), 및 시드-콘과 엔드-콘 사이에 일정 직경 부분을 구비한 단결정 실리콘 잉곳에 관한 것이며, 상기 엔드-콘은 주변 엣지 및 중앙축으로부터 주변 엣지로 연장된 반경을 갖는다. 단결정 실리콘 잉곳은, 잉곳이 성장되고 고형화 온도로부터 냉각된 후, 일정 직경 부분은, 베이컨시가 지배적인 인트린직 점결함이고 실질적으로 응집 인트린직 점결함이 없는 제 1 대칭축 영역을 포함하며, 제 1 대칭축 영역은, 중앙축을 포함하거나 적어도 15 mm 의 폭을 가지며, 중앙축을 따라 측정했을 때, 잉곳의 일정 직경 부분의 길이의 적어도 약 20 % 의 길이를 갖는다.
본 발명은, 중앙축, 시드-콘, 엔드-콘, 및 시드콘과 엔드콘 사이의 일정 직경 부분을 구비하며, 엔드-콘은 주변 엣지 및 중앙축으로부터 주변엣지로 연장된 반경을갖는다. 이 공정에 있어서, 잉곳은 초크랄스키법에 따라, 실리콘 멜트로부터 성장되고 그후, 고형화 온도로부터 냉각된다. 상기 공정은, 고형화 온도로부터 약 1325 ℃ 이상의 온도에서 결정의 일정 직경 부분의 성장 동안에, 성장속도(v), 및 축방향 온도 구배(Go) 를 제어하여, 고형화 온도로부터 잉곳을 냉각시킬 때, 베이컨시가 지배적인 인트린직 점결함이고 실질적으로 응집 인트린직 점결함이 없는 제 1 대칭축 영역을 형성하며, 상기 제 1 대칭축 영역은 은 적어도 약 15 mm 의 폭을 갖거나 중앙축을 포함한다.
본 발명의 다른 목적들과 특성들은 이후에 부분적으로 설명될 것이다.
본 발명은, 일반적으로 전자부품의 제조에 이용되는 반도체 그레이드 단결정 실리콘의 제조에 관한 것이다. 보다 구체적으로, 본 발명은 응집된 인트린직 점결함이 없고 베이컨시가 지배적인 재료의 대칭축 영역을 갖는 웨이퍼와 단결정 실리콘 잉곳(ingot), 및 그 제조공정에 관한 것이다.
도 1 은, v 가 성장속도이고 Go가 평균 축방향 온도 구배일 때, v/Go값의 증가에 따른 셀프-인터스티셜[I] 및 베이컨시[V] 의 초기농도 변화의 일예를 도시한 그래프이다.
도 2 는, 주어진 초기 농도의 셀프-인터스티셜[I]에 대하여, 응집 인터스티셜 결함의 형성에 필요한 자유 에너지이 변화 (ΔGI) 가 온도(T)가 감소함에 따라 증가하는 일예를 도시하는 그래프이다.
도 3 은, Go값이 증가하여 v/Go비의 감소에 따른, 셀프-인터스티셜[I] 및 베이컨시[V] 의 초기농도 변화의 일예를 도시한 그래프이다(V/I 경계에서는, 베이컨시가 지배적인 재료에서 셀프-인터스티셜이 지배적인 재료로 전이된다).
도 4 는, 베이컨시(V) 및 셀프-인터스티셜(I)이 각각 지배적인 영역과 그 사이에 존재하는 V/I 경계를 도시하는 단결정 잉곳 또는 웨이퍼의 단면도이다.
도 5 는, 잉곳의 일정 직경 부분의 축대칭 영역을 상세히 도시하는 단결정 실리콘 잉곳의 세로 단면도이다.
도 6 은, 베이컨시가 지배적인 재료의 일반적인 실린더형태의 영역, 셀프-인터스티셜이 지배적인 재료의 일반적인 환상 형태의 축대칭 영역, 그 사이에 존재하는 V/I 경계, 및 응집 인터스티셜 결함의 영역을 도시하며, 일련의 산소 침전 열처리 후에 잉곳을 축방향으로 절단한 후 소수 캐리어의 수명(minority carrier lifetime)을 스켄하여 얻어진 이미지이다.
도 7 은, 결정 길이에 따른 인상속도(즉, 시드 인상)를 도시하며, 결정 길이의 일부분에서는 인상속도가 단조감소하는 것을 도시하는 그래프이다.
도 8 은, 제 1 실시예에서 기재된 바와 같이, 일련의 산소 침전 열처리 후에 잉곳을 축방향으로 절단한 후 소수 캐리어의 수명을 스켄하여 얻어진 이미지이다.
도 9 는, 제 1 실시예에서 기재된 바와 같이, v*(Z) 곡선을 얻기위해 이용된 4 개의 단결정 실리콘 잉곳(각각 1 내지 4)의 결정 길이에 따른 인상속도의 그래프이다.
도 10 은, 제 2 실시예에서 기재된 바와 같이, 2 개의 다른 경우에 있어서, 반경방향 위치에 따른 멜트/고체 계면에서의 평균 축방향 온도 구배(Go)를 도시한 그래프이다.
도 11 은, 제 2 실시예에서 기재된 바와 같이, 2 개의 다른 경우에 있어서, 반경방향 위치에 따른 베이컨시[V] 또는 셀프-인터스티셜[I]의 초기 농도를 도시한 그래프이다.
도 12 는, 제 3 실시예에서 기재된 바와 같이, 2 개의 다른 경우에 있어서, 축방향 위치에 따른 온도를 도시하는 그래프이다.
도 13 은, 제 3 실시예에서 더 자세히 기재된 바와 같이, 도 12 에서 도해된 2 가지 냉각조건으로부터 얻어진 셀프-인터스티셜 농도의 그래프이다.
도 14 는, 제 4 실시예에서 기재된 바와 같이, 일련의 산소 침전 열처리 후에 잉곳을 축방향으로 절단한 후 소수 캐리어의 수명을 스켄하여 얻어진 이미지이다.
도 15 는, 제 5 실시예에서 기재된 바와 같이, 단결정 실리콘 잉곳의 길이에 따른 V/I 경계의 위치를 도시하는 그래프이다.
도 16a 는, 제 6 실시예에서 기재된 바와 같이, 일련의 산소 침전 열처리 후에 축방향으로 잉곳의 어깨로부터 약 100 mm 내지 약 250 mm 범위에 해당하는 부분의 잉곳을 절단한 후 소수 캐리어의 수명을 스켄하여 얻어진 이미지이다.
도 16b 는, 제 6 실시예에서 기재된 바와 같이, 일련의 산소 침전 열처리 후에 축방향으로 잉곳의 어깨로부터 약 250 mm 내지 약 400 mm 범위에 해당하는 부분의 잉곳을 절단한 후 소수 캐리어의 수명을 스켄하여 얻어진 이미지이다.
도 17 은, 제 7 실시예에서 기재된 바와 같이, 다양한 축의 위치에서 축방향 온도 구배(Go)를 도시하는 그래프이다.
도 18 은, 제 7 실시예에서 기재된 바와 같이, 1 개의 잉곳에 대하여, 평균 축방향 온도 구배(Go)의 축방향 위치에 따른 변화를 도시하는 그래프이다.
도 19 는, 제 7 실시예에서 기재된 바와 같이, 대칭축 영역과 냉각속도 간의 관계를 도시하는 그래프이다.
도 20 은, 제 7 실시예에서 기재된 바와 같이, 구리 데코레이션 및 결함의 윤곽을 표시하는 에칭 후, 축방향으로 잉곳의 어깨로부터 약 235 mm 내지 약 350 mm 범위에 해당하는 부분의 잉곳을 절단한 절단 부분을 도시하는 사진이다.
도 21 은, 제 7 실시예에서 기재된 바와 같이, 구리 데코레이션 및 결함의 윤곽을 표시하는 에칭 후, 축방향으로 잉곳의 어깨로부터 약 305 mm 내지 약 460 mm 범위에 해당하는 잉곳의 절단 부분을 도시하는 사진이다.
도 22 는, 제 7 실시예에서 기재된 바와 같이, 구리 데코레이션 및 결함의 윤곽을 표시하는 에칭 후, 축방향으로 잉곳의 어깨로부터 약 140 mm 내지 약 275 mm 범위에 해당하는 잉곳의 절단 부분을 도시하는 사진이다.
도 23 은, 제 7 실시예에서 기재된 바와 같이, 구리 데코레이션 및 결함의 윤곽을 표시하는 에칭 후, 축방향으로 잉곳의 어깨로부터 약 600 mm 내지 약 730 mm 범위에 해당하는 잉곳의 절단 부분을 도시하는 사진이다.
도 24 는, 다양한 구성의 핫죤에서 발생할 수도 있는, 평균 축방향 온도 구배(Go(r))에 있어서의 반경방향 변화를 도시하는 그래프이다.
도 25 는, 4 개의 상이한 핫죤 구성에서 인곳에 대한 축방향 온도 프로파일을 도시하는 그래프이다.
실험적인 결과에 근거하면, 인트린직 점결함의 형태와 초기 농도는, 고형화 온도(즉, 약 1410 ℃)로부터 1300 ℃ 를 초과하는 온도(즉, 적어도 약 1325 ℃, 적어도 약 1350 ℃, 또는 적어도 약 1375 ℃)로 잉곳이 냉각될때, 초기에 결정되는 것으로 보인다. 즉, 이들 결함의 형태와 초기 농도는 v/Go비로 제어되며, v 는 성장속도이고, Go는 이 온도 영역에서의 평균 축방향 온도 구배이다.
도 1 을 참조하면, 현재 이용가능한 정보를 기초로 할 때, v/Go값이 증가함에 따라, 셀프-인터스티셜이 지배적인 성장에서 베이컨시가 지배적인 성장으로의 전이가, 약 2.1 ×10-5cm2/sK 인 v/Go의 임계값 부근에서 발생하며, Go는 앞에서 한정된 온도범위내에서는 축방향 온도 구배가 일정한 조건 하에서 결정된다. 이 임계값에서, 이들 인트린직 점결함의 농도들은 평형상태를 이룬다.
v/Go값이 임계값을 초과함에 따라, 베이컨시의 농도가 증가한다. 마찬가지로, v/Go값이 임계값 밑으로 떨어지면, 셀프-인터스티셜의 농도가 증가한다. 이들 농도가, 시스템 내에서 임계 과포화 레벨에 도달하고, 점결함의 이동도(mobility)가 충분히 높은 경우에는, 반응 또는 응집이 발생하기 용이하다. 실리콘내의 응집 인트린직 점결함은, 복잡하고 고도로 집적된 회로의 제조에 있어서 재료의 수율에 치명적인 영향을 줄 수도 있다.
본 발명에 따르면, 실리콘 매트릭스내의 베이컨시가 반응하여 응집 베이컨시 결함을 형성하고, 실리콘 매트릭스내의 셀프-인터스티셜이 반응하여 응집 인터스티셜 결함을 형성하는 반응을 억제할 수 있다는 것이 밝혀졌다. 특정 이론에 따르지 않고, 시스템의 자유 에너지의 변화가, 응집 반응이 자발적으로 일어나서 응집 베이컨시 또는 인터스티셜 결함을 생성하는 임계값을 초과하지 않도록 함으로써, 본 발명의 공정에서, 베이컨시 및 셀프-인터스티셜의 농도는 결정 잉곳을 성장 및 냉각시키는 동안 제어될 수 있다.
일반적으로, 베이컨시 점결함으로부터 응집 베이컨시 결함이 형성되거나, 단결정 실리콘에서, 셀프-인터스티셜 원자로부터 응집 인터스티셜 결함이 형성되는 반응에 이용되는, 시스템내의 자유 에너지의 변화는 식 (1) 에 의해 지배된다.
(1)
ΔGV/I는 응집 베이컨시 결함을 형성하는 반응 또는 인터스티셜 결함을 형성하는 반응에대한 자유에너지 변화,
k 는 볼츠만 상수,
T 는 절대온도(K),
[V/I] 는 단결정 실리콘내의 공간 및 시간내의 포인트에서의 베이컨시 또는 인터스티셜의 농도,
[V/I]eq는 [V/I]가 발생하는 공간 및 시간에서 동일한 포인트 및 온도(T) 에서의 베이컨시 또는 인터스티셜의 평형 농도를 나타낸다.
상기 식에 따르면, 주어진 베이컨시의 농도[V]에서, 온도(T)가 감소하면, [V]eq가 온도에 따라 급격히 감소하기 때문에 ΔGV가 증가한다. 이와 유사하게, 주어진 인터스티셜의 농도[I]에서, 온도(T)가 감소하면, [I]eq가 온도에 따라 급격히 감소하기 때문에 일반적으로 ΔGI가 증가한다.
도 2 는, 실리콘 셀프-인터스티셜의 농도를 억제하기 위한 수단을 채택하지 않고 고형화 온도로부터 냉각된 잉곳에 대한 실리콘 셀프-인터스티셜의 농도 및 ΔGI에 있이서의 변화를 도식적으로 도시한다. 식 (1) 에 따르면, 잉곳이 냉각됨에 따라, [I] 의 과포화가 증가하기 때문에 ΔGI는 증가하고, 응집 인터스티셜 결함 형성을 위한 에너지 장벽에 접근한다. 냉각이 지속됨에 따라, 반응이 일어나는 지점이 에너지 장벽을 결국 초과한다. 이 반응은 응집 인터스티셜 결함의 형성으로 귀결되며, 과포화된 시스템이 이완됨에 따라, 즉 [I] 의 농도가 감소함에 따라, ΔGI가 동반하여 감소한다.
유사하게, 베이컨시의 농도를 억제하기 위한 수단을 채택하지 않고 고형화 온도로부터 잉곳이 냉각됨에 따라, 식 (1) 에 의해 [V] 의 과포화의 증가에 의해 ΔGV는 증가하며, 응집 베이컨시 결함의 형성에 대한 에너지 장벽에 접근한다. 냉각이 지속됨에 따라, 반응이 일어나는 지점이 에너지 장벽을 결국 초과한다. 이러한 반응은 응집 베이컨시 결함으로 귀결되며, 과포화 시스템이 이완됨에 따라, ΔGV는 지속적으로 감소한다.
응집 반응이 일어나는 값보다 낮은 값으로 베이컨시 시스템 및 인터스티셜 시스템의 자유에너지를 유지함으로써, 고형화 온도로부터 잉곳이 냉각됨에 따라, 베이컨시 지배영역 및 인터스티셜 지배 영역내에서 베이컨시 및 인터스티셜의 응집을 각각 방지할 수 있다. 즉, 베이컨시 또는 인터스티셜이 과포화 되지 않도록 시스템이 제어될 수 있다. 이는, 임계 과포화가 일어나지 않도록 충분히 낮은, 베이컨시 및 인터스티셜의 초기 농도(v/Go(r) 에 의해 제어됨)를 설정함으로써 달성될 수 있다. 그러나, 그러한 농도는 전체 결정의 반경에 걸쳐서 달성되기는 어렵다. 따라서, 일반적으로, 결정의 고형화, 즉, v/Go(r) 에 의해 초기 농도를 확립한 후에 초기 베이컨시 농도 및 초기 인터스티셜 농도를 억제함으로써, 임계 과포화를 피할 수 있다.
일반적으로 약 10-4cm2/sec 로 상대적으로 큰 셀프-인터스티셜의 이동도 및 상대적으로 작은 베이컨시의 이동도 때문에, 상대적으로 큰 거리(즉 약 5 cm 내지 약 10 cm 이상)에 걸쳐, 결정 표면에 위치하는 싱크(sinks) 또는 결정내에 위치하는 베이컨시 지배 영역으로, 셀프-인터스티셜을 반경방향 확산시킴으로써, 인터스티셜과 베이컨시를 억제할 수 있다는 것이 밝혀졌다. 인트린직 점결함의 초기농도의 반경방향 확산에 충분한 시간이 주어진다면, 셀프-인터스티셜 및 베이컨시의 억제에 반경방향 확산이 효과적으로 이용될 수 있다. 일반적으로, 확산 시간은, 셀프-인터스티셜 및 베이컨시의 초기농도에 있어서의 반경방향 변화에 의존하며, 반경방향 변화가 적으면 더 적은 시간이 필요하다.
일반적으로, 초크랄스키법으로 성장된 단결정 실리콘의 반경이 증가함에 따라, 평균 축방향 온도 구배(Go) 는 증가한다. 이는, 잉곳의 반경에 걸쳐 v/Go값이 하나의 값이 아니라는 것을 의미한다. 이 변화의 결과로써, 인트린직 점결함의 형태 및 초기 농도는 일정하지 않다. 도 3 및 도 4 에 V/I 의 경계(2)로 나타낸, v/Go의 임계값이 잉곳의 반경(4)을 따라 어떤 포인트에 도달하면, 재료는 베이컨시가 지배적인 재료에서 셀프-인터스티셜이 지배적인 재료로 전이된다. 또한, 잉곳은, 반경이 증가함에 따라 베이컨시의 초기 농도가 감소하는, 베이컨시가 지배적인 재료(8)로 이루어진 실린더형 영역을 둘러싸는, 반경이 증가함에 따라 실리콘 셀프-인터스티셜 원자의 초기 농도가 증가하는, 셀프-인터스티셜이 지배적인 재료(6)로 이루어진 축대칭 영역을 포함할 것이다.
V/I 경계를 포함하는 잉곳이 고형화 온도로부터 냉각됨에 따라, 셀프-인터스티셜과 베이컨시의 재조합으로 인해, 인터스티셜 원자 및 베이컨시의 반경방향 확산은, V/I 경계를 반경방향의 내부쪽으로 이동시킨다. 또한, 결정이 냉각됨에 따라, 셀프-인터스티셜이 결정의 표면을 향해 반경방향으로 확산하게 된다. 결정이 냉각됨에 따라, 결정의 표면은 점결함 농도를 평형에 가깝게 유지할 수 있다. 점결함의 반경방향 확산은, V/I 경계 외부의 셀프-인터스티셜 농도 및 V/I 경계 내부의 베이컨시 농도를 감소시키는 경향이 있다. 확산에 충분한 시간이 주어진다면, ΔGV및 ΔGI가 베이컨시 응집반응 및 인터스티셜 응집반응이 일어나는 임계값보다 작게 되도록, 베이컨시 및 인터스티셜의 농도가 모든 지점에서 유지될 것이다.
도 5 를 참조하면, 단결정 실리콘 잉곳(10)이, 본 발명의 공정의 제 1 실시예의 초크랄스키법에 따라 성장된다. 실리콘 잉곳은, 중앙축(12), 시드-콘(14), 엔드-콘(16), 및 시드-콘과 엔드-콘 사이의 일정 직경 부분(18)을 구비한다. 일정 직경 부분은 주변 엣지(20) 및 중앙축(12)으로부터 주변 엣지(20)로 연장되는 반경(4)을 갖는다.
성장속도(v), 평균 축방향 온도 구배(Go), 및 냉각속도를 포함하는 결정 성장조건을 바람직하게 제어하여, 인터스티셜이 지배적인 재료(6)로 이루어진 축대칭 영역 및 응집 인트린직 점결함이 없는 재료(9)를 포함하는 베이컨시가 지배적인 재료(8)로 이루어진 일반적인 실린더형 영역을 형성한다. 축 대칭 영역(9)은, V/I 경계(2)로부터 중앙축(12)으로 연장되는 반경을 따라 측정했을 대, 적어도 15 mm 인 폭, 잉곳의 일정 직경 부분의 반경의, 바람직하게는 적어도 약 7.5 %, 더 바람직하게는 적어도 약 15 %, 더 바람직하게는 적어도 약 25 %, 가장 바람직하게는 적어도 약 50 % 가되는 폭을 갖는다. 특히 바람직한 실시예에서는, 축대칭 영역(9)이 잉곳의 중앙축(12)을 포함한다. 즉, 축대칭 영역(9)과 일반적으로 실린더형 영역(8)이 일치한다. 다른식으로 기술하면, 잉곳(10)은, 베이컨시가 지배적인 재료(8)의 일반저인 실리더형 영역과 응집 결함이 없는 부분의 적어도 일부분을 포함한다. 또한, 축대칭 영역(9)은, 잉곳의 일정 직경 부분의 길이의 적어도 약 20 %, 바람직하게는 적어도 약 40 %, 보다 바람직하게는 적어도 약 60 % 의 길이에 걸쳐 연장된다.
축대칭 영역(6)은, (존재하는 경우), 일반적으로, 주변 엣지(20)로부터 중앙축(12)을 향해 내부방향으로 측정했을 때, 잉곳의 일정 직경 부분의 직경의 적어도 약 30 %, 다른 실시예에서는, 적어도 약 40 %, 적어도 약 60 %, 또는 적어도 80 % 의 폭을 갖는다. 또한, 상기 축대칭 영역은, 잉곳의 일정 직경 부분의 길이의 적어도 약 20 %, 바람직하게는 적어도 약 40 %, 더 바람직하게는 적어도 약 60 %, 더 바람직하게는 적어도 약 80 % 의 길이에 걸쳐 연장된다.
축대칭 영역(6 및 9)의 폭은 중앙축(12)의 길이를 따라 다소 변화가 있을 수도 있다. 따라서, 주어진 길이의 축대칭 영역에 대하여, 축대칭 영역(6)의 폭은, 중앙축으로부터 가장 먼 지점으로부터 반경방향으로 잉곳(10)의 주변 엣지(20)까지의 거리를 측정하여 결정된다. 즉, 축대칭 영역(6)의 주어진 길이내에서 최소거리를 측정하여 결정된다. 유사하게, 축대칭 영역(9)의 폭은, 중앙축에서 가장 먼 지점으로부터 반경방향으로 V/I 경계(2) 까지의 거리를 측정하여 결정된다. 즉, 축대칭 영역(9)의 주어진 길이내에서 최소거리를 측정하여 결정된다.
성장속도(v) 및 평균 축방향 온도 구배(Go)는, v/Go비가 임계 v/Go(즉, v/Go임계값에 대해 최근 이용가능한 정보에 기초할 때, 약 1 ×10-5cm2/sK 내지 약 5 ×10-5cm2/sK)의 약 0.5 내지 약 2.5 배의 범위내에 있도록 제어된다. v/Go비가 임계 v/Go(즉, v/Go임계값에 대해 최근 이용가능한 정보에 기초할 때, 약 1.3 ×10-5cm2/sK 내지 약 3 ×10-5cm2/sK)의 약 0.6 내지 약 1.5 배의 범위내에 있는 것이 바람직하다. v/Go비가 임계 v/Go(즉, v/Go임계값에 대해 최근 이용가능한 정보에 기초할 때, 약 1.6 ×10-5cm2/sK 내지 약 2.1 ×10-5cm2/sK)의 약 0.75 내지 약 1.25 배의 범위내에 있는 것이 가장 바람직하다. 특히 바람직한 실시예에 있어서, 일반적으로 실린더형 영역(8)내의 v/Go는, v/Go의 임계값과 v/Go의 임계값의 1.1 배 사이의 값을 갖는다.
축대칭 영역(9)이 폭을 최대화 하기 위해, 고형화 온도로부터 약 1050 ℃ 를 초과하는 온도까지, 직경이 150 mm 인 실리콘 결정에 대해서는, (ⅰ) 적어도 약 5 시간, 바람직하게는 약 10 시간, 보다 바람직하게는 적어도 약 15 시간에 걸쳐 잉곳을 냉각하는 것이 바람직하고, 직경이 200 mm 인 실리콘 결정에 대해서는, (ⅱ) 적어도 약 5 시간, 바람직하게는 적어도 약 10 시간, 보다 바람직하게는 적어도 약 20 시간, 보다 바람직하게는 적어도 약 25 시간, 가장 바람직하게는 적어도 약 30 시간에 걸쳐 잉곳을 냉각하는 것이 바람직하며, 200 mm 이상의 직경을 갖는 실리콘 결정에 대해서는, (ⅲ) 적어도 약 20 시간, 바람직하게는 적오도 약 40 시간, 보다 바람직하게는 적어도 약 60 시간, 가장 바람직하게는 적어도 약 75 시간에 걸쳐 잉곳을 냉각하는 것이 바람직하다. 냉각속도의 제어는, 절연체, 히터, 복사 차폐물, 및 자기장의 사용을 포함하여 열전달을 최소하하기 위한 종래기술을 이용하여 수행될 수 있다.
평균 축방향 온도 구배(Go)의 제어는, 결정 인상장치(즉 히터를 구성하는 흑연(또는 다른 재료), 절연체, 및 복사 차폐물)의 "핫죤"의 설계를 통해 수행될 수 있다. 설계의 세부사항은, 결정 인상장치의 제조자나 모델에 따라 변할 수도 있지만, 일반적으로, Go는, 반사장치(reflector), 복사 차폐물, 퍼지관(purge tube), 광파이프(light pipe), 및 히터를 포함하는, 멜트/고체 계면에서 열전도를 제어하기 위한 공지의 종래기술에서의 수단을 이용하여 제어될 수도 있다. 일반적으로, 상기 장치를 멜트/고체 계면 위의 약 결정 직경 길이 내에 위치시킴으로써, Go의 변화를 최소화한다. Go는, 멜트와 결정에 대해 상대적으로 상기 장치의 위치를 조절함으로써, 더 제어될 수 있다. 이는, 핫죤내에서 장치의 위치를 조절하거나, 핫죤내에서 멜트 표면의 위치를 조절함으로써 완수된다. 또한, 히터가 사용되는 경우에는, 히터로 공급되는 전원을 조절함으로써 Go가 더 제어될 수도 있다. 공정 도중에, 멜트의 부피가 소진되는 전체 초크랄스키 공정동안, 이들 방법 중 하나 또는 모두가 이용될 수 있다.
일반적으로, 본 발명의 바람직한 실시예에서, 평균 축방향 온도 구배(Go)는 잉곳의 직경에 따라 비교적 일정한 것이 바람직하다. 그러나, 핫죤 설계의 개선으로 인해 Go의 변화가 최소화됨에 따라, 일정한 성장속도의 유지와 연관된 기계적인 문제가 점점 중요한 인자가 되고 있다. 이는 성장공정이, 인상속도의 변동에 보다 민감하게 되었고, 이는 성장속도(v)에 직접적으로 영향을 미친다. 공정제어에 있어서, 이는, 잉곳의 반경에 걸쳐 다른 Go값을 갖는 것이 바람직하다는 것을 의미한다. 그러나, Go에 있어서의 현저한 차이 때문에, 일반적으로 웨이퍼 엣지쪽으로 갈수록 증가하는 셀프-인터스티셜 농도가 커짐으로써, 응집 인트린직 점결함의 형성을 회피함에 있어서 어려움이 증가된다.
상술된 관점에서 보면, Go의 제어는, Go의 반경방향 변화의 최소화와 바람직한 공정제어 조건의 유지간의 균형을 수반한다. 따라서, 직경길이 만큼의 결정길이 후의 인상속도는 약 0.2 mm/min 내지 약 0.8 mm/min 범위내에 속한다. 상기 결정 인상속도는, 바람직하게는 약 0.25 mm/min 내지 약 0.6 mm/min 범위내, 보다 바람직하게는 약 0.3 mm/min 내지 약 0.5 mm/min 범위내에 속한다. 인상속도는 결정직경 및 결정 인상장치의 설계에 의존한다. 기술된 범위는 일반적으로 200 mm 직경의 결정에 대한 것이다. 일반적으로, 결정 직경이 증가함에 따라 인상속도는 감소한다. 그러나, 결정 인상장치는 여기에서 기술된 인상속도를 초과할 수 있도록 설계된다. 결과적으로, 가장 바람직한것은, 본 발명에 따른 대칭축 영역의 형성을 가능하게 하는 한, 결정 인상장치는 가능한 빠른 인상속도를 가능하게 하도록 설계되는 것이다.
셀프-인터스티셜 확산의 양은, 상업적으로 실용적인 목적으로, 고형화 온도(약 1410 ℃)로부터 실리콘 셀프-인터스티셜이 이동할 수 없게 되는 온도까지, 잉곳이 냉각될 때 냉각속도를 제어함으로써 제어된다. 실리콘 셀프-인터스티셜은, 실리콘의 고형화 온도(즉, 약 1410 ℃) 부근에서는 극히 이동가능한 것으로 보인다. 그러나, 이 이동도는 실리콘 단결정 잉곳의 온도가 감소함에 따라 감소한다. 일반적으로, 셀프-인터스티셜의 확산속도는, 약 700 ℃ 미만, 아마도, 800 ℃, 900 ℃, 1000 ℃, 또는 1050 ℃ 에서는 상업적으로 실용적인 시간동안에는 근본적으로 이동이 불가능할 정도로 매우 느리다.
이와 관련하여, 셀프-인터스티셜 응집반응이 일어나는 온도는 이론적으로는 넓은 범위의 온도에 걸쳐 변하지만, 실제적으로는, 초크랄스키법으로 성장된 실리콘에 있어서의 상기 범위는 상대적으로 좁다. 이때문에, 초크랄스키법에 따라 성장된 실리콘에서 일반적으로 얻어지는 초기 셀프-인터스티셜 농도의 범위는 상대적으로 좁은 범위이다. 따라서, 일반적으로, 셀프-인터스티셜 응집반응은, 약 1100 ℃ 내지 800 ℃, 그리고 전형적으로는 약 1050 ℃ 범위내에서 일어날 수도 있다. 셀프-인터스티셜이 이동하는 것으로 보이는 온도범위내에서, 핫죤의 온도에 따라서, 냉각속도는 일반적으로 약 0.1 ℃/min 내지 약 3 ℃/min 범위내이다. 바람직하게는, 냉각속도는 약 0.1 ℃/min 내지 약 1.5 ℃/min 이고, 보다 바람직하게는 약 0.1 ℃/min 내지 약 1 ℃/min 이며, 보다 바람직하게는 약 0.1 ℃/min 내지 약 0.5 ℃/min 이다.
셀프-인터스티셜이 이동하는 것으로 보이는 온도범위 내에서 잉곳의 냉각속도를 제어함으로써, 셀프-인터스티셜이 제거될 수 있는 장소인, 베이컨시 지배 영역 또는 결정표면에 위치한 싱크로 셀프-인터스티셜이 확산할 수 있는 보다 많은 시간이 주어진다. 따라서, 그러한 인터스티셜의 농도가 억제되고, 응집의 발생이 방지된다. 냉각속도를 제어하여 인터스티셜의 확산도를 이용하는 것은, 그렇지 않으면, 응집 결함이 없는 축대칭 영역을 얻기 위해 필요한 엄격한 v/Go요구조건을 완화하는 역할을 한다. 다른식으로 기술하면, 인터스티셜이 확산할 수 있는 시간을 보다 길게하기 위해 냉각속도가 제어된다는 사실의 결과로써, 응집 결함이 없는 축대칭 영역을 얻기위한, 임계값보다 상대적으로 넓은 범위의 v/Go값이 가능하다.
결정의 상당한 길이의 일정 직경 부분에 걸쳐 그러한 냉각속도를 달성하기 위해서는, 잉곳의 엔드-콘의 성장공정 및 엔드-콘의 성장이 완료된 후의 잉곳의 처리도 고려해야 한다. 일반적으로, 잉곳의 일정 직경 부분의 성장이 완료되면, 엔드-콘의 형성에 필요한 테이퍼 형상을 시작하기 위해 인상속도가 증가된다. 그러나, 인상속도를 증가시키면, 상술한 바와 같이, 인터스티셜이 충분히 이동할 수 있는 온도범위내에서, 일정 직경 부분의 아래부분은 보다 빨리 냉각된다. 결과적으로, 이들 인터스티셜은 그들이 제거되는 싱크로 확산할 충분한 시간이 없다. 즉, 상기 하부의 농도는 충분한 정도로 억제되지 않았을 수도 있으며, 인터스티셜 결함의 응집이 발생할 수도 있다.
그러한 결함이 잉곳의 하부에서 발생하는 것을 방지하기 위해, 잉곳의 일정 직경 부분은 초크랄스키법에 따라 균일한 열적 이력을 갖는 것이 바람직하다. 균일한 열적 이력은, 일정 직경 부분을 성장시킬 동안 뿐만 아니라 결정의 엔드-콘을 성장시킬 동안, 그리고 가능하면 엔드-콘을 성장시킨 이후에도 비교적 일정한 속도로 실리콘 멜트로부터 잉곳을 인상시킴으로써 달성될 수 있다. 비교적 일정한 속도는, 예를 들어, (ⅰ) 결정의 일정 직경 부분을 성장시키는 동안의 도가니 및 결정의 회전속도에 비해 엔드-콘을 성장시킬 동안에 도가니 및 결정의 회전속도를 감소시키고, 및/또는 (ⅱ) 엔드-콘 성장동안에 통상적으로 공급되는 전원에 비해 엔드-콘의 성장동안에 실리콘 멜트를 가열하는데 사용되는 히터에 전원의 공급을 증가시킴으로써, 달성될 수 있다. 이러한 공정 변수들의 추가적인 조절은 개별적 또는 조합적으로 수행될 수 있다.
엔드-콘의 성장이 시작될 때, 약 1050 ℃ 를 초과하는 온도에서 잔류하는 잉곳의 모든 일정 직경 부분이, 약 1050 ℃ 미만의 온도로 이미 냉각된 응집 인트린직 점결함이 없는 축대칭 영역을 포함하는, 잉곳의 일정 직경 부분의 다른 부분과 동일한 열적 이력을 갖도록 엔드-콘의 인상속도가 결정된다.
이전에 지적한 바와 같이, 응집 인터스티셜 결함의 억제를 달성하기 위한, 베이컨시 지배 영역의 최소 반경이 존재한다. 최소 반경의 값은 v/Go(r) 및 냉각속도에 의존한다. 결정 인상장치 및 핫죤의 설계가 변하면, 상술된 v/Go(r) 의 범위, 인상속도, 및 냉각속도 또한 변한다. 마찬가지로, 이러한 조건들은 성장하는 결정의 길이를 따라 변할 수도 있다. 또한, 이전에 지적한 바와 같이, 응집 인터스티셜 결함이 없는 인터스티셜 지배 영역의 폭은 최대화되는 것이 바람직하다. 따라서, 이 영역의 폭은, 주어진 결정 인상장치에서 성장하는 결정의 길이에 따라, 결정 반경과 베이컨시 지배 영역의 최대 반경 사이의 차에 가능한 가까운, 그러나 초과하지는 않는 값으로 유지되는 것이 바람직하다.
축대칭 영역(6 및 9)의 최적 폭 및 주어진 결정 인상장치 핫죤 설계에 대한 최적 결정 인상속도 프로파일은 경험적으로 결정된다. 일반적으로, 이러한 경험적인 접근은, 먼저, 특정 결정 인상장치에서 성장된 잉곳에 대해, 축 온도 프로파일에대해 이용가능한 데이터 및 동일한 인상장치에서 성장된 잉곳에 대한 평균 축방향 온도 구배에 있어서의 반경방향 변화를 쉽게 얻을 수 있어야 한다. 선택적으로, 이 데이터는 하나 또는 그 이상의 단결정 실리콘 잉곳의 인상에 이용되고, 그후, 응집 인터스티셜 결함의 존재에 대한 분석이 실행된다. 이러한 방식으로, 최적 인상속도 프로파일을 결정할 수 있다.
도 6 은, 결함 분포 패턴을 드러내는 일련의 산소 침전 열처리 후에 200 mm 직경의 잉곳을 축방향으로 절단한 부분의 미소 캐리어 수명을 스캔하여 얻어진 이미지이다. 이는, 주어진 결정 인상장치 핫죤 설계에 대해 최적에 가까운 인상속도 프로파일을 이용한 예를 도시한다. 이 예에서, 전이는, (응집 인터스티셜 결함의 영역(28)의 발생으로 귀결되는) 인터스티셜 지배 영역의 최대폭이 초과되는 곳에서의 v/Go(r) 로부터, 축대칭 영역이 최대폭을 갖는 곳의 최적 v/Go(r) 까지 발생한다.
잉곳의 반경에 걸쳐 Go의 증가에 기인하는, v/Go의 반경방향 변화 뿐만 아니라, 초크랄스키 공정으로 인한 Go의 자연적인 변화의 결과 또는 v 의 변화의 결과로 v/Go가 축방향으로 변할 수도 있다. 인상속도에 있어서의 이러한 조절 또는 변화는 잉곳의 일정 직경 부분의 길이에 걸쳐 v/Go를 변화시킨다. 본 발명의 공정에 따르면, 인상속도는, 잉곳의 축대칭 영역의 폭을 최대화하기 위해 재ㅔ어된다. 그러나, 결과적으로, 잉곳의 반경에 있어서의 변화를 초래할 수도 있다. 최종 잉곳이 확실히 일정한 직경을 갖도록 하기 위해, 원하는 직경보다 큰 직경으로 잉곳을 성장시키는 것이 바람직하다. 그후, 표면으로부터 여분의 재료를 제거하는 표준 종래기술 공정을 통해 일정한 직경을 갖는 잉곳을 얻는다.
일반적으로, 축방향 온도 구배(Go(r))의 반경방향 변화가 최소화되는 경우에, 응집 결함이 없는 베이컨시가 지배적인 재료를 제조하는 것이 더 용이하다. 도 25 에는, 4 개의 별개의 핫죤 구성에 대한 축 온도 프로파일이 도시되어 있다. 도 24 는, 고형화 온도로부터 x 축상에 지시된 온도까지의 구배를 평균하여 얻어진, 결정의 중심으로부터 반경의 1/2 까지 축방향 온도 구배(Go(r))의 변화를 도시한다. Go(r)가 반경방향으로 크게 변하는, Ver. 1 및 Ver. 4 로 지정된 핫죤에서 결정이 인상되는 경우에는, 중앙에서부터 어떤 축의 길이까지도 응집 결함이 없는 베이컨시가 지배적인 재료를 갖는 결정을 얻을 수 없었다. 그러나, Go(r)가 반경방향으로 더 적게 변하는 Ver. 2 및 Ver. 3 으로 지정된 핫죤에서 결정이 인상되는 경우에는, 결정의 축길이의 일부분에 대해, 중앙으로부터 엣지까지 응집 결함이 없는 베이컨시가 지배적인 재료를 갖는 결정을 얻을 수 있었다.
본 발명의 공정에 따라 제조되고 V/I 경계를 갖는 잉곳에 대하여(즉, 베이컨시가 지배적인 재료를 포함하는 잉곳), 낮은 산소 함유율, 즉 약 13 PPMA(parts per million atomic, ASTM standard F-121-83), 미만의 산소를 포함하는 재료가 바람직하다. 보다 바람직하게는, 단결정 실리콘은, 약 12 PPMA 미만의 산소 함유율, 보다 바람직하게는, 11 PPMA, 가장 바람직하게는 10 PPMA 미만의 산소를 함유한다. 이는, 고 산소함유(즉 14 PPMA 내지 18 PPMA) 웨이퍼의 매질내에서, V/I 경계 바로 내부의 증진된 산소 클러스터화(oxygen clustering)의 밴드 및 산소 유도 적층결함의 형성이 보다 현저해진다. 이들 각각은, 주어진 집적회로 제조공정에서 잠재적인 문제점의 원인이다.
증진된 산소 클러스터화는, 단독으로 또는 조합으로 이용되는 다수의 방법으로 더 감소될 수도 있다. 예를 들어, 약 350 ℃ 내지 약 750 ℃ 범위의 온도로 어닐링된 실리콘에는 산소 침전 핵형성 중심(oxygen precipitate nucleation center)이 형성된다. 따라서, 어떤 응용에서는, 결정이 "짧은" 결정이 되는 것이 바람직하다. 상기 결정은, 시드 단부(seed end)가 실리콘의 융점(약 1410 ℃)으로부터 약 750 ℃ 까지 냉각될때 까지 초크랄스키 공정으로 성장되고, 그후 잉곳이 급냉되는 것이다. 이런한 방식으로, 결정 인상장치에서, 핵생성 중심 형성에 민감한 온도범위에서 보내는 시간을 최소화하고, 산소 침전 핵생성 중심은 형성되기에 충분한 시간을 갖지 못한다.
그러나, 단결정의 성장중에 형성된 산소 침전 핵생성 중심은 단결정 실리콘을 어닐링함으로써 제거되는 것이 바람직하다. 안정화 열처리되지 않으면, 산소 침전 핵생성 중심은, 실리콘을 적어도 약 875 ℃ 의 온도로 급속 열처리하고, 바람직하게는 적어도 1000 ℃, 적어도 1100 ℃, 또는 그 이상으로 계속 온도를 상승시킴으로써, 실리콘으로부터 어닐링되어 제거될 수 있다. 실리콘이 1000 ℃ 에 도달할 때 쯤이면, 실질적으로 모든 결함(예를 들어 > 99 %)들은 어닐링되어 제거된다. 웨이퍼를 이러한 온도로 급속 열처리하는 것은 중요하다. 즉, 온도 상승 속도는 적어도 약 10 ℃/min, 보다 바람직하게는 50 ℃/min 이다. 그렇지 않으면, 산소 침전 핵생성 중심은 열처리에 의해 안정화될 수도 있다. 비교적 짧은 시간동안, 즉 약 60 초 이하의 시간동안 평형에 도달하는 것으로 보인다. 따라서, 단결정 실리콘내의 산소 침전 핵생성 중심은, 적어도 약 875 ℃, 바람직하게는 적어도 약 950 ℃, 보다 바람직하게는 1100 ℃ 의 온도에서, 적어도 약 5 초, 바람직하게는 적어도 약 10 분동안 어닐링됨으로써, 제거(dissolved)될 수도 있다.
상기 제거는, 종래의 로, 또는 급속 열 어닐링(RTA : rapid thermal annealing) 시스템에서 수행될 수도 있다. 상기 실리콘의 급속 열 어닐링은, 고출력 램프의 뱅크(banks)에 의해 웨이퍼가 개별적으로 가열되는, 상업적으로 이용 가능한 다수의 급속 열 어닐링 로에서 수행될 수도 있다. RTA 로는 실리콘 웨이퍼를 급속 열처리 할 수 있다. 예를 들어, 웨이퍼를 상온에서 1200 ℃ 까지 몇초에 가열 할 수 있다. 상업적으로 이용가능한 RTA 로중 하나는, AG Associates(Mountain View, CA)사의 모델 610 로 이다. 또한, 상기 제거는 실리콘 잉곳 또는 실리콘 웨이퍼(바람직하게는 웨이퍼)에 수행될 수도 있다.
본 발명의 공정의 일 실시예에서, 실리콘 셀프-인터스티셜 원자의 초기농도는, 축대칭 영역인 잉곳(10)의 셀프-인터스티셜 지배 영역(6)내에서 제어된다. 도 1 을 다시 참조하면, 일반적으로, 실리콘 셀프-인터스티셜 원자의 초기농도는, v/Go비의 값이 V/I 경계가 발생하는 상기 비의 임계값에 비교적 가깝도록, 결정 성장속도(v), 평균 축방향 온도 구배(Go)를 제어함으로써 제어된다. 또한, 평균 축방향 온도 구배(Go)는, 잉곳 반경의 함수인 Go(따라서 v/Go)의 변화로써 Go의 변화, 즉 Go(r)(따라서, v/Go(r)) 또한 제어되도록 설정될 수 있다.
본 발명의 다른 실시예에서, v/Go는,잉곳 길이의 적어도 일부분에 대하여, 반경을 따라 V/I 경계가 존재하지 않도록 제어된다. 상기 길이에 있어서, 실리콘은, 중심으로부터 주변 엣지까지 베이컨시가 지배적이며, 원칙적으로 v/Go를 제어함으로써 잉곳의 주변엣지로부터 반경방향의 내부로 연장되는 축대칭 영역에서 응집 베이컨시 결함이 방지된다. 즉, v/Go값이 v/Go의 입계값과 v/Go입계값의 1.1 배 사이에 존재하도록 성장 조건을 제어한다.
본 발명에 따라 제조된 웨이퍼는, 그 위에 에피탁시얼층이 형성되는 기판으로 사용되는 것이 적합한다.
또한, 본 발명에 따라 제조된 웨이퍼는, 수소 또는 아르곤 어닐링 처리와 조합하여 사용하는 것에 적합하며, 그러한 처리는 유럽 특허출원 번호 503,816 A1 에 기재되어 있다.
응집 결함의 시각적 검출
응집 결함은 다수의 다른 기술에 의해 검출될 수 있다. 예를 들어, 세코 에칭용액(Secco etch solution)에서 30 분간 단결정 실리콘 시료를 주변 에칭하고, 상기 시료를 현미경 검사(H. Yamagishi et al., Semicond. Sci. Technol. 7, A135 (1992) 참조)하여, 프로우 패턴 결함 또는 D-결함을 검출한다. 응집 베이컨시 결함 검출의 표준에도 불구하고, 이 공정 또한 응집 인터스티셜 결함의 검출에도 이용될 수도 있다. 이 기술이 이용되는 경우에는, 결함이 존재하면 이 결함은 시료 표면상의 큰 핏(pit)으로 관찰된다.
응집 결함은, 일반적으로, 에칭 기술보다 낮은 결함 밀도 검출을 갖는 레이저 스케터링 터모그라피 등의 레이저 스케터링 기술을 이용하여 검출될 수도 있다.
또한, 열을 가할때 단결정 실리콘 매트릭스내로 확산할 수 있는 금속으로 이 결함들을 데코레이션하여, 응집 인트린직 점결함을 시각적으로 검출할 수도 있다.
구체적으로 설명하면, 웨이퍼, 슬러그(slug), 또는 슬랩(slab) 등의 단결정 실리콘 시료에 대해서는, 먼저, 시료의 표면을 이들 결함을 농축된 질화 구리 용액(solution of copper nitrate) 등의 데코레이션 할 수 있는 금속을 함유하는 조성으로 코팅하여 그러한 결함들의 존재여부를 시각적으로 검출한다. 상기 금속을 시료속으로 확산시키기 위해, 코팅된 시료를 약 900 ℃와 약 1000 ℃ 사이의 온도로 약 5 분 내지 15 분 동안 열처리한다. 그후, 열처리된 시료를 상온으로 냉각시켜, 상기 금속이 결함이 존재하는 시료 매트릭스내의 사이트에 과포화되어 침전되도록 한다.
냉각 후에, 표면 잔류물과 침전물을 제거하기 위해, 먼저 시료를 브라이트(bright) 에칭 용액으로 약 8 내지 12 분 동안 처리하여, 결함이 없는 부분의 윤곽을 나타내는 에칭을 수행한다. 일반적인 브라이트 에칭용액은, 약 55 % 의 질산(70 중량 % 용액), 약 20 % 의 불산(49 중량 % 용액) 및 약 25 % 염산(농축된 용액)을 포함한다.
그후, 시료를 순수수로 린스하고, 약 35 분 내지 55 분 동안, 세소(Secco) 또는 라이트(Wright) 에칭용액으로 처리하거나 시료를 담궈 제 2 에칭단계를 수행한다. 일반적으로,약 1 : 2 비의 0.15 M 의 포타슘 디크로메이트(potassium dichromate) 및 불산(49 질량 % 용액)으로 이루어진 세소 에칭용액을 이용하여 시료를 에칭한다. 이 에칭단계는, 존재할 수도 있는 응집 결함을 드러내거나 윤곽을 나타내는 역할을 한다.
일반적으로, 상술된 구리 데코레이션 기술에 의해, 응집 결함이 없고 인터스티셜 및 베이컨시가 지배적인 재료의 영역은, 그들 서로 및 응집 결함을 함유하는 재료와 구별될 수 있다. 결함이 없고 인터스티셜이 지배적인 재료의 영역은 에칭에 의해 드러난 데코레이트된 형상을 함유하지 않고, 결함이 없고 베이컨시가 지배적인 재료의 영역은(상술한 바와 같이,산소 핵의 제거를 위한 고온의 열처리 이전), 산소 핵들의 구리 데코레이션에 의한 작은 에칭 핏을 함유한다.
정의
이후의 구절 또는 용어는 다음과 같은 의미를 갖는다.
"응집 인트린직 점결함" 은, (ⅰ) 베이컨시가 응집되어 D-결함, 플로우 패턴 결함, 게이트 산화물 인테그리티 결함, 결정에서 유래한 입자 결함(crystal originated particle defects), 결정에서 유래한 라이트 점결함(crystal originated lignt point defect), 및 다른 베이컨시에 관련된 결함들을 형성하는 반응, 또는 (ⅱ) 셀프-인터스티셜 응집되어 디스로케이션 루프 또는 네트웍 및 다른 셀프-인터스티셜과 관련된 결함들을 형성하는 반응에 의해 생성된 결함을 의미한다. "응집 인터스티셜 결함"은, 실리콘 셀프-인터스티셜 원자가 응집되는 반응에 의해 생성된 응집 인트린직 점결함을 의미한다. "응집 베이컨시 결함"은, 결정 격자 베이컨시가 응집되는 반응에 의해 생성된 응집 베이컨시 점결함을 의미한다. "반경"은, 웨이퍼 또는 잉곳의 중앙축으로부터 주변 엣지까지의 거리를 의미한다. "실질적으로 응집 인트린직 점결함이 없다" 라는 것은, 이러한 결함들의 검출 한계보다 적은 응집 결함 농도를 의미하며, 현재는 약 103결함/cm3이다. "V/I 경계"는 재료가 베이컨시가 지배적인 재료에서 셀프-인터스티셜이 지배적이 재료로 변하는, 잉곳 또는 웨이퍼의 반경에 따른 위치를 의미한다. "베이컨시가 지배적이다" 및 "셀프-인터스티셜이 지배적이다" 라는 것은, 인트린직 점결함이 각각, 주로 베이컨시 또는 셀프-인터스티셜인 재료를 의미한다.
본 발명은, 단결정 실리콘 잉곳으 제조공정을 제공하며, 초크랄스키법에 따라, 고형화 온도로부터 잉곳이 냉각됨에 따라, 웨이퍼가 슬라이스되는 잉곳의 일정 직경 부분의 축대칭 영역내에 응집 인트린직 점결함의 형성이 방지된다.
이후의 실시예들은, 원하는 결과의 달성에 이용된 한 세트의 조건을 예로 들었다. 주어진 인상장치에 대해 최적 인상속도 프로파일을 결정하는 다른 접근방법도 존재한다. 예를 들어, 일련의 잉곳을 다양한 인상속도로 성장시키기 보다는, 하나의 단결정을 결정의 길이에 따라 인상속도를 증가 또는 감소시키며 성장시킬 수도 있다. 이러한 접근에 있어서, 응집 셀프-인터스티셜 결함은, 단결정의 성장 중에 여러번 생성되어, 보일 수도 있고 사라질 수도 있다. 그후, 다수의 다른 결정 위치에 대해 최적 인상속도가 결정될 수 있다. 따라서, 이후의 실시예들이 제한적인 의미로 해석되어서는 않된다.
제 1 실시예
미리 존재하는 핫죤 설게를 갖는 결정 인상장치에 대한 최적화 공정
먼저, 결정의 전체 길이에 걸쳐, 인상속도가 약 0.75 mm/min 에서 약 0.35 mm/min 으로 단조감소하는 조건하에서, 200 mm 의 단결정 실리콘 잉곳이 성장된다. 도 7 은 결정 길이에 대한 인상속도를 도시한다. 결정 인상장치에서 성장하는 200 mm 잉곳의 미리 결정된 축 온도 프로파일 및 미리 결정된 평균 축방향 온도 구배(Go), 즉 멜트/고체 계면에서의 축방향 온도 구배를 고려하여, 잉곳의 중심으로부터 일단의 엣지까지는 베이컨시가 지배적인 재료이고, 잉곳의 중심으로부터 타단의 엣지까지는 인터스티셜이 지배적인 재료인 것을 보증하기 위해 이들 인상속도가 선택되었다. 응집 인터스티셜 결함이 시작되는 곳을 결정하기 위해, 성장된 잉곳은 세로로 절단되고 분석되었다.
도 8 은, 결함 분포 패턴을 드러내는 일련의 산소 침전 열처리 후에, 잉곳의 어깨로부터 약 635 mm 내지 약 760 mm 범위의 부분에 걸처 축방향으로 절단한 잉곳의 소수 캐리어 수명을 스켄하여 얻어진 이미지이다. 약 680 mm 의 결정위치에서, 응집 인터스티셜 결함(28)의 밴드를 관찰할 수 있다. 이 위치는 임게 인상속도 v*(680 mm) = 0.33 mm/min 에 해당한다. 이 지점에서, 축대칭 영역(6)(인터스티셜이 지배적인 재료이지만 응집 인터스티셜 결함은 부족한 영역)의 폭은 최대이고, 베이컨시 지배 영역(8)의 폭, RV *(680) 은 약 35 mm 이며, 축대칭 영역의 폭, RI *(680)은 약 65 mm 이다.
처음 200 mm 의 잉곳의 축대칭 영역의 최대폭이 얻어지는 인상속도 보다 일부는 큰 인상속도로, 일부는 작은 인상속도로, 일련이 4 개의 단결정 실리콘 잉곳을 일정한 속도로 성장시킨다. 도 9 는, 각각 1 내지 4 로 명명된 4 개의 결정 각각에 대하여, 결정길이에 대한 인상속도를 도시한다. 응집 인터스티셜 결함이 처음으로 관찰되거나 사라지는 축방향 위치(및 대응하는 인상속도)를 결정하기 위하여, 이들 4 개의 결정을 분석하였다. 경험적으로 결정된 이들 4 개의 지점들("*" 로 표시)은 도 9 에 도시되어 있다. 이들 지점들간의 내삽(interpolation) 및 지점들로부터의 외삽(extrapolation) 은 곡선을 형성하며 도 9 에서 v*(Z) 로 표시되어 있다. 이 곡선은, 결정 인상장치에서, 축대칭 영역이 최대폭을 가질때의 길이에 따른 200 mm 결정에 대한 인상속도를 나타낸다.
다른 인상속도엣 추가로 결정을 성장시키고 이들 결정에 대해 더 분석하면, v*(Z) 의 경험적 정의가 더 다듬어질 것이다.
제 2 실시예
Go(r) 에 있어서 반경방향 변화의 감소
도 10 내지 도 11 은, 멜트/고체 계면에서 축방향 온도 구배(Go(r))에 있어서 반경방향 변화의 감소에 의해 달성될 수 있는 특성의 개선을 도시한다. 베이컨시 및 인터스티셜의 초기농도(멜트/고체 계면으로부터 약 1 cm )는 2 가지 경우에 대해 다른 Go(r) 로 계산된다. (1) Go(r) = 2.65 + 5 ×10-4r2(K/mm) 및 (2) Go(r) = 2.65 + 5 ×10-5r2(K/mm). 각 경우에 대하여, 베이컨시가 풍부한 실리콘과 인터스티셜이 풍부한 실리콘 사이의 경계가 3 cm 의 반경에 위치하도록 인상속도가 조절된다. 제 1 경우 및 제 2 경우에 이용되는 인상속도는, 각각 0.4 및 0.35 mm/min 이다. 초기 축방향 온도 구배에 있어서의 반경방향 변화가 감소됨에 따라, 결정중 인터스티셜이 풍부한 부분의 인터스티셜 초기농도가 크게 감소되는 것은 도 11 로부터 명백하다. 이는, 인터스티셜의 억제로 인해 인터스티셜 결함 클러스터의 형성을 회피하기가 용이해지기 때문에, 재료 특성의 개선으로 이어진다.
제 3 실시예
인터스티셜의 증가된 외부-확산 시간
도 12 및 도 13 은 인터스티셜의 외부-확산 시간을 증가시킴으로써 달성될 수 있는 특성의 개선을 도시한다. 인터스티셜의 농도는 2 가지 경우에 대해, 상이한 결정내 축방향 온도 프로파일(dT/dz)로 계산된다. 멜트/고체 계면에서의 축방향 온도 구배는 2 가지 경우에 대해 동일하기 때문에, 인터스티셜의 초기농도(멜트/고체 계면으로부터 약 1 cm )는 2 가지 경우에 대해 동일하다. 본 실시예에서는, 전체 결정이 인터스티셜이 풍부하도록 인상속도가 조절된다. 2 가지 경우에 대하여 인상속도는 0.32 mm/min 으로 동일하다. 제 2 경우에서 인터스티셜의 외부확산을 위한 시간이 더 길어지면, 결과적으로 전체 인터스티셜 농도가 감소된다. 이는, 인터스티셜의 억제로 인한 인터스티셜 결함 클러스터의 형성을 회피하기가 용이해지기 때문에, 재료특성의 개선으로 이어진다.
제 4 실시예
길이가 700 mm , 직경이 150 mm 인 결정이 인상속도를 변화시켜가며 성장된다. 인상속도는, 어깨에서 약 1.2 mm/min 의 속도로부터 어깨로부터 430 mm 지점에서는 약 0.4 mm/min 의 속도로 거의 직선적으로 변하며, 그후, 어깨로부터 700 mm 지점에서는 약 0.65 mm/min 의 속도로 거의 직선적으로 다시 증가한다. 이러한 결정 인상장치의 조건하에서, 결정의 어깨로부터 약 320 mm 내지 약 525 mm 범위의 결정 길이에 걸쳐, 인터스티셜이 풍부한 조건하에서 전체 반경이 성장된다. 도 14 를 참조하면, 약 525 mm 의 축방향 위치 및 약 0.47 mm/min 의 인상속도에서, 전체 직경에 걸쳐 응집 인트린직 점결함 클러스터가 없는 결정이 된다. 달리 표현하면, 축대칭 영역의 폭, 즉 실질적으로 응집 결함이 없는 영역이 잉곳의 반경과 동일한, 결정의 작은 부분이 존재한다.
제 5 실시예
제 1 실시예에 기술된 바와 같이, 인상속도를 변화시키면서 이련의 단결정 실리콘 잉곳이 성장된 후, 분석하여 응집 인터스티셜 결함이 처음으로 관찰되거나 사라지는 축방향 위치(및 해당하는 인상속도)를 결정하였다. 이들 지점들간의 내삽 및 이들 시점들로부터의 외삽으로부터 곡선이 만들어지며, 이 곡선은, 결정 인상장치에서, 축대칭 영역이 최대폭을 가질때의 길이에 따른 200 mm 결정에 대한 인상속도를 나타낸다. 다른 인상속도로 다른 결정들을 성장시켰으며, 이들 결정을 더 분석하여, 경험적으로 결정된 최적 인상속도 프로파일을 더 다듬었다.
이 데이터를 이용하고, 최적 인상속도 프로파일을 따라, 길이가 1000 mm, 직경이 200 mm 인 결정이 성장되었다. (ⅰ) 응집 인터스티셜 결함이 형성되었는지의 여부를 결정하고, (ⅱ) 슬라이스 반경의 함수로 V/I 경계의 위치를 결정하기 위하여, 종래기술에서 표준으로 사용하는 산소 침전법을 이용하여, 다양한 축방향 위치로부터 얻어진 성장된 결정의 슬라이스를 분석하였다. 이러한 방식으로, 축대칭 영역의 존재 및 이 영역의 폭이 결정길이 또는 위치의 함수로 결정되었다.
잉곳의 어깨로부터 약 200 mm 내지 950 mm 범위의 축방향 위치에 대한 결과가 도 15 의 그래프에 도시되어 있다. 이 결과는, 주변 엣지로부터 반경방향으로 중심축을 향하여 측정했을 때, 잉곳의 일정 직경 부분이, 일정 직경 부분의 반경 길이의 적어도 약 40 % 의 폭을 갖는 축대칭 영역을 포함하도록, 단결정 실리콘 잉곳의 성장에 대해 인상속도 프로파일이 결정될 수도 있다는 것을 보여준다. 또한, 이 결과는, 이 축대칭 영역은, 잉곳의 중앙축을 따라 측정했을 때, 잉곳의 일정 직경 부분의 75 % 의 길이를 가질 수도 있다는 것을 보여준다.
제 6 실시예
인상속도를 감소시키면서, 길이야 약 1100 mm, 직경이 약 150 mm 인 단결정 실리콘 잉곳이 성장되었다. 잉곳의 일정 직경 부분의 어깨에서의 인상속도는 약 1 mm/min 이다. 인상속도는 약 0.4 mm/min 까지 지수함수적으로 감소하며, 이는 어깨로부터 약 200 mm 의 축방향 위치에 해당한다. 그후, 잉곳의 일정 직경 부분의 단부 부근에 도달할 때까지, 인상속도를 약 0.3 mm/min 까지 직선적으로 감소시킨다.
이러한 특정 핫죤 구성에서의 공정조건하에서, 최종 잉곳은, 잉곳의 반경과 동일한 폭을 갖는 축대칭 영역을 포함한다. 일련의 산소 침전 열처리 후에, 축방향으로 절단한 잉곳의 소수 캐리어 수명의 스켄에 의해 얻어진 이미지인 도 16a 및 도 16b 를 참조하면, 약 100 mm 내지 약 250 mm, 그리고 250 mm 내지 400 mm 범위의 축방향 위치에 연속적인 부분이 존재한다. 어깨로부터 약 170 mm 내지 약 290 mm 범위의 축방향 위치의 잉곳내에, 전체 직경에 걸쳐 응집 인트린직 점결함이 없는 영역이 존재함을 도면으로부터 알 수 있다. 다른식으로 기술하면, 축대칭 영역의 폭, 즉 응집 인터스티셜 결함이 없는 영역이 잉곳 반경의 반경과 동일한 영역이 잉곳내에 존재한다.
또한, 응집 인트린직 점결함이 없고 일반적으로 실린더 형태의 코어인 베이컨시 지배 영역을 둘러싸는, 응집 인트린직 점결함이 없는 인터스티셜이 지배적인 재료의 축대징 영역이, 약 125 mm 내지 약 170 mm, 그리고, 약 290 mm 내지 약 400 mm 범위의 축방향 위치에 존재한다.
마지막으로, 약 100 mm 내지 약 125 mm 범위의 축방향 위치에는, 일반적으로 실린더 형태인 베이컨시가 지배적인 재료의 코어를 둘러싸는, 응집 결함이 없는 인터스티셜이 지배적인 재료의 축대칭 영역이 존재한다. 베이컨시가 지배적인 재료내에는, 응집 베이컨시 결함을 포함하는 코어를 둘러싸고, 응집 결함이 없는 축대칭 영역이 존재한다.
제 7 실시예
냉각속도 및 V/I 경계의 위치
종래기술에서 일반적인 수단으로 설계되고, 실리콘이 약 1050 ℃ 를 초과하는 온도에서 유지되는 시간에 영향을 주는 상이한 핫죤 구성을 이용한 초크랄스키법을 따라 일련의 단결정 실리콘 잉곳(150 mm 및 200 mm 의 명목 직경)이 성장되었다. 응집 베이컨시 점결함의 영역으로부터 응집 인터스티셜 점결함의 영역으로 전이를 일으키기 위해, 각 잉곳에 대한 인상속도 프로파일이 잉곳의 길이를 따라 변화되었다.
성장시킨 후, 성장방향과 평행한 중앙축을 따라 세로방향으로 잉곳을 절단하고, 그후, 약 2 mm 의 두께를 갖는 부분들로 더 나뉘어진다. 상술된 구리 데코레이션 기술을 이용하여, 상기 세로방향의 부분들의 한 세트가 열처리되고 의도적으로 구리로 오염시킨다. 상기 열처리는 조건은 고농도 구리 인터스티셜의 용해에 적합하다. 이 열처리에 이어서, 구리 불순물이 외부로 확산되거나 산소 클러스터 또는 응집 인터스티셜 결함이 존재하는 사이트에 침전되는 시간동안, 상기 시료를 급냉시킨다. 결함의 윤곽을 나타내는 표준 에칭 후에, 침전된 불순물의 존재여부에 대하여 시료를 시각적으로 검사하였다. 침전된 불순물이 없는 영역은 응집 인터스티셜 결함이 없는 영역에 해당한다.
캐리어 수명 매핑(mapping) 전에 새로운 산화물 클러스터의 핵생성 및 성장을 일으키기 위해, 다른 세트의 세로방향 부분들이 일련의 산소 침전 열처리 되었다. 각 잉곳내 다양한 축방향 위치에서, 일시적인 멜트/고체 계면의 형상을 측정하고 결정하기 위해, 수명 매핑에 있어서 컨트라스트 밴드(contrast band)가 이용되었다. 이후에 상세히 설명할 바와 같이, 멜트/고체 계면의 형상에 관한 정보를 이용하여, 평균 축방향 구배(Go)의 반경방향 변화 및 절대값이 추정되었다. 또한, 인상속도와 관련하여 이 정보를 이용하여, v/Go의 반경방향 변화를 추정하였다.
성장조건이 단결정 실리콘 잉곳의 최종적인 특성에 미치는 영향을 좀더 자세히 조사히기 위해, 데이터로서 이용가능한 실험적 증거들에 기초하여 여러가지 가정을 하였으며, 근거가 제시되었다. 먼저, 인터스티셜 결함의 응집이 발생하는 온도까지의 냉각에 소요되는 시간에서, 열적 이력의 처리를 단순화하기 위해, 약 1050 ℃가 셀프-인터스티셜의 응집이 발생하는 온도의 합당한 근사치라고 가정하였다. 이 온도는, 상이한 냉각속도가 채용된 실험중에 관찰된 응집 인터스티셜 결함 밀도의 변화와 일치하는 것으로 보인다. 앞에서 지적한 바와 같이, 응집이 발생하는가의 여부 또한 인터스티셜 농도의 인자이지만, 주어진 초크랄스키형 성장공정에 전형적인 초기농도의 범위에서, 시스템은 이 온도 이상에서는 인터스티셜이 심각하게 과포화되지 않는다고 가정하는 것이 타당하기 때문에, 약 1050 ℃ 이상의 온도에서는 응집이 일어나지 않을 것으로 생각된다. 다른식으로 기술하면, 초크랄스키형 성장공정에 전형적인 초기농도에 대하여, 시스템은 심각하게 과포화되지 않을 것이라고 추정하는 것이 타당하며, 따라서, 약 1050 ℃ 이상의 온도에서 응집은 발생하지 않는다.
단결정 실리콘의 특성에 대한 성장조건의 영향을 인자화하는 두번째 가정은, 실리콘 셀프-인터스티셜 확산도의 온도 의존성은 무시할 정도라는 것이다. 다른식으로 기술하면, 약 1400 ℃ 와 1050 ℃ 사이의 모든 온도에서 셀프-인터스티셜은 동일한 속도로 확산한다고 가정한다. 1050 ℃ 가 응집 온도의 타당한 추정치로 이해된다면, 이 가정의 핵심은, 융점으로부터의 냉각곡선의 자세한 사항은 문제가 되지 않는다는 것이다. 확산거리는, 융점으로부터 약 1050 ℃ 까지의 냉각에 소요된 전체 시간에만 의존한다.
각 핫죤에 대한 축방향 온도 프로파일 데이터 및 특정 잉곳에 대한 실제 인상속도 프로파일을 이용하여, 약 1400 ℃ 로부터 약 1050 ℃ 까지의 전체 냉각 시간이 계산될 수도 있다. 각 핫죤에 대해 온도가 변하는 속도는 상당히 균일하다는 것은 중요하다. 이 균일성은, 응집 인터스티셜 결함에 대한 핵생성 온도구간에서의 어떠한 에러도, 계산된 냉각시간에 있어서의 스케일드 에러(scaled error)로만 이어질 것이라는 것을 의미한다.
잉곳의 베이컨시 지배 영역의 반경방향 범위(R베이컨시), 또는 축대칭 영역의 폭을 결정하기 위하여, 베이컨시가 지배적인 코어의 반경은, v/Go= v/Go임계 인 고형화 지점과 같다고 더 가정하였다. 다른식으로 기술하면, 축대칭 영역의 폭은, 일반적으로 상온까지 냉각한 후, V/I 경계의 위치에 기초하여 가정된다. 이것이 지적된 것은, 상술한 바와 같이, 잉곳이 냉각됨에 따라 베이컨시 및 실리콘 셀프-인터스티셜으 재조합이 발생하기 때문이다. 재조합이 발생할 때, V/I 경계의 실제 위치는 잉곳의 중앙축을 향해 내부로 이동한다. 이것이 여기에서 언급된 최종 위치이다.
고형화 시기에 결정내 평균 축방향 온도구배인 Go의 계산을 단순화하기 위해, 멜트/고체 계면의 형상은 융점 등온선이 된다고 가정된다. 결정 표면 온도는, 유한 요소 모델링(finite element modeling : FEA) 기술 및 핫죤 설계의 세부사항을 이용하여 계산되었다. 결정내의 전체 온도장(temperature field)(따라서 Go)은, 적당한 경계조건(즉, 결정의 축을 따른 표면온도에 대한 FEA 결과 및 멜트/고체 계면을 따른 융점)으로 라플라스 식을 풀어서 추론된다. 제조되고 평가된 하나의 잉곳으로부터 다양한 축위치에서 얻어진 결과는 도 17 에 도시되어 있다.
Go의 반경방향 변화가 초기 인터스티셜 농도에 미치는 영향을 추정하기 위해, 반경방향의 위치(R' : V/I 경계와 결정표면 사이의 위치)는, 싱크가 베이컨시 지배 영역내에 존재하던지 또는 결정 표면에 존재하던지, 잉곳내 싱크로부터 실리콘 셀프-인터스티셜의 가장 먼 지점이라고 가정한다. 상기 잉곳에 대한 Go데이터 및 성장속도를 이용하여, 상기 위치(R')에서 계산된 v/Go와 V/I 경계에서의 v/Go(즉, 임계 v/Go값) 사이의 차이는, 초기 인터스티셜 농도의 반경방향 변화 및 결정 표면상의 싱크 또는 베이컨시 지배 영역에 도달하는 초과 인터스티셜의 능력에 미치는 영향의 징후(indication)를 제공한다.
이러한 특정 데이터 세트에 대해서는, 결정의 특성은 v/Go의 반경방향 변화에 시스템적으로 의존하지않는 것으로 보인다. 도 18 에서 알 수 있듯이, 이 시료에서는 잉곳내의 축방향 의존성이 아주 작다. 일련의 실험에 수반된 성장조건들은, Go의 반경방향 변화에 있어서 상당히 좁은 범위를 나타낸다. 결과적으로, 이 데이터는, Go의 반경방향 변화에 대한 특성(즉, 응집 인트린직 점결함의 밴드의 존재 또는 부존재)을 식별할 수 있는 의존성을 해결하기에는 너무 협소하다.
지적한 바와 같이, 제조된 각 잉곳 시료는, 다양한 축방향 위치에서 응집 인터스티셜 결함의 존재 또는 부존재에 대해 평가되었다. 검사된 각 축방향 위치에 대하여, 시료의 특성과 축대칭 영역 사이의 상관관계가 형성될 수도 있다. 도 19 를 참조하면, 시료의 특성과 특정 축방향 위치에서 시료가 고형화 온도로부터 약 1050 ℃까지 냉각되는데 소요되는 시간을 비교하는 그래프를 얻을 수 있다. 예상되는 바와 같이, 이 그래프는, 이 특정 온도범위에서, 시료의 냉각이력에 대한 축대칭 영역의 폭(즉, R결정- R베이컨시)의 강한 의존성을 나타낸다. 축대칭 영역의 폭이 증가하기 위해서는, 더 긴 확산시간 또는 더 느린 냉각속도가 필요하다.
상기 그래프에 도시된 데이터에 기초하여, 이 특정 온도범위 내에서 주어진 잉곳 직경에 대해 냉각에 소요된 시간의 함수로써, "우수한" 특성(결점이 없음)에서 "나쁜" 특성(결함 함유)으로의 전이를 나타내는 가장 좋은 핏트 라인(fit line)이 계산될 수도 있다. 축대칭 영역과 냉각속도간의 일반적 관계는, 다음의 식으로 표현될 수 있다.
(R결정- R전이)2= Deff*t1050℃
R결정은 잉곳의 반경
R전이는, 인터스티셜이 지배적인 재료에서, 결함이 없는 재료로부터 결함을 포함하는 재료로의 전이 또는 그 반대의 전이가 발생하는 축방향 위치에서의 축대칭 영역의 반경
Deff는, 인터스티셜 확산도의 평균시간 및 온도를 나타내는 상수(약 9.3 ×10-4cm2sec-1)
t1050℃는, 시료의 주어진 축방향 위치에 대해, 고형화 온도로부터 약 1050 ℃까지 냉각되는데 필요한 시간
다시 도 19 를 참조하면, 주어진 잉곳의 직경에 대하여, 원하는 직경의 축대칭 영역을 얻기 위한 냉각시간을 추정할 수 있다. 예를 들어, 약 150 mm 의 직경을 갖는 잉곳에 대하여, 약 1410 ℃ 와 약 1050 ℃ 사이의 온도범위에서, 잉곳의 상기 특정 부분이 약 10 내지 15 시간동안 냉각된다면, 잉곳의 반경과 동일한 폭을 갖는 축대칭 영역을 얻을 수 있다. 유사하게, 약 200 mm 의 직경을 갖는 잉곳에 대하여, 이 온도범위에서, 잉곳의 상기 특정 부분이 약 25 내지 35 시간동안 냉각된다면, 잉곳의 반경과 동일한 폭을 갖는 축대칭 영역을 얻을 수 있다. 이 라인이 더 외삽된다면, 약 300 mm 의 직경을 갖는 잉곳의 직경과 동일한 폭을 갖는 축대칭 영역을 얻기 위해서는 약 65 내지 약 75 시간의 냉각시간이 필요하다. 이와 관련하여, 잉곳의 직경이 증가함에 따라, 잉곳 표면의 싱크 또는 베이컨시 코어에 도달하기 위해 인터스티셜이 확산해야하는 거리가 증가하기 때문에 추가의 냉각시간이 필요하다.
도 20, 21, 22 및 23 을 참조하면, 다양한 잉곳에 대해 냉각시간을 증가시킨 결과를 관찰할 수 있다. 이들 각 도면은, 고형화 온도로부터 1050 ℃ 까지 점진적으로 도 20 으로부터 도 23 까지 냉각시간을 증가시킨 경우, 200 mm 의 명목직경을 갖는 잉곳의 일부분을 도시한다.
도 20 은, 어깨로부터 약 235 mm 내지 약 350 mm 범위의 축방향 위치에 해당하는 잉곳의 일부분을 도시한다. 약 255 mm 의 축방향 위치에서, 응집 인터스티셜 결함이 없는 축대칭 영역의 폭이 최대이고, 이는 잉곳 반경의 약 45 % 이다. 이 위치를 벗어나면, 결함이 없는 영역에서 결함이 존재하는 영역으로 전이가 발생한다.
도 21 은, 어깨로부터 약 305 mm 내지 약 460 mm 범위의 축방향 위치에 해당하는 잉곳의 일부분을 도시한다. 약 360 mm 의 축방향 위치에서, 응집 인터스티셜 결함이 없는 축대칭 영역의 폭이 최대이고, 이는 잉곳 반경의 약 65 % 이다. 이 위치를 벗어나면, 결함의 형성이 시작된다.
도 22 는, 어깨로부터 약 140 mm 내지 약 275 mm 범위의 축방향 위치에 해당하는 잉곳의 일부분을 도시한다. 약 210 mm 의 축방향 위치에서, 축대칭 영역의 폭이 잉곳 반경과 동일하다. 즉, 응집 인트린직 점결함이 없는 범위내의 잉곳의 일부분이다.
도 23 은, 어깨로부터 약 600 mm 내지 약 730 mm 범위의 축방향 위치에 해당하는 잉곳의 일부분을 도시한다. 어깨로부터 약 640 mm 내지 약 665 mm 범위의 축방향 위치에 걸쳐, 축대칭 영역의 폭이 잉곳 반경의 직경과 동일하다. 또한, 축대칭 영역의 폭이 잉곳의 반경과 동일한, 잉곳부분의 길이는 도 22 의 잉곳에서 관찰된 것보다 크다.
따라서, 종합적으로 살펴보면, 도 20, 21, 22 및 23 는, 결함이 없는 축대칭 영역의 폭 및 길이에 대한, 1050 ℃ 로의 냉각시간의 영향을 나타낸다. 일반적으로, 응집 인터스티셜 결함을 함유하는 영역은, 결정 일부분의 냉각시간을 감소시키기에는 너무 큰 초기 인터스티셜 농도로 귀결되는, 결정 인상속도의 계속되는 감소의 결과로 발생한다. 축대칭 영역의 길이가 더 길다는 것은, 보다 넓은 범위의 인상속도(즉, 초기 인터스티셜 농도)가 결함이 없는 재료의 성장에 이용가능하다는 것을 의미한다. 반경방향 확산에 충분한 시간을 부여하여, 인터스티셜 결함의 응집에 필요한 임계농도 이하로 농도를 억제하는 것과 마찬가지로, 냉각시간을 증가시키면 인터스티셜의 초기농도를 높게 할 수 있다. 다른식으로 기술하면, 더 긴 냉각시간에 대하여, 다소 낮은 인상속도(따라서, 높은 초기 인터스티셜 농도)는 최대 축대칭 영역(6)으로 귀결된다. 따라서, 냉각시간을 더 길게하면, 최대 축대칭 영역 직경에 필요한 조건에 대하여 이용가능한 인상속도의 변화가 증가하며, 공정제어의 억제가 용이해진다. 결과적으로, 긴 길이의 잉곳에 걸쳐 축대칭 영역에 대한 공정이 용이해진다.
도 23 을 참조하면, 결정의 어깨로부터 약 665 mm 내지 730 mm 를 초과하는 범위의 축방향 위치에 걸쳐, 응집 결함이 없는 베이컨시 지배 영역이 존재하며, 상기 영역의 폭은 잉곳의 반경과 동일하다.
상기 데이터로부터 알 수 있듯이, 냉각속도를 제어함으로써, 인터스티셜이 제거되는 영역으로 인터스티셜이 확산할 수 있는 시간을 보다 많이 확보하여 셀프-인터스티셜의 농도가 억제된다. 결과적으로, 단결정 실리콘 잉곳의 중요한 부분에서 응집 인터스티셜 결함의 형성이 방지된다.
상기의 관점에서 보면, 본 발명의 여러 목적들이 달성될 것으로 보인다.
상기 조성과 공정에서 다양한 변화가 가능하며, 상기 명세서의 모든 내용은 설명적인 것이며 제한적인 것이 아니다.
Claims (24)
- 중앙축, 일반적으로 상기 중앙축에 수직인 전면 및 후면, 주변 엣지, 및 웨이퍼의 상기 중앙축으로부터 상기 주변 엣지로 연장되는 반경을 갖는 단결정 실리콘 웨이퍼로서,상기 웨이퍼는, 베이컨시가 지배적인 인트린직 점결함이며, 실질적으로 응집 베이컨시 인트린직 점결함이 없는 제 1 축대칭 영역을 구비하고, 상기 상기 제 1 축대칭 영역은 중앙축을 포함하거나 적어도 약 15 mm 의 폭을 갖는 것을 특징으로 하는 웨이퍼.
- 제 1 항에 있어서,실리콘 셀프-인터스티셜 원자들이 지배적인 인트린직 점결함이며, 실질적으로 응집 실리콘 셀프-인터스티셜 인트린직 점결함이 없는 제 2 축대칭 영역을 구비하는 것을 특징으로 하는 웨이퍼.
- 제 1 항에 있어서,상기 제 1 축대칭 영역의 폭은 상기 반경의 적어도 약 15 % 인 것을 특징으로 하는 웨이퍼.
- 제 3 항에 있어서,실리콘 셀프-인터스티셜 원자들이 지배적인 인트린직 점결함이며, 실질적으로 응집 실리콘 셀프-인터스티셜 인트린직 점결함이 없는 제 2 축대칭 영역을 구비하는 것을 특징으로 하는 웨이퍼.
- 제 1 항에 있어서,상기 제 1 축대칭 영역의 폭은 상기 반경의 적어도 약 25 % 인 것을 특징으로 하는 웨이퍼.
- 제 5 항에 있어서,실리콘 셀프-인터스티셜 원자들이 지배적인 인트린직 점결함이며, 실질적으로 응집 실리콘 셀프-인터스티셜 인트린직 점결함이 없는 제 2 축대칭 영역을 구비하는 것을 특징으로 하는 웨이퍼.
- 제 1 항에 있어서,상기 제 1 축대칭 영역의 폭은 상기 반경의 적어도 약 50 % 인 것을 특징으로 하는 웨이퍼.
- 제 7 항에 있어서,실리콘 셀프-인터스티셜 원자들이 지배적인 인트린직 점결함이며, 실질적으로 응집 실리콘 셀프-인터스티셜 인트린직 점결함이 없는 제 2 축대칭 영역을 구비하는 것을 특징으로 하는 웨이퍼.
- 제 1 항에 있어서,상기 제 1 축대칭 영역은 중앙축을 구비하는 것을 특징으로 하는 웨이퍼.
- 제 9 항에 있어서,실리콘 셀프-인터스티셜 원자들이 지배적인 인트린직 점결함이며, 실질적으로 응집 실리콘 셀프-인터스티셜 인트린직 점결함이 없는 제 2 축대칭 영역을 구비하는 것을 특징으로 하는 웨이퍼.
- 제 1 항에 있어서,약 13 PPMA 미만의 산소함량을 갖는 것을 특징으로 하는 웨이퍼.
- 제 1 항에 있어서,약 11 PPMA 미만의 산소함량을 갖는 것을 특징으로 하는 웨이퍼.
- 제 1 항에 있어서,산소 침전 핵생성 중심이 없는 것을 특징으로 하는 웨이퍼.
- 중앙축, 시드-콘, 엔드-콘, 및 상기 시드-콘과 상기 엔드-콘 사이에, 주변 엣지 및 상기 중앙축으로부터 상기 주변 엣지로 연장되는 반경을 갖는, 일정 직경 부분을 갖는 단결정 실리콘 잉곳으로서, 잉곳이 성장되고, 고형화 온도로부터 냉각된 후, 상기 일정 직경 부분은, 베이컨시가 지배적인 인트린직 점결함이며 실질적으로 응집 인트린직 점결함이 없는 제 1 축대칭 영역을 포함하며, 상기 제 1 축대칭 영역은, 중앙축을 포함하거나 적어도 약 15 mm 의 폭을 갖고, 중앙축을 따라 측정된 길이가, 잉곳의 상기 일정 직경 부분의 길이의 적어도 약 20 % 인 것을 특징으로 하는 단결정 실리콘 잉곳.
- 제 14 항에 있어서,상기 잉곳은, 상기 제 1 축대칭 영역과 동일한 중심을 갖는 제 2 축대칭 영역을 포함하며, 상기 제 2 축대칭 영역은, 지배적인 인트린직 점결함으로써 셀프-인터스티셜 원자를 함유하고 실질적으로 응집 실리콘 셀프-인터스티셜 인트린직 점결함이 없는 것을 특징으로 하는 단결정 실리콘 잉곳.
- 제 14 항에 있어서,상기 축대칭 영역의 길이는, 잉곳의 상기 일정 직경 부분의 길이의 적어도 40 % 인 것을 특징으로 하는 단결정 실리콘 잉곳.
- 제 16 항에 있어서,상기 잉곳은, 상기 제 1 축대칭 영역과 동일한 중심을 갖는 제 2 축대칭 영역을 포함하며, 상기 제 2 축대칭 영역은, 지배적인 인트린직 점결함으로써 셀프-인터스티셜 원자를 함유하고 실질적으로 응집 실리콘 셀프-인터스티셜 인트린직 점결함이 없는 것을 특징으로 하는 단결정 실리콘 잉곳.
- 제 16 항에 있어서,상기 제 1 축대칭 영역의 폭은 상기 반경의 적어도 약 15 % 인 것을 특징으로 하는 단결정 실리콘 잉곳.
- 제 16 항에 있어서,상기 제 1 축대칭 영역의 폭은 상기 반경의 적어도 약 25 % 인 것을 특징으로 하는 단결정 실리콘 잉곳.
- 제 16 항에 있어서,상기 제 1 축대칭 영역의 길이는, 잉곳의 상기 일정 직경 부분의 길이의 적어도 60 % 인 것을 특징으로 하는 단결정 실리콘 잉곳.
- 단결정 실리콘 잉곳을 성장시키는 공정으로서, 잉곳은, 중앙축, 시드-콘, 엔드-콘, 및 상기 시드-콘과 상기 엔드-콘 사이에, 주변 엣지 및 상기 중앙축으로부터 상기 주변 엣지로 연장되는 반경을 갖는, 일정 직경 부분을 구비하며, 상기 잉곳은, 초크랄스키법에 따라, 실리콘 멜트로부터 성장된 후, 고형화 온도로부터 냉각되며,상기 공정은, 고형화 온도로부터 약 1325 ℃ 이상의 온도범위에 걸쳐, 결정의 상기 일정 직경 부분을 형성하는 동안, 성장속도(v) 및 평균 축방향 온도 구배(Go)를 제어하여, 상기 잉곳을 상기 고형화 온도로부터 냉각시킬 때, 베이컨시가 지배적인 인트린직 점결함이고, 실질적으로 응집 인트린직 점결함이 없는 제 1 축대칭 영역의 형성을 유발하는 공정을 구비하며, 상기 제 1 축대칭 영역은 적어도 약 15 mm 의 폭을 갖거나 중앙축을 포함하는 것을 특징으로 하는 공정.
- 제 21 항에 있어서,상기 제 1 축대칭 영역은, 잉곳의 상기 일정 직경 부분의 길이의 적어도 40 % 의 길이를 갖는 것을 특징으로 하는 공정.
- 제 22 항에 있어서,상기 제 1 축대칭 영역의 길이는, 잉곳의 상기 일정 직경 부분의 길이의 적어도 60 % 인 것을 특징으로 하는 공정.
- 제 21 항에 있어서,상기 제 1 축대칭 영역은, 잉곳의 상기 일정 직경 부분의 반경 길이의 적어도 약 60 % 의 폭을 갖는 것을 특징으로 하는 공정.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US4184597P | 1997-04-09 | 1997-04-09 | |
US60/041,845 | 1997-04-09 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2004-7009938A Division KR20040065306A (ko) | 1997-04-09 | 1998-04-09 | 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010006182A true KR20010006182A (ko) | 2001-01-26 |
Family
ID=21918645
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2004-7009938A KR20040065306A (ko) | 1997-04-09 | 1998-04-09 | 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법 |
KR1019997009307A KR20010006227A (ko) | 1997-04-09 | 1998-04-09 | 저결함밀도, 자기침입형 실리콘 |
KR10-1999-7009309A KR100508048B1 (ko) | 1997-04-09 | 1998-04-09 | 저결함 밀도 실리콘 잉곳의 제조 방법 |
KR1020057023018A KR20060002028A (ko) | 1997-04-09 | 1998-04-09 | 저결함 밀도의 베이컨시가 지배적인 실리콘 |
KR1019997009261A KR20010006182A (ko) | 1997-04-09 | 1998-04-09 | 저결함 밀도의 베이컨시가 지배적인 실리콘 |
KR1020057008092A KR20050049561A (ko) | 1997-04-09 | 1998-04-09 | 저결함 밀도의 실리콘 웨이퍼 및 잉곳 |
Family Applications Before (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2004-7009938A KR20040065306A (ko) | 1997-04-09 | 1998-04-09 | 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법 |
KR1019997009307A KR20010006227A (ko) | 1997-04-09 | 1998-04-09 | 저결함밀도, 자기침입형 실리콘 |
KR10-1999-7009309A KR100508048B1 (ko) | 1997-04-09 | 1998-04-09 | 저결함 밀도 실리콘 잉곳의 제조 방법 |
KR1020057023018A KR20060002028A (ko) | 1997-04-09 | 1998-04-09 | 저결함 밀도의 베이컨시가 지배적인 실리콘 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057008092A KR20050049561A (ko) | 1997-04-09 | 1998-04-09 | 저결함 밀도의 실리콘 웨이퍼 및 잉곳 |
Country Status (10)
Country | Link |
---|---|
US (11) | US6254672B1 (ko) |
EP (7) | EP1209259B1 (ko) |
JP (9) | JP3449730B2 (ko) |
KR (6) | KR20040065306A (ko) |
CN (7) | CN1280454C (ko) |
DE (7) | DE69801903T2 (ko) |
MY (6) | MY127584A (ko) |
SG (3) | SG165151A1 (ko) |
TW (3) | TW577939B (ko) |
WO (3) | WO1998045510A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7427325B2 (en) | 2005-12-30 | 2008-09-23 | Siltron, Inc. | Method for producing high quality silicon single crystal ingot and silicon single crystal wafer made thereby |
Families Citing this family (124)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6045610A (en) * | 1997-02-13 | 2000-04-04 | Samsung Electronics Co., Ltd. | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance |
US6485807B1 (en) | 1997-02-13 | 2002-11-26 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects, and methods of preparing the same |
SG64470A1 (en) | 1997-02-13 | 1999-04-27 | Samsung Electronics Co Ltd | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby |
US6503594B2 (en) | 1997-02-13 | 2003-01-07 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects and slip |
US5994761A (en) * | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
CN1316072C (zh) * | 1997-04-09 | 2007-05-16 | Memc电子材料有限公司 | 低缺陷密度、理想氧沉淀的硅 |
KR20040065306A (ko) * | 1997-04-09 | 2004-07-21 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법 |
US6379642B1 (en) * | 1997-04-09 | 2002-04-30 | Memc Electronic Materials, Inc. | Vacancy dominated, defect-free silicon |
JPH1179889A (ja) * | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
US6514335B1 (en) * | 1997-08-26 | 2003-02-04 | Sumitomo Metal Industries, Ltd. | High-quality silicon single crystal and method of producing the same |
US6340392B1 (en) | 1997-10-24 | 2002-01-22 | Samsung Electronics Co., Ltd. | Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface |
JP3346249B2 (ja) * | 1997-10-30 | 2002-11-18 | 信越半導体株式会社 | シリコンウエーハの熱処理方法及びシリコンウエーハ |
JP3407629B2 (ja) * | 1997-12-17 | 2003-05-19 | 信越半導体株式会社 | シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ |
JP3955375B2 (ja) * | 1998-01-19 | 2007-08-08 | 信越半導体株式会社 | シリコン単結晶の製造方法およびシリコン単結晶ウエーハ |
JPH11349393A (ja) * | 1998-06-03 | 1999-12-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
JP3943717B2 (ja) * | 1998-06-11 | 2007-07-11 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びその製造方法 |
DE69901115T2 (de) | 1998-06-26 | 2002-12-19 | Memc Electronic Materials, Inc. | Verfahren zur herstellung fehlerfreier siliziumkristalle von willkürlichem grossen durchmesser |
WO2000013209A2 (en) | 1998-09-02 | 2000-03-09 | Memc Electronic Materials, Inc. | Thermally annealed silicon wafers having improved intrinsic gettering |
CN1155074C (zh) | 1998-09-02 | 2004-06-23 | Memc电子材料有限公司 | 从低缺陷密度的单晶硅上制备硅-绝缘体结构 |
WO2000013226A1 (en) | 1998-09-02 | 2000-03-09 | Memc Electronic Materials, Inc. | Process for preparing an ideal oxygen precipitating silicon wafer |
US6312516B2 (en) | 1998-10-14 | 2001-11-06 | Memc Electronic Materials, Inc. | Process for preparing defect free silicon crystals which allows for variability in process conditions |
US6416836B1 (en) | 1998-10-14 | 2002-07-09 | Memc Electronic Materials, Inc. | Thermally annealed, low defect density single crystal silicon |
EP1133590B1 (en) | 1998-10-14 | 2003-12-17 | MEMC Electronic Materials, Inc. | Epitaxial silicon wafers substantially free of grown-in defects |
JP4233651B2 (ja) * | 1998-10-29 | 2009-03-04 | 信越半導体株式会社 | シリコン単結晶ウエーハ |
JP2000154070A (ja) * | 1998-11-16 | 2000-06-06 | Suminoe Textile Co Ltd | セラミックス三次元構造体及びその製造方法 |
TW505710B (en) | 1998-11-20 | 2002-10-11 | Komatsu Denshi Kinzoku Kk | Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer |
US6284384B1 (en) * | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
EP1061565A1 (en) * | 1998-12-28 | 2000-12-20 | Shin-Etsu Handotai Co., Ltd | Method for thermally annealing silicon wafer and silicon wafer |
JP3601340B2 (ja) * | 1999-02-01 | 2004-12-15 | 信越半導体株式会社 | エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板 |
US6458202B1 (en) * | 1999-09-02 | 2002-10-01 | Memc Electronic Materials, Inc. | Process for preparing single crystal silicon having uniform thermal history |
EP1222324B1 (en) * | 1999-09-23 | 2004-05-06 | MEMC Electronic Materials, Inc. | Czochralski process for growing single crystal silicon by controlling the cooling rate |
US6391662B1 (en) | 1999-09-23 | 2002-05-21 | Memc Electronic Materials, Inc. | Process for detecting agglomerated intrinsic point defects by metal decoration |
US6635587B1 (en) * | 1999-09-23 | 2003-10-21 | Memc Electronic Materials, Inc. | Method for producing czochralski silicon free of agglomerated self-interstitial defects |
EP1158581B1 (en) * | 1999-10-14 | 2016-04-27 | Shin-Etsu Handotai Co., Ltd. | Method for producing soi wafer |
JP2001118801A (ja) * | 1999-10-18 | 2001-04-27 | Mitsubishi Materials Silicon Corp | エピタキシャルウェーハ用基板およびこれを用いた半導体装置 |
KR100801672B1 (ko) * | 2000-06-30 | 2008-02-11 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 단결정 웨이퍼 및 그 제조방법 |
KR100374703B1 (ko) * | 2000-09-04 | 2003-03-04 | 주식회사 실트론 | 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법 |
EP1669478B1 (en) * | 2000-09-19 | 2010-03-17 | MEMC Electronic Materials, Inc. | Nitrogen-doped silicon substantially free of oxidation induced stacking faults |
CN1260405C (zh) * | 2000-09-19 | 2006-06-21 | Memc电子材料有限公司 | 基本上没有氧化诱生堆垛层错的掺氮硅 |
US6663708B1 (en) * | 2000-09-22 | 2003-12-16 | Mitsubishi Materials Silicon Corporation | Silicon wafer, and manufacturing method and heat treatment method of the same |
DE10066099B4 (de) * | 2000-09-25 | 2008-11-20 | Mitsubishi Materials Silicon Corp. | Wärmebehandlungsverfahren für einen Siliciumwafer |
KR20020024368A (ko) * | 2000-09-25 | 2002-03-30 | 가와이 겐이찌 | 실리콘 웨이퍼 |
US7105050B2 (en) | 2000-11-03 | 2006-09-12 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
US6858307B2 (en) | 2000-11-03 | 2005-02-22 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
US6689209B2 (en) * | 2000-11-03 | 2004-02-10 | Memc Electronic Materials, Inc. | Process for preparing low defect density silicon using high growth rates |
KR100687664B1 (ko) * | 2000-11-03 | 2007-02-28 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | 저 결함 밀도 실리콘 제조 방법 |
US8529695B2 (en) | 2000-11-22 | 2013-09-10 | Sumco Corporation | Method for manufacturing a silicon wafer |
EP1346086A2 (en) * | 2000-11-30 | 2003-09-24 | MEMC Electronic Materials, Inc. | Process for controlling thermal history of vacancy-dominated, single crystal silicon |
US20040055527A1 (en) * | 2000-11-30 | 2004-03-25 | Makoto Kojima | Process for controlling thermal history of vacancy-dominated, single crystal silicon |
US7008874B2 (en) * | 2000-12-19 | 2006-03-07 | Memc Electronics Materials, Inc. | Process for reclaiming semiconductor wafers and reclaimed wafers |
JP3624827B2 (ja) | 2000-12-20 | 2005-03-02 | 三菱住友シリコン株式会社 | シリコン単結晶の製造方法 |
JP3994665B2 (ja) * | 2000-12-28 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法 |
US20020084451A1 (en) * | 2000-12-29 | 2002-07-04 | Mohr Thomas C. | Silicon wafers substantially free of oxidation induced stacking faults |
US6986925B2 (en) * | 2001-01-02 | 2006-01-17 | Memc Electronic Materials, Inc. | Single crystal silicon having improved gate oxide integrity |
EP1356139B1 (en) * | 2001-01-26 | 2006-08-09 | MEMC Electronic Materials, Inc. | Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core |
US6743495B2 (en) | 2001-03-30 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing silicon wafers with improved surface characteristics |
US6649883B2 (en) * | 2001-04-12 | 2003-11-18 | Memc Electronic Materials, Inc. | Method of calibrating a semiconductor wafer drying apparatus |
CN100446196C (zh) * | 2001-06-22 | 2008-12-24 | Memc电子材料有限公司 | 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法 |
EP1710830A3 (en) * | 2001-06-22 | 2007-11-28 | MEMC Electronic Materials, Inc. | Silicon on insulator structure having intrinsic gettering |
US20030033972A1 (en) * | 2001-08-15 | 2003-02-20 | Memc Electronic Materials, Inc. | Controlled crown growth process for czochralski single crystal silicon |
US20030047130A1 (en) * | 2001-08-29 | 2003-03-13 | Memc Electronic Materials, Inc. | Process for eliminating neck dislocations during czochralski crystal growth |
JP4567251B2 (ja) * | 2001-09-14 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
US6866713B2 (en) * | 2001-10-26 | 2005-03-15 | Memc Electronic Materials, Inc. | Seed crystals for pulling single crystal silicon |
US6669775B2 (en) | 2001-12-06 | 2003-12-30 | Seh America, Inc. | High resistivity silicon wafer produced by a controlled pull rate czochralski method |
JP4092946B2 (ja) * | 2002-05-09 | 2008-05-28 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法 |
WO2004035879A1 (ja) * | 2002-10-18 | 2004-04-29 | Sumitomo Mitsubishi Silicon Corporation | シリコン単結晶インゴットの点欠陥分布を測定する方法 |
JP4486889B2 (ja) * | 2002-11-12 | 2010-06-23 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 単結晶インゴットを成長させる方法及び結晶引上げ装置 |
WO2004044277A1 (en) * | 2002-11-12 | 2004-05-27 | Memc Electronic Materials, Inc. | Process for preparing single crystal silicon using crucible rotation to control temperature gradient |
JP4382438B2 (ja) * | 2002-11-14 | 2009-12-16 | 株式会社東芝 | 半導体ウェーハの検査方法、半導体装置の開発方法、半導体装置の製造方法、および半導体ウェーハ処理装置 |
JP2004172391A (ja) * | 2002-11-20 | 2004-06-17 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハおよびその製造方法 |
US6916324B2 (en) * | 2003-02-04 | 2005-07-12 | Zimmer Technology, Inc. | Provisional orthopedic prosthesis for partially resected bone |
JPWO2004083496A1 (ja) * | 2003-02-25 | 2006-06-22 | 株式会社Sumco | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
JP4151474B2 (ja) * | 2003-05-13 | 2008-09-17 | 信越半導体株式会社 | 単結晶の製造方法及び単結晶 |
US7559326B2 (en) | 2003-06-18 | 2009-07-14 | Resmed Limited | Vent and/or diverter assembly for use in breathing apparatus |
JP2005015313A (ja) * | 2003-06-27 | 2005-01-20 | Shin Etsu Handotai Co Ltd | 単結晶の製造方法及び単結晶 |
US6955718B2 (en) * | 2003-07-08 | 2005-10-18 | Memc Electronic Materials, Inc. | Process for preparing a stabilized ideal oxygen precipitating silicon wafer |
KR100531552B1 (ko) | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
JP4432458B2 (ja) * | 2003-10-30 | 2010-03-17 | 信越半導体株式会社 | 単結晶の製造方法 |
US7074271B2 (en) * | 2004-02-23 | 2006-07-11 | Sumitomo Mitsubishi Silicon Corporation | Method of identifying defect distribution in silicon single crystal ingot |
KR100709798B1 (ko) * | 2004-10-19 | 2007-04-23 | 주식회사 실트론 | 고품질 단결정 성장 방법 |
KR100788018B1 (ko) | 2004-11-29 | 2007-12-21 | 주식회사 실트론 | 실리콘 단결정 잉곳 및 그로부터 제조된 실리콘 웨이퍼 |
US7416603B2 (en) * | 2004-10-19 | 2008-08-26 | Siltron Inc. | High quality single crystal and method of growing the same |
GB0424505D0 (en) * | 2004-11-05 | 2004-12-08 | Gr Advanced Materials Ltd | Emulsion ink |
US7371283B2 (en) * | 2004-11-23 | 2008-05-13 | Siltron Inc. | Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby |
KR100714215B1 (ko) | 2004-11-23 | 2007-05-02 | 주식회사 실트론 | 고품질 실리콘 단결정 잉곳 및 그로부터 제조된 고 품질 실리콘 웨이퍼 |
US20060138601A1 (en) * | 2004-12-27 | 2006-06-29 | Memc Electronic Materials, Inc. | Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers |
KR100840751B1 (ko) * | 2005-07-26 | 2008-06-24 | 주식회사 실트론 | 고품질 실리콘 단결정 잉곳 제조 방법, 성장 장치 및그로부터 제조된 잉곳 , 웨이퍼 |
JP4743010B2 (ja) * | 2005-08-26 | 2011-08-10 | 株式会社Sumco | シリコンウェーハの表面欠陥評価方法 |
KR100831044B1 (ko) * | 2005-09-21 | 2008-05-21 | 주식회사 실트론 | 고품질 실리콘 단결정 잉곳의 성장장치, 그 장치를 이용한성장방법 |
US7633307B2 (en) * | 2005-12-16 | 2009-12-15 | Freescale Semiconductor, Inc. | Method for determining temperature profile in semiconductor manufacturing test |
JP4853027B2 (ja) * | 2006-01-17 | 2012-01-11 | 信越半導体株式会社 | シリコン単結晶ウエーハの製造方法 |
JP2007194232A (ja) * | 2006-01-17 | 2007-08-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
EP2027312B1 (en) * | 2006-05-19 | 2015-02-18 | MEMC Electronic Materials, Inc. | Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth |
DE102006034786B4 (de) | 2006-07-27 | 2011-01-20 | Siltronic Ag | Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe |
US7560355B2 (en) * | 2006-10-24 | 2009-07-14 | Vishay General Semiconductor Llc | Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same |
JP2009292662A (ja) * | 2008-06-03 | 2009-12-17 | Sumco Corp | シリコン単結晶育成における肩形成方法 |
JP2009292663A (ja) * | 2008-06-03 | 2009-12-17 | Sumco Corp | シリコン単結晶の育成方法 |
JP2010040587A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハの製造方法 |
IL204034A (en) * | 2009-02-24 | 2015-05-31 | Schott Ag | Photovoltaic device with central optics |
KR101275418B1 (ko) * | 2010-03-16 | 2013-06-14 | 주식회사 엘지실트론 | 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼 |
CN101824649A (zh) * | 2010-04-30 | 2010-09-08 | 中山大学 | 自动化光电晶体炉的生长前阶段控制方法 |
JP2012166979A (ja) * | 2011-02-14 | 2012-09-06 | Sumco Corp | 多結晶シリコンの電磁鋳造方法および電磁鋳造装置 |
JP5733245B2 (ja) * | 2012-03-16 | 2015-06-10 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
CN102978688B (zh) * | 2012-11-16 | 2015-07-08 | 晶科能源有限公司 | 一种直拉单晶法的冷却工艺 |
FR3005966B1 (fr) * | 2013-05-27 | 2016-12-30 | Commissariat Energie Atomique | Procede de fabrication d'un lingot de silicium par reprise sur germes en four de solidification dirigee |
FR3005967B1 (fr) * | 2013-05-27 | 2017-06-02 | Commissariat Energie Atomique | Procede de fabrication d'un lingot de silicium dote de joints de grains symetriques |
US9634098B2 (en) | 2013-06-11 | 2017-04-25 | SunEdison Semiconductor Ltd. (UEN201334164H) | Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method |
US20150243494A1 (en) * | 2014-02-25 | 2015-08-27 | Texas Instruments Incorporated | Mechanically robust silicon substrate having group iiia-n epitaxial layer thereon |
KR102384041B1 (ko) | 2014-07-31 | 2022-04-08 | 글로벌웨이퍼스 씨오., 엘티디. | 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼 |
DE102015224983B4 (de) | 2015-12-11 | 2019-01-24 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
DE102015226399A1 (de) | 2015-12-22 | 2017-06-22 | Siltronic Ag | Siliciumscheibe mit homogener radialer Sauerstoffvariation |
CN109346433B (zh) * | 2018-09-26 | 2020-10-23 | 上海新傲科技股份有限公司 | 半导体衬底的键合方法以及键合后的半导体衬底 |
CN113825862A (zh) | 2019-04-11 | 2021-12-21 | 环球晶圆股份有限公司 | 后段主体长度具有减小变形的锭的制备工艺 |
JP2022529451A (ja) | 2019-04-18 | 2022-06-22 | グローバルウェーハズ カンパニー リミテッド | 連続チョクラルスキー法を用いる単結晶シリコンインゴットの成長方法 |
WO2021050176A1 (en) | 2019-09-13 | 2021-03-18 | Globalwafers Co., Ltd. | Methods for growing a nitrogen doped single crystal silicon ingot using continuous czochralski method and a single crystal silicon ingot grown by this method |
EP3929334A1 (de) | 2020-06-23 | 2021-12-29 | Siltronic AG | Verfahren zur herstellung von halbleiterscheiben |
FI3940124T3 (fi) | 2020-07-14 | 2024-04-03 | Siltronic Ag | Kidekappale yksikiteisestä piistä |
JP7441942B2 (ja) * | 2020-07-21 | 2024-03-01 | ワッカー ケミー アクチエンゲゼルシャフト | シリコン中の微量金属の定量方法 |
KR102255421B1 (ko) * | 2020-08-11 | 2021-05-24 | 충남대학교산학협력단 | 단결정 산화갈륨의 결함 평가방법 |
CN113138195A (zh) * | 2021-04-16 | 2021-07-20 | 上海新昇半导体科技有限公司 | 晶体缺陷的监控方法及晶棒生长方法 |
CN113703411B (zh) * | 2021-08-31 | 2022-08-30 | 亚洲硅业(青海)股份有限公司 | 多晶硅生长过程监测系统、方法及多晶硅生产系统 |
WO2023125206A1 (zh) * | 2021-12-27 | 2023-07-06 | 中环领先半导体材料有限公司 | 单晶体的制备方法及硅晶体 |
CN115233296A (zh) * | 2022-07-25 | 2022-10-25 | 北京麦竹吉科技有限公司 | 一种加热器、拉晶炉和消除大直径单晶硅自我间隙缺陷的方法 |
EP4321656A1 (de) | 2022-08-09 | 2024-02-14 | Siltronic AG | Verfahren zum herstellen eines monokristallinen kristalls aus silizium |
Family Cites Families (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US548735A (en) * | 1895-10-29 | Pile carpet | ||
US622164A (en) * | 1899-03-28 | Carl august pfenning | ||
GB1456050A (en) * | 1974-05-13 | 1976-11-17 | British Aluminium Co Ltd | Production of metallic articles |
US3997368A (en) | 1975-06-24 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Elimination of stacking faults in silicon devices: a gettering process |
JPS583375B2 (ja) | 1979-01-19 | 1983-01-21 | 超エル・エス・アイ技術研究組合 | シリコン単結晶ウエハ−の製造方法 |
US4350560A (en) * | 1981-08-07 | 1982-09-21 | Ferrofluidics Corporation | Apparatus for and method of handling crystals from crystal-growing furnaces |
US4473795A (en) * | 1983-02-23 | 1984-09-25 | International Business Machines Corporation | System for resist defect measurement |
JPS59190300A (ja) | 1983-04-08 | 1984-10-29 | Hitachi Ltd | 半導体製造方法および装置 |
JPS62105998A (ja) | 1985-10-31 | 1987-05-16 | Sony Corp | シリコン基板の製法 |
CN86104069A (zh) * | 1986-06-09 | 1987-02-11 | 电子工业部第四十四研究所 | 硅的多重吸杂技术及多重吸杂硅片 |
JPS63215041A (ja) | 1987-03-04 | 1988-09-07 | Toshiba Corp | 結晶欠陥評価用エツチング液 |
US5264189A (en) | 1988-02-23 | 1993-11-23 | Mitsubishi Materials Corporation | Apparatus for growing silicon crystals |
US4981549A (en) | 1988-02-23 | 1991-01-01 | Mitsubishi Kinzoku Kabushiki Kaisha | Method and apparatus for growing silicon crystals |
JPH02137524A (ja) | 1988-11-18 | 1990-05-25 | Matsushita Electric Ind Co Ltd | 電子チューナ |
JPH02180789A (ja) | 1989-01-05 | 1990-07-13 | Kawasaki Steel Corp | Si単結晶の製造方法 |
JPH0633235B2 (ja) | 1989-04-05 | 1994-05-02 | 新日本製鐵株式会社 | 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法 |
JPH0633236B2 (ja) | 1989-09-04 | 1994-05-02 | 新日本製鐵株式会社 | シリコン単結晶の熱処理方法および装置ならびに製造装置 |
JPH0729878B2 (ja) | 1990-06-07 | 1995-04-05 | 三菱マテリアル株式会社 | シリコンウエーハ |
JPH04108682A (ja) | 1990-08-30 | 1992-04-09 | Fuji Electric Co Ltd | 化合物半導体単結晶製造装置および製造方法 |
JPH06103714B2 (ja) | 1990-11-22 | 1994-12-14 | 信越半導体株式会社 | シリコン単結晶の電気特性検査方法 |
JPH08760B2 (ja) | 1991-03-14 | 1996-01-10 | 信越半導体株式会社 | シリコンウェーハの品質検査方法 |
JP2613498B2 (ja) * | 1991-03-15 | 1997-05-28 | 信越半導体株式会社 | Si単結晶ウエーハの熱処理方法 |
JP3016897B2 (ja) * | 1991-03-20 | 2000-03-06 | 信越半導体株式会社 | シリコン単結晶の製造方法及び装置 |
JP2758093B2 (ja) * | 1991-10-07 | 1998-05-25 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
JPH0684925A (ja) | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
KR950703079A (ko) * | 1993-01-06 | 1995-08-23 | 다나까 미노루 | 반도체단결정의 결정품질을 예측하는 방법 및 그 장치(method of predicting crystal quality of semiconductor single crystal and apparatus thereof) |
JPH0741383A (ja) | 1993-07-29 | 1995-02-10 | Nippon Steel Corp | 半導体単結晶およびその製造方法 |
JPH07158458A (ja) | 1993-12-10 | 1995-06-20 | Mitsubishi Motors Corp | 多気筒内燃エンジンの吸気制御装置 |
IT1280041B1 (it) * | 1993-12-16 | 1997-12-29 | Wacker Chemitronic | Procedimento per il tiraggio di un monocristallo di silicio |
DE4414947C2 (de) | 1993-12-16 | 1998-12-17 | Wacker Siltronic Halbleitermat | Verfahren zum Ziehen eines Einkristalls aus Silicium |
JP3276500B2 (ja) | 1994-01-14 | 2002-04-22 | ワッカー・エヌエスシーイー株式会社 | シリコンウェーハとその製造方法 |
US5474020A (en) * | 1994-05-06 | 1995-12-12 | Texas Instruments Incorporated | Oxygen precipitation control in czochralski-grown silicon cyrstals |
JP3552278B2 (ja) * | 1994-06-30 | 2004-08-11 | 三菱住友シリコン株式会社 | シリコン単結晶の製造方法 |
KR960005669A (ko) | 1994-07-21 | 1996-02-23 | 이헌조 | 흑백브라운관의 형광막 형성방법 및 장치 |
JP2874834B2 (ja) * | 1994-07-29 | 1999-03-24 | 三菱マテリアル株式会社 | シリコンウェーハのイントリンシックゲッタリング処理法 |
JP3285111B2 (ja) * | 1994-12-05 | 2002-05-27 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶の製造方法 |
US5966282A (en) * | 1994-12-20 | 1999-10-12 | A. C. Data Systems, Inc. | Power surge protection assembly |
JPH08208374A (ja) | 1995-01-25 | 1996-08-13 | Nippon Steel Corp | シリコン単結晶およびその製造方法 |
US5593494A (en) * | 1995-03-14 | 1997-01-14 | Memc Electronic Materials, Inc. | Precision controlled precipitation of oxygen in silicon |
JP2826589B2 (ja) | 1995-03-30 | 1998-11-18 | 住友シチックス株式会社 | 単結晶シリコン育成方法 |
JP3085146B2 (ja) | 1995-05-31 | 2000-09-04 | 住友金属工業株式会社 | シリコン単結晶ウェーハおよびその製造方法 |
JPH08337490A (ja) | 1995-06-09 | 1996-12-24 | Shin Etsu Handotai Co Ltd | 結晶欠陥の少ないシリコン単結晶及びその製造方法 |
JP3006669B2 (ja) | 1995-06-20 | 2000-02-07 | 信越半導体株式会社 | 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置 |
JP4020987B2 (ja) * | 1996-01-19 | 2007-12-12 | 信越半導体株式会社 | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 |
US5958133A (en) * | 1996-01-29 | 1999-09-28 | General Signal Corporation | Material handling system for growing high-purity crystals |
JP3417515B2 (ja) | 1996-03-22 | 2003-06-16 | 信越半導体株式会社 | シリコン単結晶基板の結晶欠陥評価方法 |
DE19613282A1 (de) * | 1996-04-03 | 1997-10-09 | Leybold Ag | Vorrichtung zum Ziehen von Einkristallen |
DE19637182A1 (de) | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
JPH10152395A (ja) | 1996-11-21 | 1998-06-09 | Komatsu Electron Metals Co Ltd | シリコン単結晶の製造方法 |
US5789309A (en) | 1996-12-30 | 1998-08-04 | Memc Electronic Materials, Inc. | Method and system for monocrystalline epitaxial deposition |
KR100237829B1 (ko) | 1997-02-06 | 2000-01-15 | 윤종용 | 웨이퍼의 결함 분석방법 |
SG64470A1 (en) * | 1997-02-13 | 1999-04-27 | Samsung Electronics Co Ltd | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby |
US6045610A (en) | 1997-02-13 | 2000-04-04 | Samsung Electronics Co., Ltd. | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance |
US5994761A (en) * | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
DE19711922A1 (de) | 1997-03-21 | 1998-09-24 | Wacker Siltronic Halbleitermat | Vorrichtung und Verfahren zum Ziehen eines Einkristalls |
CN1316072C (zh) | 1997-04-09 | 2007-05-16 | Memc电子材料有限公司 | 低缺陷密度、理想氧沉淀的硅 |
KR20040065306A (ko) | 1997-04-09 | 2004-07-21 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법 |
US6379642B1 (en) * | 1997-04-09 | 2002-04-30 | Memc Electronic Materials, Inc. | Vacancy dominated, defect-free silicon |
JPH1179889A (ja) | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
US5942032A (en) | 1997-08-01 | 1999-08-24 | Memc Electronic Materials, Inc. | Heat shield assembly and method of growing vacancy rich single crystal silicon |
US5922127A (en) | 1997-09-30 | 1999-07-13 | Memc Electronic Materials, Inc. | Heat shield for crystal puller |
JP3919308B2 (ja) | 1997-10-17 | 2007-05-23 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ |
JP3596257B2 (ja) | 1997-11-19 | 2004-12-02 | 三菱住友シリコン株式会社 | シリコン単結晶ウェーハの製造方法 |
US6245430B1 (en) * | 1997-12-12 | 2001-06-12 | Sumitomo Sitix Corporation | Silicon single crystal wafer and manufacturing method for it |
JP3634133B2 (ja) | 1997-12-17 | 2005-03-30 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ |
JP4147599B2 (ja) | 1997-12-26 | 2008-09-10 | 株式会社Sumco | シリコン単結晶及びその製造方法 |
JP3955375B2 (ja) | 1998-01-19 | 2007-08-08 | 信越半導体株式会社 | シリコン単結晶の製造方法およびシリコン単結晶ウエーハ |
JP3627498B2 (ja) | 1998-01-19 | 2005-03-09 | 信越半導体株式会社 | シリコン単結晶の製造方法 |
DE19823962A1 (de) | 1998-05-28 | 1999-12-02 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Einkristalls |
US6077343A (en) | 1998-06-04 | 2000-06-20 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it |
US6093913A (en) | 1998-06-05 | 2000-07-25 | Memc Electronic Materials, Inc | Electrical heater for crystal growth apparatus with upper sections producing increased heating power compared to lower sections |
CN1155074C (zh) | 1998-09-02 | 2004-06-23 | Memc电子材料有限公司 | 从低缺陷密度的单晶硅上制备硅-绝缘体结构 |
EP1133590B1 (en) * | 1998-10-14 | 2003-12-17 | MEMC Electronic Materials, Inc. | Epitaxial silicon wafers substantially free of grown-in defects |
US6416836B1 (en) * | 1998-10-14 | 2002-07-09 | Memc Electronic Materials, Inc. | Thermally annealed, low defect density single crystal silicon |
US20020084451A1 (en) * | 2000-12-29 | 2002-07-04 | Mohr Thomas C. | Silicon wafers substantially free of oxidation induced stacking faults |
-
1998
- 1998-04-09 KR KR10-2004-7009938A patent/KR20040065306A/ko not_active Application Discontinuation
- 1998-04-09 CN CNB98805003XA patent/CN1280454C/zh not_active Expired - Fee Related
- 1998-04-09 CN CN200610058336A patent/CN100595351C/zh not_active Expired - Fee Related
- 1998-04-09 SG SG200601430-2A patent/SG165151A1/en unknown
- 1998-04-09 CN CNB988052717A patent/CN1253610C/zh not_active Expired - Fee Related
- 1998-04-09 DE DE69801903T patent/DE69801903T2/de not_active Expired - Lifetime
- 1998-04-09 KR KR1019997009307A patent/KR20010006227A/ko not_active Application Discontinuation
- 1998-04-09 KR KR10-1999-7009309A patent/KR100508048B1/ko not_active IP Right Cessation
- 1998-04-09 DE DE69813041T patent/DE69813041T2/de not_active Expired - Lifetime
- 1998-04-09 EP EP01130907A patent/EP1209259B1/en not_active Expired - Lifetime
- 1998-04-09 JP JP54318298A patent/JP3449730B2/ja not_active Expired - Fee Related
- 1998-04-09 TW TW087105359A patent/TW577939B/zh not_active IP Right Cessation
- 1998-04-09 DE DE69824647T patent/DE69824647T2/de not_active Expired - Lifetime
- 1998-04-09 SG SG200105492A patent/SG105510A1/en unknown
- 1998-04-09 EP EP02021897A patent/EP1273684B1/en not_active Revoked
- 1998-04-09 CN CN2007100891203A patent/CN101070621B/zh not_active Expired - Fee Related
- 1998-04-09 EP EP98919749A patent/EP0972094B1/en not_active Revoked
- 1998-04-09 KR KR1020057023018A patent/KR20060002028A/ko not_active Application Discontinuation
- 1998-04-09 WO PCT/US1998/007365 patent/WO1998045510A1/en active IP Right Grant
- 1998-04-09 KR KR1019997009261A patent/KR20010006182A/ko not_active Application Discontinuation
- 1998-04-09 WO PCT/US1998/007304 patent/WO1998045508A1/en not_active Application Discontinuation
- 1998-04-09 TW TW088118775A patent/TW494146B/zh not_active IP Right Cessation
- 1998-04-09 JP JP54318198A patent/JP3544676B2/ja not_active Expired - Fee Related
- 1998-04-09 CN CN2006101392689A patent/CN1936112B/zh not_active Expired - Fee Related
- 1998-04-09 WO PCT/US1998/007305 patent/WO1998045509A1/en active IP Right Grant
- 1998-04-09 CN CNB2006101392693A patent/CN100547122C/zh not_active Expired - Fee Related
- 1998-04-09 MY MYPI20042147A patent/MY127584A/en unknown
- 1998-04-09 DE DE69831618T patent/DE69831618T2/de not_active Expired - Lifetime
- 1998-04-09 DE DE69807676T patent/DE69807676T2/de not_active Expired - Lifetime
- 1998-04-09 JP JP54318998A patent/JP3449731B2/ja not_active Expired - Lifetime
- 1998-04-09 MY MYPI20041774A patent/MY127594A/en unknown
- 1998-04-09 MY MYPI20041399A patent/MY127383A/en unknown
- 1998-04-09 EP EP98918113A patent/EP0973963B1/en not_active Expired - Lifetime
- 1998-04-09 TW TW087105357A patent/TWI257962B/zh not_active IP Right Cessation
- 1998-04-09 EP EP01107427A patent/EP1118697B1/en not_active Revoked
- 1998-04-09 US US09/057,801 patent/US6254672B1/en not_active Expired - Lifetime
- 1998-04-09 MY MYPI98001569A patent/MY120441A/en unknown
- 1998-04-09 CN CNB988069040A patent/CN1280455C/zh not_active Expired - Fee Related
- 1998-04-09 MY MYPI98001563A patent/MY120036A/en unknown
- 1998-04-09 MY MYPI98001561A patent/MY132874A/en unknown
- 1998-04-09 SG SG200105490A patent/SG105509A1/en unknown
- 1998-04-09 KR KR1020057008092A patent/KR20050049561A/ko not_active Application Discontinuation
- 1998-04-09 EP EP98919752A patent/EP0973964B1/en not_active Expired - Lifetime
- 1998-04-09 DE DE69840690T patent/DE69840690D1/de not_active Expired - Lifetime
- 1998-04-09 US US09/057,907 patent/US6287380B1/en not_active Expired - Lifetime
- 1998-04-09 US US09/057,851 patent/US5919302A/en not_active Expired - Lifetime
- 1998-04-09 EP EP01126017A patent/EP1209258B1/en not_active Revoked
- 1998-04-09 DE DE69806137T patent/DE69806137T2/de not_active Expired - Lifetime
-
1999
- 1999-12-30 US US09/475,320 patent/US6638357B2/en not_active Expired - Fee Related
-
2001
- 2001-03-23 US US09/816,015 patent/US6409826B2/en not_active Expired - Lifetime
- 2001-04-12 US US09/833,777 patent/US6409827B2/en not_active Expired - Lifetime
-
2002
- 2002-04-30 US US10/135,174 patent/US6605150B2/en not_active Expired - Fee Related
- 2002-04-30 US US10/135,597 patent/US6632278B2/en not_active Expired - Lifetime
- 2002-10-17 JP JP2002303232A patent/JP4299523B2/ja not_active Expired - Fee Related
- 2002-10-17 JP JP2002303272A patent/JP3782387B2/ja not_active Expired - Fee Related
- 2002-10-17 JP JP2002303285A patent/JP4291559B2/ja not_active Expired - Lifetime
-
2003
- 2003-08-12 US US10/639,737 patent/US20040070012A1/en not_active Abandoned
- 2003-10-14 US US10/685,251 patent/US20040089224A1/en not_active Abandoned
-
2004
- 2004-02-27 JP JP2004054483A patent/JP4274973B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-17 US US11/131,148 patent/US20050205000A1/en not_active Abandoned
- 2005-10-25 JP JP2005309456A patent/JP4313356B2/ja not_active Expired - Lifetime
- 2005-11-01 JP JP2005318604A patent/JP4477569B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7427325B2 (en) | 2005-12-30 | 2008-09-23 | Siltron, Inc. | Method for producing high quality silicon single crystal ingot and silicon single crystal wafer made thereby |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20010006182A (ko) | 저결함 밀도의 베이컨시가 지배적인 실리콘 | |
US6416836B1 (en) | Thermally annealed, low defect density single crystal silicon | |
US20050238905A1 (en) | Vacancy-dominated, defect-free silicon | |
KR20010034789A (ko) | 실질적으로 성장 결점이 없는 에피택시얼 실리콘 웨이퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
A107 | Divisional application of patent | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
WITB | Written withdrawal of application | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021118 Effective date: 20060222 |