CN107078057A - 单晶硅晶圆的热处理法 - Google Patents

单晶硅晶圆的热处理法 Download PDF

Info

Publication number
CN107078057A
CN107078057A CN201580056672.7A CN201580056672A CN107078057A CN 107078057 A CN107078057 A CN 107078057A CN 201580056672 A CN201580056672 A CN 201580056672A CN 107078057 A CN107078057 A CN 107078057A
Authority
CN
China
Prior art keywords
silicon wafer
monocrystalline silicon
rta
wafer crystal
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580056672.7A
Other languages
English (en)
Other versions
CN107078057B (zh
Inventor
曲伟峰
田原史夫
樱田昌弘
高桥修治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN107078057A publication Critical patent/CN107078057A/zh
Application granted granted Critical
Publication of CN107078057B publication Critical patent/CN107078057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明提供一种单晶硅晶圆的热处理方法，对于单晶硅晶圆施加RTA处理，将全平面为Nv区域的单晶硅晶圆，或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆予以配置于RTA炉内，在将含有NH3的气体供给至该RTA炉内的同时，以未达硅与NH3的反应温度的温度进行预备加热，之后停止供给该含有NH3的气体并且开始供给Ar气体，于残留有该NH3气体的Ar气体氛围下开始RTA处理。因此，即使是处理全平面为Nv区域的单晶硅晶圆，或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆，亦能不使TDDB特性恶化而赋予吸除能力。

Description

单晶硅晶圆的热处理法
技术领域
本发明涉及一种单晶硅晶圆的热处理方法。
背景技术
现有技术已知为了赋予单晶硅晶圆吸除能力，进行有快速热退火(Rapid ThermalAnnealing,RTA)处理。如此的RTA处理，被广泛地应用于在全平面为具有中性(Neutral：以下亦称为N)区域的单晶硅晶圆，所谓该N区域指较少关于被称为晶格空位(vacancy：以下亦标记为Va)的晶体缺陷的空孔及被称做间隙硅(interstitial silicon：以下亦标记为I-Si)的间隙型的晶体缺陷之过多或不足的状况。更具体而言，该RTA处理应用于全平面含有以N区域而言I-Si较多的Ni区域、Va较多的Nv区域及含有氧化引致迭差区域(oxidation-induced stacking fault：OSF)区域的Nv区域等的晶圆。
作为如此的RTA处理的例子而言，专利文献1中记载有的方法，透过将RTA处理予以在含有NH3的氛围下进行，在晶圆表面形成氮化膜而供给晶圆空穴并赋予吸除(gettering)能力。但是，若以如此的方法进行全平面为Nv区域的单晶硅晶圆、或是全平面是含有OSF区域的Nv区域的单晶硅晶圆的RTA处理，则依据晶圆的氧浓度，会有微缺陷(Bulk microdefect,BMD)的体积变大，BMD的密度变的过高，而使时依性氧化层崩溃(Time-dependentdielectric breakdown,TDDB)特性恶化的问题。
〔现有技术文献〕
专利文献1：日本特开2009-212537号公报
发明内容
本发明用于解决上述问题，提供一种单晶硅晶圆的热处理方法，即使是处理全平面为Nv区域的单晶硅晶圆，或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆，亦能够不使TDDB特性恶化而赋予吸除能力。
为了解决前述问题，本发明提供一种单晶硅晶圆的热处理方法，对于单晶硅晶圆施加RTA处理，将全平面为Nv区域的单晶硅晶圆，或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆配置于RTA炉内，在将含有NH3的气体供给至该RTA炉内的同时，以未达硅与NH3的反应温度的温度进行预备加热，之后停止供给该含有NH3的气体并且开始供给Ar气体，于残留有该NH3气体的Ar气体氛围下开始RTA处理。
依照如此热处理方法，能够使形成于单晶硅晶圆的表面的氮化膜的厚度较已知方法更薄。因此能够抑制空穴的供给量，即使是处理全平面为Nv区域或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆，亦能够防止促进过剩的氧析出，防止表层的氧析出物的显露。因此能够不使TDDB特性恶化而赋予吸除能力。
又在此时，该RTA处理以在1000至1275℃、10至30秒间的条件为佳。若以此条件进行RTA处理，便容易适度注入空穴，而能够更确实的赋予吸除能力。又能够防止滑移错位或源自装置的重金属污染。
又此时该预备加热以高于常温且600℃以下的温度而进行为佳。若以此温度进行预备加热，炉内的NH3浓度便会变得均匀而更加确实防止预备加热时氮化膜的形成。
又于此时，以该单晶硅晶圆为全平面为Nv区域，且氧浓度在10至12ppm，或者该单晶硅晶圆为全平面为包含有OSF区域的Nv区域，且氧浓度在9至11ppma为佳。本发明的热处理方法，特别是于如此氧浓度的单晶硅晶圆的热处理中有效果。依照本发明的热处理方法，即使在此如此的氧浓度范围，亦能更加确实的追求TDDB特性的改善及赋予吸除能力的兼备。
又于此时，于该RTA处理中，以在升温至硅与NH3发生反应的温度时的RTA炉内的NH3浓度为0.5体积百分比以上、3体积百分比以下为佳。通过使RTA炉内的NH3浓度为如此浓度，能够更确实地于晶圆平面内形成膜厚度均匀的氮化膜。
如以上所述，依照本发明的单晶硅晶圆的热处理方法，即使是处理全平面为Nv区域或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆，亦能够不使TDDB特性恶化而赋予吸除能力。
因此，依照本发明的单晶硅晶圆的热处理方法，能够自晶圆表面至成为装置活性区域的预定深度形成无结晶缺陷发生的全净带(Denuded zone,DZ)。又通过氧析出热处理等，能够得到能够于晶圆内部形成成为吸除侧的氧析出物的单晶硅晶圆。
附图说明
图1是显示本发明的一例中单晶硅晶圆的热处理方法的流程图。
图2是显示比较通过本发明的热处理方法所形成的氮化膜与通过已知的热处理方法所形成的氮化膜厚度的示意图。
图3是显示自以实施例一或比较例一的热处理方法进行热处理后，全平面为含有OSF区域的Nv区域的晶圆的TDDB(γ模式)的测定值所得的示意图。
图4是显示自以实施例一或比较例一的热处理方法进行热处理后，全平面为含有OSF区域的Nv区域的晶圆的BMD密度的测定值所得的示意图。
具体实施方式
全平面为Ni区域的单晶硅晶圆由于即使在含有NH3氛围下进行RTA处理亦不会促进BMD的形成，因此TDDB特性不会恶化。另一方面，如同前述，在全平面为Nv区域，或是全平面是含有OSF区域的Nv区域的单晶硅晶圆中，氧浓度高过某个程度，则在含有NH3氛围下进行RTA处理时具有促进BMD的形成、氧析出物显露于表层、TDDB特性恶化的问题。
至此，本案发明人思及在全平面为Nv区域的单晶硅晶圆，或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆，于含有NH3氛围下进行RTA处理时，若是能够通过使晶圆表面形成的氮化膜的厚度较薄而抑制空穴的供给量，则或许能够不使TDDB特性恶化而赋予吸除能力。
具体而言，现有技术已知虽于预备加热及RTA处理两者中供给含有NH3的气体，透过将含有NH3的气体的供给限定于预备加热时，且预备加热时控制温的以使氮化膜不会形成，于之后的RTA处理中，停止供给含有NH3的气体而将供给气体切换为Ar气体，能够通过预备加热时所供给而残留于RTA炉内的含有NH3的气体形成较薄的氮化膜，而完成本发明。
即本发明为一种对于单晶硅晶圆施以RTA处理的热处理方法，将全平面为Nv区域的单晶硅晶圆，或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆配置于RTA炉内，在将含有NH3的气体供给至该RTA炉内的同时，以未达硅与NH3的反应温度的温度进行预备加热，之后停止供给该含有NH3的气体并且开始供给Ar气体，于残留有该NH3气体的Ar气体氛围下开始RTA处理。
以下详细说明本发明，但本发明并不限定于此。
图1是显示本发明的一例中单晶硅晶圆的热处理方法的流程图。
图1的热处理方法中，首先准备全平面为Nv区域的单晶硅晶圆，或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆(图1的(a))。接着将此单晶硅晶圆配置于RTA炉内，在将含有NH3的气体供给至该RTA炉内的同时，以未达硅与NH3的反应温度的温度进行预备加热(图1的(b))，之后停止供给该含有NH3的气体并且开始供给Ar气体(图1的(c))，于残留有该NH3气体的Ar气体氛围下开始RTA处理(图1的(d))。
本发明的热处理方法中，由于供给含有NH3的气体的预备加热时系将温度控制在未达硅与NH3的反应温度的温度，因此在进行RTA处理前不会晶圆表面形成氮化膜。又由于将含有NH3的气体的供给限定于预备加热，且在进行RTA处理时停止供给含有NH3的气体并且开始供给Ar气体，残留于RTA炉内的含有NH3气体由于浓度梯度而均匀扩散于炉内，因此炉内的NH3浓度将会降低。并且，RTA处理的加热、高温维持中均匀扩散的含有NH3气体(氮化气体)与硅发生反应，形成膜厚度较薄且均匀的氮化膜。结果与已知热处理方法的流程的全部过程(预备加热及RTA处理两部分)中持续供给含有NH3的气体相较，透过RTA处理所注入的空穴的量被抑制，氧析出促进效果被降低，而能够防止表层的氧析出物显露。
以下进一步详细说明本发明。
[单晶硅晶圆]
本发明的热处理方法的对象的单晶硅晶圆，为全平面为Nv区域的单晶硅晶圆，或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆。如此的晶圆，能够以例如自使用柴可拉斯基法所制造的单晶硅切割出以准备。如此缺陷区域的晶圆虽然若进行于预备加热及RTA处理的两者中皆供给含有NH3的气体的已知的热处理，则TDDB特性将恶化，但依照本发明的热处理方法，则即使是处理如此的晶圆，亦能够不使TDDB特性恶化而赋予吸除能力。
又以单晶硅晶圆而言，以全平面为Nv区域，氧浓度在10至12ppm，或者全平面为包含有OSF区域的Nv区域，且氧浓度在9至11ppma为佳。本发明的热处理方法，特别对如此氧浓度的单晶硅晶圆热处理有效。能够在适度的范围内形成BMD密度的同时，更加确实的防止TDDB特性恶化。
另外，本发明中的“ppma”表示“ppma(JEITA)”(JEITA：使用日本电子情报技术产业协会的换算系数)。
〔预备加热〕
接着将单晶硅晶圆配置于RTA炉内，在将含有NH3的气体供给至该RTA炉内的同时，以未达硅与NH3的反应温度的温度进行预备加热。此时，透过使加热温度为未达硅与NH3的反应温度的温度，或是较佳为高于常温且600℃以下的温度，使预备加热时晶圆表面不形成氮化膜。
另外本发明的热处理方法中，若是预备加热时的加热温度为如上所述的温度，则RTA处理时所形成的氮化膜厚度，与预备加热时的加热温度、加热时间及含有NH3的气体的流量几乎没有关联。因此，预备加热条件并无特别限定，例如能够使加热温度为高于常温(约25℃)且600℃以下，加热时间为10至60秒，含有NH3的气体的流量为0.1至5L/min以进行。
以含有NH3的气体而言，虽无特别限定，但可适合使用例如含有NH3的Ar气体等。又如同后述，本发明中，于RTA处理，以加热至硅与NH3发生反应的温度时的RTA炉内的NH3浓度为0.5体积百分比以上、3体积百分比以下为佳。因此，以预备加热时供给的含有NH3气体的NH3浓度而言，以RTA处理时RTA炉内的NH3浓度为上述范围内的浓度为佳，更加具体而言，以例如1体积百分比以上6.5体积百分比以下为佳。
〔停止供给含有NH3气体及开始供给Ar气体〕
进行预备加热后，进行停止供给含有NH3气体及开始供给Ar气体。
此处停止供给含有NH3气体及开始供给Ar气体，先进行任一方皆可，又亦可同时进行。并且，停止供给含有NH3气体及开始供给Ar气体亦可于后述的RTA处理开始前进行，亦可于RTA处理开始的同时进行。
〔RTA处理〕
接着于残留有该NH3气体的Ar气体氛围下开始RTA处理。另外，于包含有前述停止供给含有NH3气体步骤及开始供给Ar气体步骤的本发明的热处理方法中，RTA处理时加热至硅与NH3发生反应的温度时的RTA炉内的NH3浓度虽无限定，但若特别是0.5体积百分比以上3体积百分比以下，则即使RTA处理的温度、时间以及Ar气体的流量等条件不同，亦容易使形成的氮化膜为几乎相同的厚度。因此，RTA处理条件虽无特别限定，但若以例如加热温度为1000至1275℃，加热时间为10至30秒的条件进行，则由于能够更加确实的赋予吸除能力而为佳。又亦能够防止滑移错位或重金属污染的发生。
此处，比较通过已知的热处理方法所形成的氮化膜的厚度与通过本发明的热处理方法所形成的氮化膜的厚度，得到如图2的结果。另外，以已知的热处理方法而言，进行有以210至350℃、10秒并同时供给3体积分比的含有NH3的Ar气体的预备加热，之后进行以最高温度1175℃、10秒并同时供给3体积分比的含有NH3的Ar气体的RTA处理。另一方面，以本发明的热处理方法而言，进行与已知的热处理方法相同的预备加热后，停止供给含有NH3的Ar气体，开始供给Ar气体并同时以与已知的热处理方法相同的温度及时间进行RTA处理。
如图2所示，可得知相对于通过已知的热处理方法所形成的氮化膜的厚度为2.5nm，通过本发明的热处理方法所形成的氮化膜厚度为约2.4nm，较薄约0.1nm。由于此氧化膜的些微厚度差距，将大幅影响RTA处理时的空穴的注入量，因此若通过本发明的热处理方法使氮化膜的厚度较已知为薄，便能有效抑制空穴的注入量，而抑制晶圆表面氧析出物的形成。
又在本申请的发明人持续研究后，得知于本发明的热处理方法，透过使加热至硅与NH3发生反应的温度时的RTA炉内的NH3浓度为0.5体积百分比以上3体积百分比以下，能够更确实的形成膜厚度平面内均匀的氮化膜。又得知氮化膜的膜厚度均匀性，如前所述大幅关联于RTA处理时的RTA炉内的NH3浓度，而与其他的预备加热条件或RTA处理条件几乎没有关联。
又对以预备加热及RTA处理两方皆持续供给含有NH3的气体的已知热处理方法进行热处理的晶圆的TDDB特性、BMD大小及BMD密度进行评估，得知若BMD大小在22nm以下，BMD密度在3×109/cm3以下则TDDB的特性会特别良好。另一方面，若BMD密度在5×108/cm3以上，更进一步为1×109/cm3以上则能成为具有特别良好的吸除能力的晶圆。自此可知若热处理后的晶圆的BMD大小在22nm以下，BMD密度在1～3×109/cm3则能够成为具有特别良好的TDDB特性及吸除能力的晶圆。
依照本发明的热处理方法，由于能够抑制空穴的供给量，得到如前述的较佳的BMD大小及BMD密度的晶圆，因此能够得到具有特别良好的TDDB特性及吸除能力的晶圆。
如同前述，依照本发明的单晶硅的热处理方法，于预备加热时控制温度以使氮化膜不形成，而于RTA处理时通过RTA炉内残留的NH3气体以形成氮化膜，因而与已知的热处理方法相比能够使通过RTA处理而形成于晶圆表面的氮化膜的厚度较薄。因此，由于能够抑制空穴的供给量，故即使是在以已知的热处理方法下会使TDDB特性恶化的全平面为Nv区域的单晶硅晶圆，或是全平面为包含有OSF区域的Nv区域的单晶硅晶圆，亦能够不使TDDB特性恶化而赋予吸除能力。
〔实施例〕
以下参照实施例、比较例及参考例具体说明本发明，但本发明并不限定于此。
(单晶硅晶圆)
以实施例1及比较例1的进行热处理的单晶硅晶圆而言，准备有分别具有不同氧浓度的全平面为Nv区域的单晶硅晶圆及全平面为包含有OSF区域的Nv区域的单晶硅晶圆。另外以此些晶圆的氧浓度而言，分别准备有6.0ppma、8.0ppma、9.0ppma、10.0ppma、11.0ppma、12.0ppma及14.0ppma。
〔实施例1〕
对准备的晶圆，以下列条件进行预备加热，之后停止供给含有NH3的气体并开始供给Ar气体，而在残留有NH3气体的Ar气体氛围下，以下列条件进行RTA处理。
(预备加热条件)
热处理温度：350℃以下
热处理时间：10秒
供给气体：3体积百分比含有NH3的Ar气体
气体供给量：0.6L/min
(RTA处理条件)
热处理温度(最高温度)：1175℃
热处理时间：10秒
供给气体：Ar气体
气体供给量：20L/min
RTA炉内NH3浓度(加热至硅与NH3发生反应的温度(600℃)时RTA炉内的NH3浓度)：0.6体积百分比
〔比较例1〕
对准备好的晶圆，以下列条件进行预备加热，之后持续供给含有NH3的气体，以下列条件进行RTA处理。
(预备加热条件)
热处理温度：350℃以下
热处理时间：10秒
供给气体：3体积百分比含有NH3的Ar气体
气体供给量：0.6L/min
(RTA处理条件)
热处理温度(最高温度)：1175℃
热处理时间：10秒
供给气体：3体积百分比含有NH3的Ar气体
气体供给量：20L/min
RTA炉内NH3浓度：3体积百分比(持续供给)
接着，对以前述的实施例1或比较例1的热处理方法进行热处理的晶圆的TDDB特性及BMD密度如以下进行评估。
(TDDB特性的评估)
闸极氧化膜厚度：25nm，电极面积：4mm2，TDDB(γ模式)的判定基准：以5C/cm2以上的条件测定TDDB(γ模式)，以下列的基准评估。
○：93％≦TDDB(γ模式)
△：80％≦TDDB(γ模式)＜93％
╳：TDDB(γ模式)＜80％
(BMD密度的评估)
进行800℃/4小时及1000℃/16小时的氧析出处理，之后进行晶圆的劈开及刻蚀，测定劈开面的BMD密度，以下列的基准评估
◎：3×109/cm3≦BMD密度
○：1×109/cm3≦BMD密度＜3×109/cm3
△：5×108/cm3≦BMD密度＜1×109/cm3
╳：BMD密度＜5×108/cm3
全平面为Nv区域的单晶硅晶圆的评估结果显示于表1，全平面为包含有OSF区域的Nv区域的单晶硅晶圆的评估结果显示于表2。
〔表1〕
〔表2〕
又将自如同上述以实施例1或是比较例1的热处理方法进行热处理，全平面为含有OSF区域的Nv区域的晶圆的TDDB(γ模式)的测定值所求得的图形显示于图3，自BMD密度的测定值所求得的图形显示于图4。
〔参考例1〕
以参考例所使用的晶圆而言，与实施例1及比较例1不同，准备有全平面为Ni区域的单晶硅晶圆，晶圆的氧浓度为6.0ppma、8.0ppma、9.0ppma、10.0ppma、11.0ppma、12.0ppma及14.0ppma。
对准备好的晶圆以与实施例1及比较例1相同的条件，进行预备加热及之后的RTA处理，将得到的晶圆的TDDB特性及BMD密度以与实施例1相同的基准评估，结果显示于表3。
〔表3〕
如表1、表2及图3、4所示，可得知以实施例1的热处理方法，在维持BMD密度于具有吸除能力的程度的同时，与比较例1的热处理方法进行热处理的状态相较之下，整体的BMD密度降低，并且TDDB特性的恶化被抑制。特别是全平面为Nv区域的单晶硅晶圆中，在氧浓度为9至11ppma者观察到TDDB特性的显著改善。又上述氧浓度时BMD密度亦特别良好，能够赋予良好的吸除能力。
另一方面，如表3所示，全平面为Ni区域的单晶硅晶圆，即使以实施例1、比较例1的任一种方法进行预备加热及RTA处理，在BMD密度及TDDB特性亦看不出太大的差别。
因此，自实施例1、比较例1及参考例1，可得知在热处理的对象是如同本发明，在全平面为Nv区域的单晶硅晶圆，或全平面为包含有OSF区域的Nv区域的单晶硅晶圆时，关于TDDB特性的改善，本发明发挥了极高的效果。
自以上所述，得知依照本发明的单晶硅晶圆的热处理方法，由于即使是全平面为Nv区域的单晶硅晶圆，或全平面为包含有OSF区域的Nv区域的单晶硅晶圆，亦能够不使TDDB特性恶化而调整为适当的BMD密度，因此能够制造具有吸除能力，确保DZ层而具有良好TDDB特性的单晶硅晶圆。
另外，本发明并不为前述实施例所限制。前述实施例为例示，具有与本发明的申请专利范围所记载的技术思想为实质相同的构成，且达成同样作用效果者，皆包含于本发明的技术范围。

Claims (6)

1.一种单晶硅晶圆的热处理方法，对于单晶硅晶圆施以快速热退火(Rapid ThermalAnnealing,RTA)处理，其特征在于：
将全平面为Nv区域的单晶硅晶圆，或是全平面为包含有氧化引致迭差区域(oxidation-induced stacking fault,OSF)的Nv区域的单晶硅晶圆予以配置于RTA炉内，在将含有NH3的气体供给至该RTA炉内的同时，以未达硅与NH3的反应温度的温度进行预备加热，之后停止供给该含有NH3的气体并且开始供给Ar气体，于残留有该NH3气体的Ar气体氛围下开始RTA处理。
2.如权利要求1所述的单晶硅晶圆的热处理方法，其中该RTA处理以1000至1275℃且10至30秒间为条件而进行。
3.如权利要求1或2所述的单晶硅晶圆的热处理方法，其中该预备加热以高于常温且600℃以下的温度而进行。
4.如权利要求1至3中任一项所述的单晶硅晶圆的热处理方法，其中该单晶硅晶圆为全平面为Nv区域，且氧浓度在10至12ppma。
5.如权利要求1至3中任一项所述的单晶硅晶圆的热处理方法，其中该单晶硅晶圆为全平面为包含有OSF区域的Nv区域，且氧浓度在9至11ppma。
6.如权利要求1至5中任一项所述的单晶硅晶圆的热处理方法，其中该RTA处理中，使在升温至硅与NH3发生反应的温度时的RTA炉内的NH3浓度为0.5体积百分比以上，3体积百分比以下。
CN201580056672.7A 2014-11-26 2015-09-17 单晶硅晶圆的热处理法 Active CN107078057B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014238308A JP6100226B2 (ja) 2014-11-26 2014-11-26 シリコン単結晶ウェーハの熱処理方法
JP2014-238308 2014-11-26
PCT/JP2015/004761 WO2016084287A1 (ja) 2014-11-26 2015-09-17 シリコン単結晶ウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
CN107078057A true CN107078057A (zh) 2017-08-18
CN107078057B CN107078057B (zh) 2020-08-21

Family

ID=56073887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580056672.7A Active CN107078057B (zh) 2014-11-26 2015-09-17 单晶硅晶圆的热处理法

Country Status (7)

Country Link
US (1) US20170253995A1 (zh)
JP (1) JP6100226B2 (zh)
KR (1) KR102324432B1 (zh)
CN (1) CN107078057B (zh)
DE (1) DE112015004850T5 (zh)
TW (1) TWI628320B (zh)
WO (1) WO2016084287A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788662A (zh) * 2018-02-16 2020-10-16 信越半导体株式会社 单晶硅晶圆的热处理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6711320B2 (ja) 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ
CN113906171A (zh) * 2019-04-16 2022-01-07 信越半导体株式会社 单晶硅晶圆的制造方法及单晶硅晶圆
EP3929334A1 (de) * 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1345986A (zh) * 2000-09-29 2002-04-24 三星电子株式会社 具有受控缺陷分布的硅晶片、其制法及丘克拉斯基提拉机
CN1356720A (zh) * 2000-11-28 2002-07-03 三菱麻铁里亚尔硅材料株式会社 硅片的制造方法和硅片
JP2002543608A (ja) * 1999-05-03 2002-12-17 シュテアク エルテーペー システムズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体材料の格子構造体中に欠陥を形成させる方法
CN1393914A (zh) * 2001-06-28 2003-01-29 三星电子株式会社 快速热退火、由其制造的硅晶片以及直拉法拉晶设备
CN1591781A (zh) * 2003-09-05 2005-03-09 海力士半导体有限公司 硅晶片及其制造方法
CN1932496A (zh) * 2005-08-26 2007-03-21 株式会社上睦可 硅晶片表面缺陷的评价方法
WO2007148490A1 (ja) * 2006-06-20 2007-12-27 Shin-Etsu Handotai Co., Ltd. シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
JP2009224810A (ja) * 2009-07-06 2009-10-01 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
CN101622381A (zh) * 2007-02-26 2010-01-06 信越半导体股份有限公司 单晶硅芯片的制造方法
CN101752246A (zh) * 2008-12-16 2010-06-23 三星电子株式会社 半导体晶片、半导体芯片及处理晶片的方法和设备
CN101768777A (zh) * 2008-12-26 2010-07-07 硅电子股份公司 硅晶片及其制造方法
CN103392223A (zh) * 2011-02-24 2013-11-13 信越半导体股份有限公司 硅基板的制造方法及硅基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208151B1 (ko) * 1996-11-14 1999-07-15 정몽규 강의 열처리 방법
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP5045710B2 (ja) * 2000-11-28 2012-10-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2002170706A (ja) * 2000-12-01 2002-06-14 Murata Mfg Co Ltd 高圧用可変抵抗器
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
US20070158653A1 (en) * 2004-02-02 2007-07-12 Shin-Etsu Handotai Co., Ltd. Silicon single crystal, a silicon wafer, an apparatus for producing the same, and a method for producing the same
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
DE602007004173D1 (de) * 2006-12-01 2010-02-25 Siltronic Ag Silicium-Wafer und dessen Herstellungsmethode
CN101675507B (zh) * 2007-05-02 2011-08-03 硅电子股份公司 硅晶片及其制造方法
US20120001301A1 (en) * 2009-04-13 2012-01-05 Shin-Etsu Handotai Co., Ltd. Annealed wafer, method for producing annealed wafer and method for fabricating device
US20120049330A1 (en) * 2009-05-15 2012-03-01 Sumco Corporation Silicon wafer and method for producing the same
US8357939B2 (en) * 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002543608A (ja) * 1999-05-03 2002-12-17 シュテアク エルテーペー システムズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体材料の格子構造体中に欠陥を形成させる方法
CN1345986A (zh) * 2000-09-29 2002-04-24 三星电子株式会社 具有受控缺陷分布的硅晶片、其制法及丘克拉斯基提拉机
CN1356720A (zh) * 2000-11-28 2002-07-03 三菱麻铁里亚尔硅材料株式会社 硅片的制造方法和硅片
CN1393914A (zh) * 2001-06-28 2003-01-29 三星电子株式会社 快速热退火、由其制造的硅晶片以及直拉法拉晶设备
CN1591781A (zh) * 2003-09-05 2005-03-09 海力士半导体有限公司 硅晶片及其制造方法
CN1932496A (zh) * 2005-08-26 2007-03-21 株式会社上睦可 硅晶片表面缺陷的评价方法
WO2007148490A1 (ja) * 2006-06-20 2007-12-27 Shin-Etsu Handotai Co., Ltd. シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
CN101622381A (zh) * 2007-02-26 2010-01-06 信越半导体股份有限公司 单晶硅芯片的制造方法
CN101752246A (zh) * 2008-12-16 2010-06-23 三星电子株式会社 半导体晶片、半导体芯片及处理晶片的方法和设备
CN101768777A (zh) * 2008-12-26 2010-07-07 硅电子股份公司 硅晶片及其制造方法
JP2009224810A (ja) * 2009-07-06 2009-10-01 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
CN103392223A (zh) * 2011-02-24 2013-11-13 信越半导体股份有限公司 硅基板的制造方法及硅基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788662A (zh) * 2018-02-16 2020-10-16 信越半导体株式会社 单晶硅晶圆的热处理方法

Also Published As

Publication number Publication date
WO2016084287A1 (ja) 2016-06-02
TWI628320B (zh) 2018-07-01
DE112015004850T5 (de) 2017-08-24
JP6100226B2 (ja) 2017-03-22
KR102324432B1 (ko) 2021-11-11
JP2016100542A (ja) 2016-05-30
KR20170091593A (ko) 2017-08-09
US20170253995A1 (en) 2017-09-07
TW201619455A (zh) 2016-06-01
CN107078057B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
CN107078057A (zh) 单晶硅晶圆的热处理法
CN100541759C (zh) 复合材料晶片的制造方法和旧施体基材的再循环方法
KR101750688B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼
JP2008016652A (ja) シリコンウェーハの製造方法
JP4646440B2 (ja) 窒素ドープアニールウエーハの製造方法
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JPH0845944A (ja) シリコンウェーハの製造方法
JP2010027959A (ja) 高抵抗ｓｉｍｏｘウェーハの製造方法
US20030068502A1 (en) Method of manufacturing epitaxial silicon wafer
US20120049330A1 (en) Silicon wafer and method for producing the same
WO2010050120A1 (ja) シリコンウェーハの製造方法
TW201743367A (zh) 貼合式晶圓的製造方法
CN104810263B (zh) 栅氧化层的制造方法
JP6897598B2 (ja) シリコン単結晶ウェーハの熱処理方法
CN106571296A (zh) 晶圆的形成方法
JP2004172564A (ja) アニールウェーハ及びその製造方法
JPS6217853B2 (zh)
JP2010080582A (ja) シリコンウェーハの製造方法
TWI525209B (zh) 多晶矽膜之形成方法
JP2009177194A (ja) シリコンウェーハの製造方法、シリコンウェーハ
JP7361061B2 (ja) シリコンウェーハ
US9793138B2 (en) Thermal processing method for wafer
JPH07321104A (ja) シリコンウェーハの熱処理方法
JP2003077926A (ja) シリコンウエーハの熱処理方法
CN117385474A (zh) 硅晶体、硅晶体缺陷的处理方法及缺陷的表征方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant